JPS58148533A - 適応非線形受信機 - Google Patents
適応非線形受信機Info
- Publication number
- JPS58148533A JPS58148533A JP3203682A JP3203682A JPS58148533A JP S58148533 A JPS58148533 A JP S58148533A JP 3203682 A JP3203682 A JP 3203682A JP 3203682 A JP3203682 A JP 3203682A JP S58148533 A JPS58148533 A JP S58148533A
- Authority
- JP
- Japan
- Prior art keywords
- output
- pattern
- circuit
- shift register
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はディジタル通信において、伝送路歪を受けた
受ＩＩ傷号から送信信号を推足する受信機特に伝送特性
が非線形の伝送路を伝送された信号に対しても有効に動
作する非線形受ＩＩ機に関する。
受ＩＩ傷号から送信信号を推足する受信機特に伝送特性
が非線形の伝送路を伝送された信号に対しても有効に動
作する非線形受ＩＩ機に関する。
〈雪景技術〉
ディジタル通信においては、一般に符号量干渉が大きな
劣化要因となっている。この符号量干渉を除去する技術
として従来から自１１ＩＪ等化技術かめる。しかしなが
ら、この技術は伝送路特性が線形 −でない場合１例え
ば非線形特性を持つ増ｍ器を伝送路に含む場合＃Ｃは十
分等化できないという欠点を持つ。このような伝送路に
対しても有効な信号識別を行なうものとして、アール、
シー、デービス（Ｒ−Ｃ−Ｄａｖｉｍ）らが提案した非
線形受１１機がある。
劣化要因となっている。この符号量干渉を除去する技術
として従来から自１１ＩＪ等化技術かめる。しかしなが
ら、この技術は伝送路特性が線形 −でない場合１例え
ば非線形特性を持つ増ｍ器を伝送路に含む場合＃Ｃは十
分等化できないという欠点を持つ。このような伝送路に
対しても有効な信号識別を行なうものとして、アール、
シー、デービス（Ｒ−Ｃ−Ｄａｖｉｍ）らが提案した非
線形受１１機がある。
その非線形受信機のブロック図を第１図に示す。
入力端子１００からはいった受信信号をエサンプル回路
１０１、Ａ／Ｄ変換器１０２をへて、シフトレジスタ１
０３に入力され、そこ壷こ数サンプルが蓄えられる。シ
フトレジスタ１０３の並列出力にＸ９記憶ｇＡ路１０４
のアドレスを指足し、記憶回ｊｌ１０４から送信信号の
期待値を出力する。判定＠１０５ではその出力を刊足し
１判定結果を出力端子１０６へ送る。一方基準端子１１
０から真の送信信号（基準信号）を入力し、引き算器１
０７で基準信号と記憶回路１０４の出力との差をとり、
誤差ｔ４とめる。重み回ｗ！１０８でこの娯差壷こ１よ
ｐ小名い正の数を掛けての掛算結果を加算器１０９で記
憶回路１０４の出力番こ加えて再び記憶回ｗｒ１０４に
書き込む。この操作暑こより記憶回路１０４の内容を艶
新する。
１０１、Ａ／Ｄ変換器１０２をへて、シフトレジスタ１
０３に入力され、そこ壷こ数サンプルが蓄えられる。シ
フトレジスタ１０３の並列出力にＸ９記憶ｇＡ路１０４
のアドレスを指足し、記憶回ｊｌ１０４から送信信号の
期待値を出力する。判定＠１０５ではその出力を刊足し
１判定結果を出力端子１０６へ送る。一方基準端子１１
０から真の送信信号（基準信号）を入力し、引き算器１
０７で基準信号と記憶回路１０４の出力との差をとり、
誤差ｔ４とめる。重み回ｗ！１０８でこの娯差壷こ１よ
ｐ小名い正の数を掛けての掛算結果を加算器１０９で記
憶回路１０４の出力番こ加えて再び記憶回ｗｒ１０４に
書き込む。この操作暑こより記憶回路１０４の内容を艶
新する。
以上のことを数式で表現すると次のようになる。
Ｐ時刻において受信ベクトル１ｒｐ
ｆｒｙ −（ｒＰ＋？Ｊ、 ｒｐ＋Ｎ−ｔ、＝−ｒｐ−
・−−−ｒｐ−Ｎ） ’ ・−・（１１ｒＰ；受信信号
、′；転装 を得たとき、関数ｆＰによって、送信信号の期待値Ｐ ｙｐ ｘ ｆ’（ｌｒｐ） ・・・・・・・・・・・
・・・・・・・−・・・・・・・−・・・・・・・−・
・・・−・・・・−ｔ２）を求め、これを判足器１０５
に通して送信信号推定値ＩｋＰを得る。
・−−−ｒｐ−Ｎ） ’ ・−・（１１ｒＰ；受信信号
、′；転装 を得たとき、関数ｆＰによって、送信信号の期待値Ｐ ｙｐ ｘ ｆ’（ｌｒｐ） ・・・・・・・・・・・
・・・・・・・−・・・・・・・−・・・・・・・−・
・・・−・・・・−ｔ２）を求め、これを判足器１０５
に通して送信信号推定値ＩｋＰを得る。
次にＰ時刻の関数値ｆ’（ｌｒｐ）を
ｆ”１（Ｉｒｐ）”ｆ’（ｆｒｙ）’（ａｐ−ｆ’（ｌ
ｒｐ）） ・＝・・−・＝−・＝−（３）＃：修正係
数 のよう發こ更新する。ここで受信ベクトルｌｒｐがシフ
トレジスタ１０３の出カバターン（こ相当し、関数値ｆ
Ｐ（Ｉｒ？）が記憶回ｊｌ！１０４の内容に相蟲する。
ｒｐ）） ・＝・・−・＝−・＝−（３）＃：修正係
数 のよう發こ更新する。ここで受信ベクトルｌｒｐがシフ
トレジスタ１０３の出カバターン（こ相当し、関数値ｆ
Ｐ（Ｉｒ？）が記憶回ｊｌ！１０４の内容に相蟲する。
詳細は文献アール、シー、デービス他、“アンアダプテ
ィブノンリニヤ−レシーバ−フォーディジタルシグナリ
ング、′アイシーシ”８０． ＩＰ４４．１゜１−６
ｅ １９８０ （Ｒ，Ｃ−Ｄａｖｌｓ、ｅｔ ａｌ、＊
”ａｎ ａｄａｐｔｉｖｅｍｎｌｌｍｍ Ｒｏｅ＠１７
＠ｒ ｆｏｒ Ｄｉｇｉｔａｌ Ｓｌｍｌｉｎｇ、’
ＩＯＣ’ ８０ 、Ｐ４４゜１．１−６．１９８０）
に述べられている。
ィブノンリニヤ−レシーバ−フォーディジタルシグナリ
ング、′アイシーシ”８０． ＩＰ４４．１゜１−６
ｅ １９８０ （Ｒ，Ｃ−Ｄａｖｌｓ、ｅｔ ａｌ、＊
”ａｎ ａｄａｐｔｉｖｅｍｎｌｌｍｍ Ｒｏｅ＠１７
＠ｒ ｆｏｒ Ｄｉｇｉｔａｌ Ｓｌｍｌｉｎｇ、’
ＩＯＣ’ ８０ 、Ｐ４４゜１．１−６．１９８０）
に述べられている。
ところでこの受信機はデイシジ璽ンデイレクテツド法で
適応動作を行なうことを工できない。つまり纂１＠ｌの
出力端子１０６を基準熾子１１（Ｈこ接続して基準信号
として判定結果を用いた場合・記憶回路１０４の内容を
正しく更新することはできない。簡単な例として受信信
号として、２僅の送信信号にオフセットが少しずつ加わ
った信号を考える０このと自符号間干渉はないので、ｌ
サンプルの受＊＊号から指足することができる。第２図
に関数ｆのふるかを示す。Ｘが受信信号、ｆ（９）が記
憶回路１０４の内容で、Δは送信信号が＋１のときの受
信点、Ｘは送信信号が−１のときの受信点である。第２
図ムは初期状態、第２図Ｂは少しオフセットした状態、
嬉２図Ｃはもつとオフセットした状態である。第２図Ｃ
４こおいては４１１１足を瞑ｔｖ、ｖ／Ａまった方向を
こ関数ｆａｔが更新されている。
適応動作を行なうことを工できない。つまり纂１＠ｌの
出力端子１０６を基準熾子１１（Ｈこ接続して基準信号
として判定結果を用いた場合・記憶回路１０４の内容を
正しく更新することはできない。簡単な例として受信信
号として、２僅の送信信号にオフセットが少しずつ加わ
った信号を考える０このと自符号間干渉はないので、ｌ
サンプルの受＊＊号から指足することができる。第２図
に関数ｆのふるかを示す。Ｘが受信信号、ｆ（９）が記
憶回路１０４の内容で、Δは送信信号が＋１のときの受
信点、Ｘは送信信号が−１のときの受信点である。第２
図ムは初期状態、第２図Ｂは少しオフセットした状態、
嬉２図Ｃはもつとオフセットした状態である。第２図Ｃ
４こおいては４１１１足を瞑ｔｖ、ｖ／Ａまった方向を
こ関数ｆａｔが更新されている。
したがってこの従来の受信機は記憶回路１０４の内容を
送信信号の推定値とするのに基準信号が必要である。実
際の回線に適用するには、この受信機の他に、縞３図に
示すように送信側で既知の信号を送り出す回路１０と、
受信側でそれと同じ信号系列を発生する回路１１とが必
ず必要とし。
送信信号の推定値とするのに基準信号が必要である。実
際の回線に適用するには、この受信機の他に、縞３図に
示すように送信側で既知の信号を送り出す回路１０と、
受信側でそれと同じ信号系列を発生する回路１１とが必
ず必要とし。
伝送Ｗ＆１２ｔＡ常のデータ入力電子１３から回路ｌＯ
伺へ切換え、受信機１４に回路１１の基準信号を入力し
て記憶囲路１０４の内容を正しくすることφこなる◇ 〈発明の概妥〉 この発明の目的はディシジョンブイレフテッド法による
更新が可能な非線形受信機を提供することに、６る。
伺へ切換え、受信機１４に回路１１の基準信号を入力し
て記憶囲路１０４の内容を正しくすることφこなる◇ 〈発明の概妥〉 この発明の目的はディシジョンブイレフテッド法による
更新が可能な非線形受信機を提供することに、６る。
第１の実施例１工、従来の受信機において受信ベクトル
ｙｒデに関する関数値ｆ’（ｔｒ、）のみｔ＊ｔｒｔ、
ていたの番こ対し、その近傍の関数値４岡機な修正を行
なうものである。つｔり受信ベクトルｌｒｐに対し・そ
の近傍において関数ｆＰｔ ｆ”’ （−ｈ１片ｆ’（ｔｒ、＋ｔｕ）４Ｊ （＆ｐ
−ｆ’ （ｌｒｐ＋ ｔｕ月 ・・・・・・・・・・・
・（４）＃：修正係数、ｈ１：駆動ベクトル のように更新するものである。つｔジこの発明では受信
ベクトルｂと対応した記憶９１１ ｆ’（ｆｒｙ）、
を修正するのみならず、受傷ベクトルｌｒＰの近くと対
応した記憶値も修正する〇 〈第１実施例〉 以下８４８を参照しながら、第１実施例φこついて説明
する。入力端子１００から入力された受信信号はサンプ
ル回路１０１とＡ／Ｉ）変換器１０２によってディジタ
ル信号憂こ変換され、その出力はＬ段のシフトレジスタ
１０３に入力される。シフトレジスタ１０Ｂの出カバタ
ーン（並列出力）は受信ベタトルに対応し、次のアドレ
ス発生器１１２に入力される。アドレス発生器１１２で
は駆動回Ｗ＆１１１によってはじめに、シフトレジスタ
１０３の出カバターンを出力して記憶ｆ１Ｍ１０４のア
ドレスを指足する。指足された記憶回路１０４の内容は
ラッチ回路１１３で保持される。判定器１０５ではこの
ラッチ出力を識別し、この判定結果を出力端子１０６か
ら出力する。
ｙｒデに関する関数値ｆ’（ｔｒ、）のみｔ＊ｔｒｔ、
ていたの番こ対し、その近傍の関数値４岡機な修正を行
なうものである。つｔり受信ベクトルｌｒｐに対し・そ
の近傍において関数ｆＰｔ ｆ”’ （−ｈ１片ｆ’（ｔｒ、＋ｔｕ）４Ｊ （＆ｐ
−ｆ’ （ｌｒｐ＋ ｔｕ月 ・・・・・・・・・・・
・（４）＃：修正係数、ｈ１：駆動ベクトル のように更新するものである。つｔジこの発明では受信
ベクトルｂと対応した記憶９１１ ｆ’（ｆｒｙ）、
を修正するのみならず、受傷ベクトルｌｒＰの近くと対
応した記憶値も修正する〇 〈第１実施例〉 以下８４８を参照しながら、第１実施例φこついて説明
する。入力端子１００から入力された受信信号はサンプ
ル回路１０１とＡ／Ｉ）変換器１０２によってディジタ
ル信号憂こ変換され、その出力はＬ段のシフトレジスタ
１０３に入力される。シフトレジスタ１０Ｂの出カバタ
ーン（並列出力）は受信ベタトルに対応し、次のアドレ
ス発生器１１２に入力される。アドレス発生器１１２で
は駆動回Ｗ＆１１１によってはじめに、シフトレジスタ
１０３の出カバターンを出力して記憶ｆ１Ｍ１０４のア
ドレスを指足する。指足された記憶回路１０４の内容は
ラッチ回路１１３で保持される。判定器１０５ではこの
ラッチ出力を識別し、この判定結果を出力端子１０６か
ら出力する。
次に駆動回路１１１によってアドレス発生器１１！から
シフトレジスタ１０３の出カバターンとその近傍のパタ
ーンを出力すると同時に、そのバター／によってアドレ
スを指足された記憶回路１０４の゛内容を次に示す手順
によって更新する。つｔクシアトレジスタ１０３の出カ
バターンをわずか変更し即ちシフトレジスタ１０３の出
カバターンと近いパターンを発生し、これによって記憶
回路１０４を修正し、更にシフトレジスタ１０３の出カ
バターンと近い他のパターンを発生して記憶回路１０４
の内容を修正する。このよう番こしてシフトレジスタ１
０Ｂの出カバターンと対応する記憶回路１０４の記憶領
域の附近の内容が修正される。この修正動作を前述と同
様にアドレス発生器１１２によって指定された記憶回路
１０４の内容と判定器１０５出力の４ｉｔ１足結果との
差を引き算器１０７でをり。
シフトレジスタ１０３の出カバターンとその近傍のパタ
ーンを出力すると同時に、そのバター／によってアドレ
スを指足された記憶回路１０４の゛内容を次に示す手順
によって更新する。つｔクシアトレジスタ１０３の出カ
バターンをわずか変更し即ちシフトレジスタ１０３の出
カバターンと近いパターンを発生し、これによって記憶
回路１０４を修正し、更にシフトレジスタ１０３の出カ
バターンと近い他のパターンを発生して記憶回路１０４
の内容を修正する。このよう番こしてシフトレジスタ１
０Ｂの出カバターンと対応する記憶回路１０４の記憶領
域の附近の内容が修正される。この修正動作を前述と同
様にアドレス発生器１１２によって指定された記憶回路
１０４の内容と判定器１０５出力の４ｉｔ１足結果との
差を引き算器１０７でをり。
その差分を重み回路１０８によってｌより小さい正の値
の重みを掛け、加算器１０９で記憶回路１０４の内容に
その重み回路１０８の出力を加算し、再び記憶回路１０
ｔｆＣ１ｍ込む。駆動［ｇＨｌｌｌｌ（７）出力は（４
）式のｈｌに対応し、アドレス発生器１１２の出力は−
−に対応する。
の重みを掛け、加算器１０９で記憶回路１０４の内容に
その重み回路１０８の出力を加算し、再び記憶回路１０
ｔｆＣ１ｍ込む。駆動［ｇＨｌｌｌｌ（７）出力は（４
）式のｈｌに対応し、アドレス発生器１１２の出力は−
−に対応する。
動作例として、先に述べた２値の送信信号にオフセット
が少しずつ加わるものを受信したとすると、記憶回路１
０４の内容は１１！５図のようになる。
が少しずつ加わるものを受信したとすると、記憶回路１
０４の内容は１１！５図のようになる。
同図をみてわかるように近傍まで修正を行なっているた
め、判定を誤まることなく修正が行なわれていく。雑音
がある場合は確率的に記憶回路１０４の内容が定まる。
め、判定を誤まることなく修正が行なわれていく。雑音
がある場合は確率的に記憶回路１０４の内容が定まる。
通常送信信号を工２ンダふ化されているので記憶回路１
０４の内容は平均的に第６図に示すようになり、十分正
しく送信信号を推定することができる。
０４の内容は平均的に第６図に示すようになり、十分正
しく送信信号を推定することができる。
〈第２実施例〉
１１に２実施例は第１実施例暑こおいて修正係数＃を一
足としたものを受信ベクトルから遠いベクトルに対する
記憶回路の内容の修正では修正係数を小さくし、それに
よって送信信号系列発生の偏りに対し記憶回路の内容が
大きく変動しないよう番こしたものである。
足としたものを受信ベクトルから遠いベクトルに対する
記憶回路の内容の修正では修正係数を小さくし、それに
よって送信信号系列発生の偏りに対し記憶回路の内容が
大きく変動しないよう番こしたものである。
送信信号はランダム化されているとしたが、短期間にお
いては偏りが生じ、そのために境界付近の記憶回路の内
容を工大きくゆらぎ、それによって劣化が生じる。そこ
で（４）式番こおける関数の東新をｆ”１（ｌｒｙ＋ｔ
ｕ）４’（Ｉｒｙ４−ｂｓ）＋Ｊ、ｆ（ｔｕ） （ａｐ
−ｆ’（ｌｒｐ＋ｈｌ） ） −（５）とした。ｇ（ｔ
ｕ）は原点から遠ざかるに従がい減衰する関数である。
いては偏りが生じ、そのために境界付近の記憶回路の内
容を工大きくゆらぎ、それによって劣化が生じる。そこ
で（４）式番こおける関数の東新をｆ”１（ｌｒｙ＋ｔ
ｕ）４’（Ｉｒｙ４−ｂｓ）＋Ｊ、ｆ（ｔｕ） （ａｐ
−ｆ’（ｌｒｐ＋ｈｌ） ） −（５）とした。ｇ（ｔ
ｕ）は原点から遠ざかるに従がい減衰する関数である。
第７図に第２実施例を示す。第４図に示した第１実施例
に対し、関数発生器１１４が付加され、駆動回路１１１
からの駆動ベクトルｔｕｔ入力してｇ（ｌｕ）を出力し
、可変重み回路１１５を制御する。
に対し、関数発生器１１４が付加され、駆動回路１１１
からの駆動ベクトルｔｕｔ入力してｇ（ｌｕ）を出力し
、可変重み回路１１５を制御する。
〈＃！３実施例〉
第３実施例は第１の実施例において記憶回路の内容の修
正で判定結果との差を縮める方向に修正を行なつ念もの
を１判定結果りと駆動ベクトルへによって足まる目的関
数Ａ（＆、、に１）との差を細める方向に修正を行な５
％のでるる。それによって追随速度をおとさずに送信信
号系列発生の偏りに対し記憶回路の内容が大きく変動し
ないようにした。
正で判定結果との差を縮める方向に修正を行なつ念もの
を１判定結果りと駆動ベクトルへによって足まる目的関
数Ａ（＆、、に１）との差を細める方向に修正を行な５
％のでるる。それによって追随速度をおとさずに送信信
号系列発生の偏りに対し記憶回路の内容が大きく変動し
ないようにした。
例として２値伝送でＩｔンプル受信の場合倉考える。第
８図ムに示すように判定結果が＋１の場合、それが正し
ければ受信点ｒｐ！！＞上は必ず＋１の送ｌ！僅号が対
応することはわかっているが、受信点によっては受信点
ｒｐよｐ下は＋１の送ｍ信号が対応するとはかぎらない
。すぐ下は−１４こ対応することがＴｏｐうるｏしたが
って例えば目的関数＾ Ａ （ａｙ、ｘ）として第８図Ｂに示すものを用いるこ
とが考えられる。これ−こよって境界部分の記憶回路の
内容の変動を押える。しかも第２実施例のような修正係
数を小さくする操作を行なっていないので、追随速度は
落ちない。第８図Ｃは多値の場合へ の目的関数Ａ （ａｐ−ｘ ） を示す。第９図に第３
実施例を示す。第４Ｈに示した第１実施例に対し、関数
発生１Ｂ１１６が付加され、駆動回路１１１からの駆動
ベクトルＩｎと判足結果師とを入力として目的関数ム（
＆Ｐ、ｔｕ ） を出力し・引き算器１０７ではこの目
的関数Ａ（Ｑｐ、ｔｕ）と記憶回ｗ１１０４の出力との
差をとる。
８図ムに示すように判定結果が＋１の場合、それが正し
ければ受信点ｒｐ！！＞上は必ず＋１の送ｌ！僅号が対
応することはわかっているが、受信点によっては受信点
ｒｐよｐ下は＋１の送ｍ信号が対応するとはかぎらない
。すぐ下は−１４こ対応することがＴｏｐうるｏしたが
って例えば目的関数＾ Ａ （ａｙ、ｘ）として第８図Ｂに示すものを用いるこ
とが考えられる。これ−こよって境界部分の記憶回路の
内容の変動を押える。しかも第２実施例のような修正係
数を小さくする操作を行なっていないので、追随速度は
落ちない。第８図Ｃは多値の場合へ の目的関数Ａ （ａｐ−ｘ ） を示す。第９図に第３
実施例を示す。第４Ｈに示した第１実施例に対し、関数
発生１Ｂ１１６が付加され、駆動回路１１１からの駆動
ベクトルＩｎと判足結果師とを入力として目的関数ム（
＆Ｐ、ｔｕ ） を出力し・引き算器１０７ではこの目
的関数Ａ（Ｑｐ、ｔｕ）と記憶回ｗ１１０４の出力との
差をとる。
〈第４実施例〉
第４実施例は記憶回路１０４・のアドレスの一部ｔ−Ｍ
サンプルの判定結果を蓄えたシフトレジスタの出カバタ
ーンとし、それによって識別能力を落さすに必要とする
記憶容量と、記憶回路の内容の修正を行なう回数とを大
巾に減らしたものである。
サンプルの判定結果を蓄えたシフトレジスタの出カバタ
ーンとし、それによって識別能力を落さすに必要とする
記憶容量と、記憶回路の内容の修正を行なう回数とを大
巾に減らしたものである。
第１％施例ではＰ時刻ｌこおいて受信ベクトルｆｒｙ明
ｒＰ−Ｎｏ””” 、ｒｐ、ｒｐやｌ −”−’ ｒｐ
＋ａ ）・・・・・・・・・・−・・・・・・・−・・
・（６）を得たとき、関数ｆＰによって送（１！偏号の
期待値ｂ７ｐ ” ｆ’（Ｉｒｐ）・・・・・・・・・
・・・・・・・−−一−・−・−・・・・・・・−・−
・・・・・・・・・・−・・・・・・（力を求め、これ
を判定器１０５に通して送ＯＩ傷号推へ 定値師を得危。
ｒＰ−Ｎｏ””” 、ｒｐ、ｒｐやｌ −”−’ ｒｐ
＋ａ ）・・・・・・・・・・−・・・・・・・−・・
・（６）を得たとき、関数ｆＰによって送（１！偏号の
期待値ｂ７ｐ ” ｆ’（Ｉｒｐ）・・・・・・・・・
・・・・・・・−−一−・−・−・・・・・・・−・−
・・・・・・・・・・−・・・・・・（力を求め、これ
を判定器１０５に通して送ＯＩ傷号推へ 定値師を得危。
第４実施例では過去の受信信号ｒＰ＋１．・・・・・、
ｒＰ＋Ｎのかわりに、過去の判定結果ａ□罵、・・−”
４ｐ４Ｈを用いたものである。つｔり受信ベクトル晦
としてｋｓｒｐ−％＋””’５ｒｐｏＡｐ＋１＋・−・
＋＆Ｐ＋Ｎ） ・−＝−・−−−・−・−＝−・−（８
１とおいたものである。もし、過去の判定結果ａｐ＋ｔ
＊＾ ＋”−＋１Ｐ＋Ｎが正しければ、雑音と符号量干渉を受
は究受ｇｉ傷号ｒｐ＋ｔ”＝’ｒＰ、、を用いるよりも
正しく送信信号を推定することは明らかである。
ｒＰ＋Ｎのかわりに、過去の判定結果ａ□罵、・・−”
４ｐ４Ｈを用いたものである。つｔり受信ベクトル晦
としてｋｓｒｐ−％＋””’５ｒｐｏＡｐ＋１＋・−・
＋＆Ｐ＋Ｎ） ・−＝−・−−−・−・−＝−・−（８
１とおいたものである。もし、過去の判定結果ａｐ＋ｔ
＊＾ ＋”−＋１Ｐ＋Ｎが正しければ、雑音と符号量干渉を受
は究受ｇｉ傷号ｒｐ＋ｔ”＝’ｒＰ、、を用いるよりも
正しく送信信号を推定することは明らかである。
第１θ図に第４実施例を示す。第４図に示した第１１Ｉ
施例に対し、数サンプルの判定結果を蓄えるシフトレジ
スター１７が付加され、このシフトレジスター１７の出
力バター／が記憶口Ｗ＆１０４のアドレスの１１Ｓとな
る。これ番こよって、シフトレジスター０３に蓄える受
信サンプル数を減らすことができる。したがってその分
駆動回路１１１から発生する駆動ベクトル数が減り、記
憶回路１０４の内容の修正すべき回数が減る。もちろん
記憶容量４減らすことができる。
施例に対し、数サンプルの判定結果を蓄えるシフトレジ
スター１７が付加され、このシフトレジスター１７の出
力バター／が記憶口Ｗ＆１０４のアドレスの１１Ｓとな
る。これ番こよって、シフトレジスター０３に蓄える受
信サンプル数を減らすことができる。したがってその分
駆動回路１１１から発生する駆動ベクトル数が減り、記
憶回路１０４の内容の修正すべき回数が減る。もちろん
記憶容量４減らすことができる。
なお、上記説明を工すべて一次元振幅変調に関して行な
ったが、この発明は二次元振ｍ変調曇こも適用で１１２
１゜ 以上説明したようにこの発明は伝送ｗＩ４こ非線形歪、
が存在し、かつその特性が時間的に変動していても、そ
の特性に追随して送信信号の推定を行なうことができる
。
ったが、この発明は二次元振ｍ変調曇こも適用で１１２
１゜ 以上説明したようにこの発明は伝送ｗＩ４こ非線形歪、
が存在し、かつその特性が時間的に変動していても、そ
の特性に追随して送信信号の推定を行なうことができる
。
第１図を工従来の非線形受信機上水すブロック図、第２
図は従来の非線形受信機の動作例を示す図。 第３図を１従来の非線形受信機の適用例を示すプロ゛ツ
ク図、第４図はこの発明のＭｌ実施例を示すブロック図
、第５図及び＠６図はそれぞれ＠ｌｌ実例例動作例を示
す図、第７図はこの発明の第２実施例を示すブロック図
、第８図Ｉ工この発明の第３実施例の目的関数の例を示
す図、第９図令工第３実施例を示すブロック図、第１０
図はこの発明の第４実施例を示すブロック図である。 １００：入力端子、１０１：サンプル回路、１０２ ：
Ａ／Ｄｉ換器、１０３：シフトレジスタ、１０４：記
憶回路、１０５：判定器、１０６：出力端子、１０７：
引き算器、１０８：重み（９）路、１０９；加算器、１
１０：リファレンス端子、１１１：駆動回路、１１２ニ
アドレス発生器、１１３：ラツチ回路、１１４：関数発
生器、１１５：可変重み回ｗｒ４１１６：関数発生器、
１１７：シフトレジスタ。 特許出纏人 日本電気株式会社 代理人草野 卓 す １ 図 廿 ２ 厘 才 ３ 図 才 ４ 図 才 ５ 図 才 ６ 図
図は従来の非線形受信機の動作例を示す図。 第３図を１従来の非線形受信機の適用例を示すプロ゛ツ
ク図、第４図はこの発明のＭｌ実施例を示すブロック図
、第５図及び＠６図はそれぞれ＠ｌｌ実例例動作例を示
す図、第７図はこの発明の第２実施例を示すブロック図
、第８図Ｉ工この発明の第３実施例の目的関数の例を示
す図、第９図令工第３実施例を示すブロック図、第１０
図はこの発明の第４実施例を示すブロック図である。 １００：入力端子、１０１：サンプル回路、１０２ ：
Ａ／Ｄｉ換器、１０３：シフトレジスタ、１０４：記
憶回路、１０５：判定器、１０６：出力端子、１０７：
引き算器、１０８：重み（９）路、１０９；加算器、１
１０：リファレンス端子、１１１：駆動回路、１１２ニ
アドレス発生器、１１３：ラツチ回路、１１４：関数発
生器、１１５：可変重み回ｗｒ４１１６：関数発生器、
１１７：シフトレジスタ。 特許出纏人 日本電気株式会社 代理人草野 卓 す １ 図 廿 ２ 厘 才 ３ 図 才 ４ 図 才 ５ 図 才 ６ 図
Claims (1)
- 【特許請求の範囲】 （１） 受ｇｉ領号ｔディジタル傷号に変換する変換
手段と、その変換手段の出力をＬ（正整数）サンプル蓄
えるシフトレジスタと、そのシフトレジスタの出カバタ
ーンとその近傍のパターンを出力するパターン出力手段
と、そのパターン出力手段の出カバターンをアドレスと
する記憶回路と、前記シフトレジスタの出カバターンを
アドレスとしたときの前記記憶囲路の内容を判定保持す
る判定手段と、その判定手段の出力と前記記憶回路の出
力との差をとる引き算器と、その引き算器の出力曇こ１
よｐ小洛い正の数を掛りる重み回路と、その重み回路の
出力ｔｗｒ記記憶回路の出力に加算し、その記憶回路に
入力する加算器とｔ具備する適応非線形受信機。 （２） 受信儂号をディジタル信号に変換する変換手
段と、その変換手段の出力ｔＬ（正整数）サンプル蓄え
るシフトレジスタと、そのシフトレジスタの出カバター
ンとその近傍のパターンを出力するパターン出力手段と
、そのパターン出力手段の出カバターンをアドレスとす
る記憶回路と、前記シフトレジスタの出カバターンをア
ドレスとしたときの前記記憶回路の内容を判定保持する
判定手段と、その判定手段の出力と前記記憶回路の出力
との差を堆る引き算器と、前記シフトレジスタの出カバ
ターンと前記記憶回路に供給されるアドレスパターンと
の距離ζこ対して単調減少な正の数を発生する関数発生
器と、その関数発生器の出力に比例した１よｐ小さい正
のａｔ−前記引き算器の出力擾こ掛ける可変重み回路と
、その可変重み回路の出力を前記記憶回路の出力に加算
し、前記記憶回路（ζ入力する加算器と１ｋＪＬ偏する
適応非鑵形受（１機◎（３）受信傷号をディジタル信号
に変換する変換手段と、その変換手段の出力をＬ（正整
数）サンプル蓄えゐシフトレジスタと、そのシフトレジ
スタの出力とその近傍のパターンを出力するパターン出
力手段と、そのパターン出力手段の出力パターン【アド
レスとする記憶回路と、前記シフトレジスタの出カバタ
ーンをアドレスとしたときの前記記憶＠路の内５ｔ４Ｉ
ｌＪ足保持すゐ判定手段と、前記記憶１ｇ回路に供給さ
れるアドレスパターンと前記シフトレジスタの出カバタ
ーンとの差および前記判定手段の出力でめる判定結果と
によって一意に足壇る値を発生する手段と、その手段の
出力と前記記憶囲路の出力との差をとる引き算器と、そ
の引き算器の出力に１より小てい正の数を掛ける重み回
路と、その重み回路の出力を前記記憶回路の出力に加算
し前記記憶回路に入力する加算器とを具備する適応非線
形受傷機。 （４）受信信号をディジタル信号に変換する変換手段と
、その変換手段の出力ｔＬ＜正整数）サンプル蓄える第
１シフトレジスタと、その１ｓｌシフトレジスタの出カ
バターンとその近傍のパターンを出力するパターン出力
手段と、そのパターン出力手段の出カバターンと後記判
定結果を蓄える第２シフトレジスタの出カバターンとを
アドレスとする記憶ａ路と、前記第１シフトレジスタの
出カバターンをアドレスとし念ときの前記記憶回路の内
容を判定保持する判定手段と、その判定手段の出力を数
サンプル蓄え、出カバターンが前記記憶回路のアドレス
の一部となる前記第２シフトレジスタと、前記判定手段
の判定結果と前記記憶回路の出力との差を取ゐ引き算器
と、その引き算器の出力にｌより小さい正の数を掛ける
重み回路と、その重み回路の出力を前記記憶回路の出力
に加算−前記記憶回路に入力する加算器とを具−する適
応非線形受傷機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3203682A JPS58148533A (ja) | 1982-03-01 | 1982-03-01 | 適応非線形受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3203682A JPS58148533A (ja) | 1982-03-01 | 1982-03-01 | 適応非線形受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58148533A true JPS58148533A (ja) | 1983-09-03 |
| JPH0311583B2 JPH0311583B2 (ja) | 1991-02-18 |
Family
ID=12347641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3203682A Granted JPS58148533A (ja) | 1982-03-01 | 1982-03-01 | 適応非線形受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58148533A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62294315A (ja) * | 1986-03-28 | 1987-12-21 | ア−テ−・エン・テ−・アンド・フイリツプス・テレコミユニケシオンズ・ベ−・ヴエ− | 適応フイルタ |
| US6675184B1 (en) | 1999-04-30 | 2004-01-06 | Nec Corporation | Adaptive type signal estimator |
-
1982
- 1982-03-01 JP JP3203682A patent/JPS58148533A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62294315A (ja) * | 1986-03-28 | 1987-12-21 | ア−テ−・エン・テ−・アンド・フイリツプス・テレコミユニケシオンズ・ベ−・ヴエ− | 適応フイルタ |
| US6675184B1 (en) | 1999-04-30 | 2004-01-06 | Nec Corporation | Adaptive type signal estimator |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0311583B2 (ja) | 1991-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5602507A (en) | Adaptive demodulating method for generating replica and demodulator thereof | |
| EP0881807B1 (en) | Tansmitter with linearised amplifier | |
| JPH04261229A (ja) | 少なくとも２つの受信分岐を含む受信機 | |
| JP3643293B2 (ja) | 適応等化器のトレーニング回路及びモデム装置並びに通信装置 | |
| AU703482B2 (en) | A signal processor | |
| US7215717B2 (en) | Distortion compensation circuit | |
| JP6054739B2 (ja) | 歪み補償装置及び歪み補償方法 | |
| JPS59151546A (ja) | 適応形反響消去装置 | |
| Emara et al. | Nonlinear digital self-interference cancellation with reduced complexity for full duplex systems | |
| JPS63169115A (ja) | アダプティブタイムディスクリートフィルタ | |
| US6675184B1 (en) | Adaptive type signal estimator | |
| Schonfeld et al. | Rapidly converging second-order tracking algorithms for adaptive equalization | |
| JPS58148533A (ja) | 適応非線形受信機 | |
| JP3391373B2 (ja) | 適応等化器 | |
| JPH10126336A (ja) | 通信装置及び通信システム | |
| EP1133066A1 (en) | Transmitter/receiver | |
| JP4516900B2 (ja) | 振幅位相制御装置および受信システム | |
| JPH0531326B2 (ja) | ||
| JP3708040B2 (ja) | エコーキャンセラ | |
| US20170054523A1 (en) | Adaptive frequency band weighting within time domain | |
| JPH0758672A (ja) | ディジタル適応等化器 | |
| JP2002009674A (ja) | タップ係数トレーニング方法および回路 | |
| WO2023119692A1 (en) | Method, transmitter and receiver in communication system | |
| JPH06216707A (ja) | シーケンス推定イコライザ用のフィルタ装置 | |
| JP2693183B2 (ja) | エコーキャンセラ |