JPH0311583B2

JPH0311583B2 -

Info

Publication number: JPH0311583B2
Application number: JP3203682A
Authority: JP
Inventors: Kazutomo Kobayashi; Yukitsuna Furuya
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1982-03-01
Filing date: 1982-03-01
Publication date: 1991-02-18
Also published as: JPS58148533A

Description

【発明の詳細な説明】この発明はデイジタル通信において、伝送路歪
を受けた受信信号から送信信号を推定する受信機
等に伝送特性が非線形の伝送路を伝送された信号
に対しても有効に動作する非線形受信機に関す
る。

＜背景技術＞デイジタル通信においては、一般に符号間干渉
が大きな劣化要因となつている。この符号間干渉
を除去する技術として従来から自動等化技術があ
る。しかしながら、この技術は伝送路特性が線形
でない場合、例えば非線形特性を持つ増幅器を伝
送路に含む場合には十分等化できないという欠点
を持つ。このような伝送路に対しても有効な信号
識別を行なうものとして、アール、シー、デービ
ス（R.C.Davis）らが提案した非線形受信機があ
る。

その非線形受信機のブロツク図を第１図に示
す。入力端子１００からはいつた受信信号はサン
プル回路１０１、Ａ／Ｄ変換器１０２をへて、シ
フトレジスタ１０３に入力され、そこに数サンプ
ルが蓄えられる。シフトレジスタ１０３の並列出
力により記憶回路１０４のアドレスを指定し、記
憶回路１０４から送信信号の期待値を出力する。
判定器１０５ではその出力を判定し、判定結果を
出力端子１０６へ送る。一方基準端子１１０から
真の送信信号（基準信号）を入力し、引き算器１
０７で基準信号と記憶回路１０４の出力との差を
とり、誤差をもとめる。重み回路１０８でこの誤
差に１より小さい正の数を掛けての掛算結果を加
算器１０９の記憶回路１０４の出力に加えて再び
記憶回路１０４に書き込む。この操作により記憶
回路１０４の内容を更新する。

以上のことを数式で表現すると次のようにな
る。

Ｐ時刻において受信ベクトル｜r_P ｜r_P＝（r_P+N、r_P+N-1、……r_P、
……、r_P-N）′…(1) r_P：受信信号、′：転置を得たとき、関数f^Pによつて、送信信号の期待値
y_P y_P＝f^P（｜r_P） ……(2) を求め、これを判定器１０５に通して送信信号推
定値a^_Pを得る。

次にＰ時刻の関数値f^P（｜r_P）を f^P+1（｜r_P）＝f^P（｜r_P）＋θ｛a_Pf^P（｜f_P）｝……
(3) θ：修正係数のように更新する。ここで受信ベクトル｜r_Pがシ
フトレジスタ１０３の出力パターンに相当し、関
数値f^P（｜r_P）が記憶回路１０４の内容に相当す
る。詳細は文献アール・シー・デービス他、“ア
ンアダプテイブノンリニヤ−レシーバーフオーデ
イジタルシグナリング、“アイシーシ’80、
P44.1.1−６、1980（R.C.Davis、et al.，“an
adaptive Nonlinear Receiver for Digital、
Signaling”ICC'80、P44.1.1−６、1980）に述べ
られている。

ところでこの受信機はデイシジヨンデイレクテ
ツド法で適応動作を行なうことはできない。つま
り第１図の出力端子１０６を基準端子１１０に接
続して基準信号として判定結果を用いた場合、記
憶回路１０４の内容を正しく更新することはでき
ない。簡単な例として受信信号として、２値の送
信信号にオフセツトが少しずつ加わつた信号を考
える。このとき符号間干渉はないので、１サンプ
ルの受信信号から推定することができる。第２図
に関数ｆのふるまいを示す。ｘが受信信号、ｆ
（ｘ）が記憶回路１０４の内容で、△は送信信号
が＋１のときの受信点、Ｘは送信信号が−１のと
きの受信点である。第２図Ａは初期状態、第２図
Ｂは少しオフセツトした状態、第２図Ｃはもつと
オフセツトした状態である。第２図Ｃにおいては
判定を誤まり、誤まつた方向に関数fa₁が更新さ
れている。

したがつてこの従来の受信機は記憶回路１０４
の内容を送信信号を推定値とするのに基準信号が
必要である。実際の回線に適用するには、この受
信機の他に、第３図に示すように送信側で既知の
信号を送り出す回路１０と、受信側でそれと同じ
信号系列を発生する回路１１とが必ず必要とし、
伝送路１２を通常のデータ入力端子１３から回路
１０側へ切換え、受信機１４に回路１１の基準信
号を入力して記憶回路１０４の内容を正しくする
ことになる。

＜発明の概要＞この発明の目的はデイシジヨンデイレクテツド
法による更新が可能な非線形受信機を提供するこ
とにある。

先ず、本発明の原理を説明する。話を簡単にす
るために、受信ベクトル｜r_pを（r_P、r_p-1）の二
次元とする。ｐ時刻の送信信号をa_pとし、＋１か
−１をとるとする。ｐ時刻の受信信号はr_pとし、
一次のローパスフイルタを通した信号とする。つ
まり、 r_p＝（１−α）r_p-1＋αa_p（０＜α＜１） αが小さい場合はr_pの正負のみで送信信号を推
測することは不可能である。例えば、α＝0.2の
とき、前の受信信号r_p-1が１に近い場合はa_p＝−
１であつてもr_pが0.6で正となり、誤つてしまう。
ここで、r_p-1をＸ軸、r_pをＹ軸に取ると、受信信
号点は第９図に示すように並行にならび、明らか
にa_pが１か−１を区別することができる。第９図
において、△印は送信信号a_p＝１のときの受信信
号点、Ｘ印は送信信号a_p＝−１のときの受信信号
点をあらわす。r_pのみで推定することはＹ軸だけ
できめることであり、△印とＸ印と重なる場合が
あり、区別できない。

本発明はこの平面に対し、関数ｆ（ｘ，ｙ）を
用意し、受信信号r_p-1、r_pを組として関数ｆ
（r_p-1、r_p）が−１と＋１のどちらかに近いかで
送信信号を推定する。この場合、２値であるか
ら、関数値が正か負かで判定できる。判定した結
果がa_pであれば関数ｆを受信点（r_p-1、r_p）の近
傍で、次のように更新する。

f^p+1(x,y)＝f^p(x,y)＋θ｛a^_P-f^p(x,y)｝ f^pはｐ時刻での関数ｆである。θは修正係数
で、１より小さい正の数である。

ここで、関数ｆの初期値として、ｙ＞０のとき
ｆ（ｘ，ｙ）＝＋１、ｙ＜０のときｆ（ｘ，ｙ）＝−
１とおくと、始めはa_p＝＋１であつてもr_pが負の
とき、ｆ（f_p、r_p）が−１であやまるが、時間が
経つて来ると関数ｆが修正されてきて正負の範囲
が第１０図のようになる。第１０図で斜線の領域
はｆ（ｘ，ｙ）＝−１であり、空白の領域はｆ（ｘ，
ｙ）＝＋１である。したがつて、すべての受信信
号に対して正しく判定されるようになる。これ
は、受信点のみならずその近傍も同様に修正する
ため、次第に領域が成長していくのである。これ
をＬサンプルに拡張したものが第１の実施例であ
る。

第１の実施例は、従来の受信機において受信ベ
クトル｜r_Pに関する関数値f^P（｜r_P）のみを更新し
ていたのに対し、その近傍の間数値も同様な修正
を行なうものである。つまり受信ベクトル｜r_Pに
対し、その近傍において関数f^pを f^p+1（｜r_p+|ｕ）＝r^p（｜r_p+|ｕ）＋θ｛a^_p−f^p（｜r_p+|ｕ）｝
……(4) θ：修正係数、1u：駆動ベクトル a^_p：判定器１０５の出力の送信号推定値のように更新するものである。つまりこの発明で
は受信ベクトル｜r_Pと対応した記憶値f^P（｜r_P）を
修正するのみならず、受信ベクトル｜r_Pの近くと
対応した記憶値も修正する。

＜第１実施例＞以下第４図を参照しながら、第１実施例につい
て説明する。入力端子１００から入力された受信
信号はサンプル回路１０１とＡ／Ｄ変換器１０２
によつてデイジタル信号に変換され、その出力は
Ｌ段のシフトレジスタ１０３に入力される。シフ
トレジスタ１０３の出力は受信ベクトル｜r_Pに対
応し、次のアドレス発生器１１２に入力される。
アドレス発生器１１２では駆動回路１１１によつ
て駆動ベクトルに相当するパターンを発生し、そ
れに応じてアドレス発生器１１２では｜r_p＋₁uに
相当するパターンを出力する。

駆動回路１１１は始めに₁u＝０に相当するパタ
ーンを発生し、アドレス発生器１１２はシフトレ
ジスタと同じパターンを出力する。このパターン
で記憶回路１０４のアドレスを指定する。指定さ
れた記憶回路１０４の内容は関数f^p（r_p）に対応
し、ラツチ回路１１３で保持される。判定器１０
５ではラツチ回路１１３の出力から送信信号を判
定し、送信信号推定値a^_pを得て出力端子１０６か
ら出力する。同時に引算器１０７で記憶回路１０
４の内容と判定器１０５の送信信号推定値a^_pとの
差をとりa^_p−f^p（｜r_p）を得る。この差分を重み
回路１０８によつて１より小さい正の値の重みθ
を掛け θ｛a^_p−f^p（｜r_p）｝を得る。加算器１０９で重
み回路１０９の出力と記憶回路１０４の内容f^p
（｜r_p）＋θ｛a^_p−f^p（｜r_p）｝を得る。これを再び
記
憶回路１０４に読み込んで新たな関数値f^p+1（｜
r_p）とする。次に駆動回路１１１から０と少し異
なるベクトル₁uのパターンを出し、アドレス発生
器１１２から受信ベクトル｜r_pに近い｜r_p＋｜ｕ
に相当するアドレスを発生する。以下₁u＝０と同
様にそのアドレスに対応する記憶回路１０４の内
容f^p（｜r_p＋｜ｕ）を更新する。これを繰り返し
て受信信号ベクトルr_pに近いところの記憶回路の
内容を更新する。

このやり方で受信信号点が少しずつ変化する場
合でも追随し、正しい判定結果を得る。

動作例として、先に述べた２値の送信信号にオ
フセツトが少しずつ加わるものを受信したとする
と、記憶回路１０４の内容は第５図のようにな
る。同図をみてわかるように近傍まで修正を行な
つているため、判定を誤まることなく修正が行な
われていく。雑音がある場合は確率的に記憶回路
１０４の内容が定まる。通常送信信号はランダム
化されているので記憶回路１０４の内容は平均的
に第６図に示すようになり、十分正しく送信信号
を推定することができる。

＜第２実施例＞第２実施例は第１実施例において修正係数θを
一定としたものを受信ベクトルから遠いベクトル
に対する記憶回路の内容の修正では修正係数を小
さくし、それによつて送信信号系列発生の偏りに
対し記憶回路の内容が大きく変動しないようにし
たものである。

送信信号はランダム化されているとしたが、短
期間においては偏りが生じ、そのために境界付近
の記憶回路の内容は大きくゆらぎ、それによつて
劣化が生じる。そこで(4)式における関数の更新を f^p+1（｜r_p+|ｕ＝f^p（｜r_p+|ｕ）＋θ・ｇ
（｜ｕ）｛a^_p−f^p（｜r_p＋｜ｕ）……(5) とした。ｇ（｜ｕ）は原点、つまり｜ｕ＝０の値
から遠ざかるに従い減衰する関数である。第７図
に第２実施例を示す。第４図に示した第１実施例
に対し、関数発生器１１４が付加され、駆動回路
１１１からの駆動ベクトル｜ｕを関数発生器１１
４に入力してｇ（｜ｕ）を出力し、可変重み回路
１１５を制御する。

＜第３実施例＞第３実施例は記憶回路１０４のアドレスの一部
をＭサンプルの判定結果を蓄えたシフトレジスタ
の出力パターンとし、それによつて識別能力を落
さずに必要とする記憶容量と、記憶回路の内容の
修正を行なう回数とを大巾に減らしたものであ
る。

第１実施例ではＰ時刻において受信ベクトル｜
r_P ｜r_P＝（r_P-N、……、r_P、r_P+1、
……、r_P+N）……(6) を得たとき、関数f^Pによつて送信信号の期待値y_P y_P＝f^P（｜r_P） ……(7) を求め、これを判定器１０５に通して送信信号推
定値a^_Pを得た。

第３実施例では過去の受信信号r_P-N、……、
r_p-1のかわりに、過去の判定結果a^_p+1……、a^_P+N
を用いたものである。つまり受信ベクトル｜r_pと
して｜r_p＝（a^_P-N、……、a^_p-1、r_p……、r_p+N） ……(8) とおいたものである。もし、過去の判定結果
a^_P-N、……、a^_p-1が正しければ、雑音と符号間干
渉を受けた受信信号r_P-N、……、r_p-1、を用いる
よりも正しく送信信号を推定することは明らかで
ある。

第８図に第３実施例を示す。第４図に示した第
１実施例に対し、数サンプルの判定結果を蓄える
シフトレジスタ１１７が付加され、このシフトレ
ジスタ１１７の出力パターンが記憶回路１０４の
アドレスの１部となる。これによつて、シフトレ
ジスタ１０３に蓄える受信サンプル数を減らすこ
とができる。したがつてその分駆動回路１１１か
ら発生する駆動ベクトル数が減り、記憶回路１０
４の内容の修正すべき回数が減る。もちろん記憶
容量も減らすことができる。

なお、上記説明はすべて一次元振幅変調に関し
て行なつたが、この発明は二次元振幅変調にも適
用できる。

以上説明したようにこの発明は伝送路に非線形
歪が存在し、かつその特性が時間的に変動してい
ても、その特性に追随して送信信号の推定を行な
うことができる。

【図面の簡単な説明】

第１図は従来の非線形受信機を示すブロツク
図、第２図は従来の非線形受信機の動作例を示す
図、第３図は従来の非線形受信機の適用例を示す
ブロツク図、第４図はこの発明の第１実施例を示
すブロツク図、第５図及び第６図はそれぞれ第１
実施例の動作例を示す図、第７図はこの発明の第
２実施例を示すブロツク図、第８図はこの発明の
第３実施例を示すブロツク図、第９図及び第１０
図はこの発明の原理の動作例を示す図である。１００：入力端子、１０１：サンプル回路、１
０２：Ａ／Ｄ変換器、１０３：シフトレジスタ、
１０４：記憶回路、１０５：判定器、１０６：出
力端子、１０７：引き算器、１０８：重み回路、
１０９：加算器、１１０：リフアレンス端子、１
１１：駆動回路、１１２：アドレス発生器、１１
３：ラツチ回路、１１４：関数発生器、１１５：
可変重み回路、１１６：関数発生器、１１７：シ
フトレジスタ。

Claims

【特許請求の範囲】１受信信号をデイジタル信号に変換する変換手
段と、その変換手段の出力をＬ（正整数）サンプ
ル蓄えるシフトレジスタと、駆動ベクトルに相当
するパターンを発生する駆動回路と、その駆動回
路より出力する駆動ベクトルに相当するパターン
と前記シフトレジスタの出力パターンとからシフ
トレジスタの出力パターンと僅かに異なる複数の
パターンを出力するアドレス発生手段と、そのア
ドレス発生手段の出力パターンをアドレスとする
記憶回路と、前記シフトレジスタの出力パターン
をアドレスとしたときの前記記憶回路の内容を判
定保持する判定手段と、その判定手段の出力と前
記記憶回路の出力との差をとる引き算器と、その
引き算器の出力に１より小さい正の数を掛ける重
み回路と、その重み回路の出力を前記記憶回路の
出力に加算し、その記憶回路に入力する加算器と
を具備する適応非線形受信機。２受信信号をデイジタル信号に変換する変換手
段と、その変換手段の出力をＬ（正整数）サンプ
ル蓄えるシフトレジスタと駆動ベクトルに相当す
るパターンを発生する駆動回路と、その駆動回路
より出力する駆動ベクトルに相当するパターンと
前記シフトレジスタの出力パターンとからシフト
レジスタの出力パターンと僅かに異なる複数のパ
ターンを出力するアドレス発生手段と、そのアド
レス発生手段の出力パターンをアドレスとする記
憶回路と、前記シフトレジスタの出力パターンを
アドレスとしたときの前記記憶回路の内容を判定
保持する判定手段と、その判定手段の出力と前記
記憶回路の出力との差をとる引き算器と、前記シ
フトレジスタの出力パターンと前記アドレス発生
手段の出力パターンとが異なるに従い減少する正
の数を発生する関数発生器と、その関数発生器の
出力に比例した１より小さい正の数を前記引き算
器の出力に掛ける可変重み回路と、その可変重み
回路の出力を前記記憶回路との出力を加算し、前
記記憶回路に入力する加算器とを具備する適応非
線形受信機。３受信信号をデイジタル信号に変換する変換手
段と、その変換手段の出力をＬ（正整数）サンプ
ル蓄える第１シフトレジスタと、駆動ベクトルに
相当するパターンを発生する駆動回路と、その駆
動回路より出力する駆動ベクトルに相当するパタ
ーンと前記第１シフトレジスタの出力パターンと
から第１シフトレジスタの出力パターンと僅かに
異なる複数のパターンを出力するアドレス発生手
段と、そのアドレス発生手段の出力パターンと第
２シフトレジスタの出力パターンとをアドレスと
する記憶回路と、前記第１シフトレジスタの出力
パターンと前記第２シフトレジスタの出力パター
ンとをアドレスとしたときの前記記憶回路の内容
を判定保持する判定手段と、その判定手段の判定
結果のＭ（正整数）サンプルを蓄える前記第２シ
フトレジスタと、前記判定手段の判定結果と前記
記憶回路の出力との差をとる引き算器と、その引
き算器の出力に１より小さい正の数を掛ける重み
回路と、その重み回路の出力を前記記憶回路の出
力に加算し、前記記憶回路に入力する加算器とを
具備する適応非線形受信機。