JPS58148474A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS58148474A
JPS58148474A JP57032857A JP3285782A JPS58148474A JP S58148474 A JPS58148474 A JP S58148474A JP 57032857 A JP57032857 A JP 57032857A JP 3285782 A JP3285782 A JP 3285782A JP S58148474 A JPS58148474 A JP S58148474A
Authority
JP
Japan
Prior art keywords
substrate
electrode
film
leads
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57032857A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP57032857A priority Critical patent/JPS58148474A/ja
Publication of JPS58148474A publication Critical patent/JPS58148474A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、絶縁性基板上に導電性電極またはリードを埋
置して設けることkよシ、この基板上面および導電性電
極またはリード上面とに凹凸を少なくせしめ、ひいては
ヒれらの上1jK設けられる半導体薄膜の電極またはリ
ードの漏部で短絡、特性劣化を防止せんとしえものであ
るO 本発明は特に光照射によシ光電変換装置において、この
半導体薄膜が0.3〜1−の厚さしかないため、被形成
面上に凹凸があると、その凸部の側周辺にて不連続面が
生じ、極端な場合Kij上側の第2の電極と下側の第1
の電極とが電気的に連絡してしまう程の劣化をも九らし
てしまうO このため本発明においては、かかる劣化、不たの発生を
防止する丸め、導電性電極またはリードを少なくともそ
の一部を基板内に埋置し、基板上面も段差を少なくまえ
は除去し、ことを目的としている。
本発明はかくの如き平たん平置を設け、この面上に半導
体装置を複数ケ複合化せしめたこと埋置して電極または
リードを被膜電極として0.5〜20pの厚さに設け、
これらの上面に透光性の第1の電極と、さらK PIN
接合ダイオード構造を有する半導体をプラズマ071)
法(グロー放電法またはアーク放電法)Kよシ設けると
とKよシ、複数個の光電変換装置を複合化して設け、さ
らに加えて同一半導体により逆流防止ダイオードすらも
同一基板に設けることを目的としている。
従来透光性絶縁性基板上に導電性の電極またはリードを
設は九光電変換装置に関しては、本発明人の出願になる
特許願1光電変換装置、(54−OfjO09’F E
154.)、16出願)が知られている0ぐ さらに本発明の如き複数電極を設けないで集積化する構
造に関しては、特開昭51$−4012〒6(8B&、
 2.9出願)が知られている。しかしかかる集積化構
造においては、ガラス基板上の第1の電極としてIテ0
.8¥OL等を500〜800ムの厚さに設け、その上
K PXM接合を有する半導体薄膜とその上にム1電極
よ〕なっている0しかるKこの第1の電極はシート抵抗
が50−500”10とき光下または大軍1発軍用とし
てはこの抵抗値を0.1〜srV、Kまで下げる必要が
ある。しかし透光性電極のみでは全く不可能である。
かかる欠点を除くため、本発明人の出願になるハイプリ
ツ)I!複合半導体装置が提案されている。(半導体装
置 54−90098854.7.16)このハイブリ
ット型構造においては、平九ん面を有する基板上に凸状
に複数の電極またはリードを設は九ものである◎かかる
構造にすると、前記した基板側で@0.1〜srLの低
い直列抵抗にすることができる。しかし第1図にその実
施例が示されている如く、下側の電極と上側の電極とが
凸部を側部においてなんしてしまったシ、または半導体
膜が平坦面と同様の膜厚で均一に性基板包)上に導電性
の電極またはリード(2)が1〜5μの厚さに設けられ
、その上面に透光性の第1の電極(3)をIテ0(酸化
インジェーム+酸化スズ(3〜10%))tたはこれと
その上面に酸化スズを二重構成によシ設けた0さらKこ
の上面にプラズマovn法によJ)P型非単結晶牛導体
層C)を30〜aOOムの厚さに、さらに真性または実
質的に真性の工型半導体層(6)を0.3〜1μの厚さ
に、さらK[lの半導体層(6)をZoo〜sooムの
厚さに形成させた。
さらにこの上面にフルイニエームよシなる第8の電極(
至)が設けられているoしかし第1図(4)の○印の伸
)において、そ0部分を拡大してその断面図を示すと、
第1図(9)の如くになる。すなわち透光性基板体)上
の導電性電極(荀も真空蒸着法で形成され均質に形成さ
れず、さらにその上面はFil半導体層(荀、xyti
t牛導体層(5)、MfJ半導体層(6)に関しても、
ottcてほとんど形成されない0すなわち基板(1)
上、電極併)上と異なシ、側部はその膜厚が不均一でT
o!り、かつ極端に薄くなってしまう◎ζ〇九め上側の
第3の電極(1)と下側O電極(荀とがしだいに短絡し
てしまうことが多く、製造歩iI〉の低下、特性の劣化
を誘発してしまった。
本発明はかかる欠点を補なうものとして示され九もので
、第2図にその製造1楊および半導体装置のたて断面図
を示す〇 実施例1 第2図(4)は絶縁性基板CL)として透光性を有する
固い基板として例えばガラスを用いた。このガラス基板
を用いる場合、その上面に耐7ツ酸性レジスト1![に
)を例えば石川加工513400を用い、1〜40声の
厚さにスクリーン印刷法で形成させた・さらKこのレジ
スト膜をマスクとして、レジスト膜の形成されていない
部分を0.5〜60−代表的には1〜5Pエツチングし
て凹部(至)を形成した〇 さらにアルカリ樹脂例えば■−クリーナー80Gを用い
、全面を活性にした後、無電解メツ中法によシ、耐熱性
金属例えばニッケルを0.05〜0.1声の厚さ−K 
64として形成した。この後レジスト膜(6)をす7ト
オ7法によ砂除去することによシ、凹部にのみ薄くニッ
ケル膜を残存させた。
さらにこの後、とのニッケル膜にのみ無電解メッキを用
い、第2図@にある如くとの凹部の上面が平坦面または
基板a)の上面となめらかに連続するように形成させえ
かくして絶縁性基板C1)K埋置して金属導電層(至)
、−を作製した。
せることができた。
またその後の工程において、牛導体層が0.4〜IPと
薄いため、この補助電極を埋置させることによシ補助電
極の上面の基板の上面とを0.5p以下、好ましくはO
,OX〜o、 171とすることは、従来例で示される
如き劣化がなく、信頼性の向上にすぐれたものであった
〇 また半導体装置によ〉光電変換装置を作製する場合の透
光性電極の電気抵抗を下げる丸めの補助電極として用い
、それをくし型、網目11にすることKよ〉直列抵抗を
実質的に電極端子部で50〜500aよりO,J5〜S
αに下げることができ九〇 か<t、cHs図(CI) K示す如く、基[(1)内
に少なくともその一部が埋置した導電型の電極またはリ
ードを設けることができ九〇 第2図(ロ)はこの本発明を応用し九光電変換装置の一
例を示す。
図面においてガラス基板a)に埋置して設けられた電極
またはリード(ロ)(2)に対し、照射光(1c9によ
シ有効に作用する透光性電極(2)をI〒0(酸化イy
ジエーム・酸化スズ(1〜xo%)金属)(シート抵抗
3〜soz、、4)を形成し、さらにその上面に酸化ア
ンチモノを1〜10チ含有させた酸化スズ酸化アンチモ
ン合金(シート抵抗30〜xoo’t、4)をZoo〜
sooム形成し、合計の膜厚が600〜800ム代表的
には680ムとして透光性の第1の電極(至)を真空蒸
着法によ)形成しているGこの酸化アンチモンはPli
半導体層との再結合を助長し加えてシート抵抗を酸化ス
ズのみの3004400n10のl/10に下げる効果
があり、r型半導体層と接する透明導電膜としてきわめ
て重要であった。
この上面にプラズマ気相法によ)珪化物気体(例えばシ
ラy)を用いzoo−wssoo Kて、図面では]P
Wのアモルファスtた社黴結晶性を含む非単結晶半導体
(至)、真性または実質的に真性の非単結晶半導体(至
)、l1lO非単結晶牛導体曽よ−nなる”PXM g
47を有する半導体(ロ)をそれぞれ50−4001%
3000〜”FOOOA、 100〜5oonの膜厚に
形成させた。さらにこの時、FW半導体層(至)では、
そのエネルギバンド巾を大きくするため、作製時にメタ
ンを添加した炭化珪素QilxO+−2Φ<X<υ)K
より leg・1.8〜j1.6・マとした・再結合中
心中和用の水素が添加された珪素中導体(Ig・1.6
〜1.8・V) OX性または実質的に真性の半導体(
至)よ〕も大きな1gとし九。
さらに夏型中導体層94に関しては、窒化珪素(B L
占−9X、 !S〜4)とし、その中KM!J不純物で
あるリンを0.5〜1!−添加し、さらにそOMgを1
.8〜S、S・マとした・かくしてPI璽接合をW(ν
屋)−夏Cxm)−v (wm) とした。
このグツズYCVD法でVXX @−合を形成する際照
射光側の補助電極(!1(ロ)がないと、その抵抗の九
めムM 1(100m11/(lめの入射光に対し、変
換効率が5Cm′:lの基板にて1.5〜3多しかとれ
なかったOしかし埋置した補助電極部−によシ、ツル1
1チの高い変換効率を抵抗が0.5〜3aKなったため
得ることができた0 さらにこの補助電極が基板に埋置している喪し1かげヨ
となる部分がないため、第1図に示される如き上下電極
間の短絡(ショート)また電極(ト)の欠除による特性
劣化もなく、製造歩留も10100X100の面積にて
80%をこえることができる。
また埋置させない第1図の如き構造においては、製造歩
留は100×100+am°の面積にてo〜g。
−が得られる。第2図@に示される光電変換装置におい
て、その工学的価値はきわめて高いtのと判断される。
第3図@において、第3の電極(2)さらkその外部引
出し電極勾、第1の電極(2)の外部引出し電極に)(
2)が設けられ、光電変換装置に)をおおって耐湿性樹
脂(2)がオーバーコートされている。
実施例2 この実施例は第2図中)の構造を可曲性基板にて作製せ
んとするものである。
この実施例はかかるバルク基板を選択エツチングしても
よいん、ここでは透光性ポリインド系樹脂例えばカプト
ンを用い、さらにバルク&IE0)の上部に層状にエツ
チング可能なコーティング被膜を作)、それをエツチン
グして(4)に示される凹部を実質的に有する如くにし
て、選択的に可曲性かつ透光性基板を形成させた。
すなわちカプトン、PIQ等のポリイミド樹脂、ポリサ
ル7アン、シリV−ン樹脂等のバルク基板上に、透光性
ポリイミド樹脂をエツチング可能な被膜状態すなわちp
xq tvグレボリマ−をコーティングし、さらに選択
的にゴム系レジストME(6)を作製した後、このレジ
スト膜をマスクとしてコーティングされたポリイミド樹
脂をヒドラジンを含む塩基性水溶液にて選択的にエツチ
ングして凹部0を作製した。この凹部の深さはP工Qグ
レボリエーの厚さを1〜1opとしたその厚さで決めら
れる。さらにこのレジストの上面を含む全面に、無電解
メッキ法によシ、薄く(糧の如く金R膜α◆例えばニッ
ケルを形成した。
これは真空蒸着法によシム1. Ni、 Or、 Cu
を200ム〜IPの厚さに形成してもよい。
この後レジスト膜(6)をリフトオフ法によシ公知の技
術にて除去した。さらにとの凹部の金属膜に対し、耐熱
性金属を実施例1と同様の無電界メッキ法にてその表面
をJ 址1.a J 柵7;形成した。 叉q、l実施
例1と同様にして光電変換装置(ホ)を第2図(9)に
示す如(に作製した。するとムM1下にて5〜)*/c
−を得ることができた。さらにこの際半導体装置のPI
N接合におけるそれぞれをエネルギバンド巾としてW(
ワイドKg)−m (ナロー1g)または’f−M−W
構造とするヘテロ接合とすると、その効率をさらに1〜
3チ向上させることができた。この発明に関しては、本
発明人の出願になる特許(vap4sis44a91e
s1゜3.3公告 対応日本特許 特許願5B−834
6)。
5:5−854681918.7.8および[IP4g
395541980、12.6公告 対応日本特許 特
許願53−8686マ、5S−868681918,)
、xv)Kその製造方法、構造が示されている。
ま九参考までに補助電極幌iが形成されていない場合は
0.2〜1チしかその変換効率を得ることができなかっ
た。
この実施例においては、オーバーコート(ハ)も基板バ
ルクと同様の材料または凹部を作製すると同一材料で作
製し、耐湿性の向上、熱歪の減少に務めた。このオーバ
ーコートは基板と概略同−厚さにし、形成される半導体
装置が凸にそってしまうことを防止し九〇 すなわち可曲性基板においては、その曲げた場合におけ
る曲率半径は5611以上好ましくは100m以上とし
た。すなわち実使用においてあまり曲がシやずいと曲率
半径を1〜4omとまけすぎることによシ、半導体層に
クラック欠陥を誘発しやすい。このため可曲性であって
半導体層を上下にてはさみ、あまシユーザーが曲げすぎ
ても、電気特性を劣化させないように、半導体層をサン
ドy僅ツチさせることがきわめて重要である。
実施例3 この実施告は第3図体)にそのたて断面図を示す。製造
方法は実施例1または2と同様である〇第3図(4)に
おいて透光性基板(1)K少4くともその一部を埋置し
て補助電極に)を設けた。さらに透明導電膜の上面に光
照射による光起電力発生用半導体層(財)をプラズマC
VD法によp PIN接合さらKそのタンデム構造のP
IMPI]N接合、PXMPXNPIN接合を作製し、
その上面に金属の第2の電極を作製した。図面において
は光電変換装置(ハ)とiとV 2 ttを直列接続さ
しめ、さらに逆流防止ダイオード(至)を設けている0
外部引出し電極は基板(1)に埋置し九補助電極または
その上面の電極上に設け、機械力に対する破損を防いだ
逆流防止ダイオード(2)K対して埋置した補助電極時
が同様に照射光に対して遮光をさせ、いわゆるダイオー
ドとして動作させ念。
光電変換装置を複数個直列にに9数量、大きさはそのR
佐によって2〜20段まで設け、さらにそれらをブロッ
クとして並列接続をして設けてもよい。これらに関して
は本発明人の出願による特許層(54−9009186
4,1,16)K示されている。
実施何番 この実施例は第3図−)に示されている。
その製造方法は実施路1.8に従った0この場合は大面
積用である。
すなわち10X1001t’iたはそれ以上の(20〜
50)c ra X(30〜100)a mの基板であ
る。
埋置した補助電極時0を設け、光電変換装置αf)は実
施例3の如く、PxM接合の単層または多層構造に設け
た。補助電極(至)の間かくを2〜10inn代表的に
は4mmとし、ま九その厚さを1〜50μ代表的に#i
5〜10Pとすると、その直列抵抗が透明導電膜のシー
ト抵抗を30〜1001の場合0.3〜IAとすること
ができたため、前記した大面積であっても7〜10チの
変換効率をムM1(1oomv/cj)で作ることがで
きた。
以上の説明における半導体装置はP工N接合を有すダイ
オードに関するものであるが、本発明の半導体装置にお
いて、PXPまたはN工N接合を有する絶縁ゲイト型電
界効果半導体装置、1irpxn’構造のバイポーラ型
トランジスタまたはたてチャネル型絶縁ゲイト型電界効
果半導体装置を良これらを集積化して同一基板に一体化
した構造に応用することが可能である。
【図面の簡単な説明】
第1図は従来の半導体装置のたて断面図を示すO 第2図は本発明の半導体装置の製造工程を示すたて断面
図である。 第3図は第2図をさらに発展させた本発明を用いた半導
体装置のたて断面図を示す。 竹許出1人 (△) 7 葵1図

Claims (1)

  1. 【特許請求の範囲】 1、絶縁性基板の一生面の導電性電極またはリードが少
    なくとも一部を前記基板に埋置して設けられるとともに
    、前記電極またはリードおよび前記基A督芒捧導体薄膜
    層が設けられたことを特徴とする半導体装置。 2、特許請求の範囲第1項において、透光性絶縁基板に
    埋置して設けられた導電性電極またはリードをおおって
    透光性の第1の電極を有し、該電極上に半導体薄膜と該
    薄膜上に第2の電極を有したことを特徴とする半導体装
    置。 3、特許請求の範囲第1項において、導電性電極または
    リードの上面と絶縁性基板上面とは概略同一平面を有す
    るまたは前記導電性電極またはリードの上面と前記基板
    の上面とがなめらかに連接して設けられたことを特徴と
    する半導体装置。
JP57032857A 1982-03-01 1982-03-01 半導体装置 Pending JPS58148474A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57032857A JPS58148474A (ja) 1982-03-01 1982-03-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57032857A JPS58148474A (ja) 1982-03-01 1982-03-01 半導体装置

Publications (1)

Publication Number Publication Date
JPS58148474A true JPS58148474A (ja) 1983-09-03

Family

ID=12370508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57032857A Pending JPS58148474A (ja) 1982-03-01 1982-03-01 半導体装置

Country Status (1)

Country Link
JP (1) JPS58148474A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013670A (en) * 1986-09-18 1991-05-07 Canon Kabushiki Kaisha Photoelectric converter

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49130843A (ja) * 1973-04-23 1974-12-14
JPS50132872A (ja) * 1974-04-06 1975-10-21
JPS529513A (en) * 1975-07-14 1977-01-25 Hitachi Koki Kk Endless ink ribbon connection detector
JPS5291397A (en) * 1976-01-27 1977-08-01 Sharp Corp Electrode forming method for photo electrical dispaly unit
JPS5613778A (en) * 1979-07-16 1981-02-10 Shunpei Yamazaki Photoelectric converter and its preparation
JPS56107564A (en) * 1980-01-30 1981-08-26 Hitachi Ltd Amorphous silicon thin film element

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49130843A (ja) * 1973-04-23 1974-12-14
JPS50132872A (ja) * 1974-04-06 1975-10-21
JPS529513A (en) * 1975-07-14 1977-01-25 Hitachi Koki Kk Endless ink ribbon connection detector
JPS5291397A (en) * 1976-01-27 1977-08-01 Sharp Corp Electrode forming method for photo electrical dispaly unit
JPS5613778A (en) * 1979-07-16 1981-02-10 Shunpei Yamazaki Photoelectric converter and its preparation
JPS56107564A (en) * 1980-01-30 1981-08-26 Hitachi Ltd Amorphous silicon thin film element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013670A (en) * 1986-09-18 1991-05-07 Canon Kabushiki Kaisha Photoelectric converter

Similar Documents

Publication Publication Date Title
TWI232560B (en) Semiconductor device and its manufacture
TW200532876A (en) A system and method of heat dissipation in semiconductor devices
CN103682026B (zh) 半导体发光元件及其制造方法
CN102037575A (zh) 发光元件及其制造方法
JPS58148474A (ja) 半導体装置
JPH0261158B2 (ja)
US4716071A (en) Method of ensuring adhesion of chemically vapor deposited oxide to gold integrated circuit interconnect lines
JPS6132572A (ja) 半導体装置
JPS6222275B2 (ja)
JP4627399B2 (ja) 縦型電界効果トランジスタ及びその製造方法
JPS583252A (ja) 半導体集積回路装置
CN117153975A (zh) 一种提升esd良率的led芯片及其制备方法
CN101409271A (zh) 半导体器件
KR100565840B1 (ko) 반도체소자 및 그의 제조방법
KR960004088B1 (ko) 반도체 소자의 금속배선 제조방법
JPS5936976A (ja) 太陽電池装置
JPS5925237A (ja) 半導体装置
JPS6315418A (ja) 半導体装置の製造方法
KR100766239B1 (ko) 반도체 소자의 금속 층간 절연막 형성 방법
JP2007073749A (ja) 半導体装置およびその製造方法
JPH05129446A (ja) 半導体装置およびその製造方法
JPS5886744A (ja) 半導体集積回路装置
TW200849420A (en) Method for manufacturing substrate of semiconductor package and structure thereof
JPH09270426A (ja) 半導体装置のパッド電極構造及びその製造方法
JPS61268072A (ja) 薄膜光電変換素子