JPS58148465A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58148465A JPS58148465A JP57032005A JP3200582A JPS58148465A JP S58148465 A JPS58148465 A JP S58148465A JP 57032005 A JP57032005 A JP 57032005A JP 3200582 A JP3200582 A JP 3200582A JP S58148465 A JPS58148465 A JP S58148465A
- Authority
- JP
- Japan
- Prior art keywords
- region
- concentration
- source
- gaas
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000005669 field effect Effects 0.000 claims abstract description 4
- 230000015654 memory Effects 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 6
- 230000001151 other effect Effects 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000012212 insulator Substances 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000005260 alpha ray Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ＧａＡｓを用いたトランジスタ、集積回路等
の半導体装置に関するものである。
の半導体装置に関するものである。
半導体メモリは、Ｓｉデバイスを中心として大容量化に
向って進展しているが、ソフトエラーの問題が重要で大
きな問題となっている。従って、半導体メモリにおいて
は、ソフトエラーに対する対策を施すことが技術的に非
常に重要である。
向って進展しているが、ソフトエラーの問題が重要で大
きな問題となっている。従って、半導体メモリにおいて
は、ソフトエラーに対する対策を施すことが技術的に非
常に重要である。
半導体メモリとしては、ダイナミック朧とスタティック
ＲＡＤＩＩが考えられるがＧａＡｓを用いたメモリとし
て、スタティック型メモリについて考察する。
ＲＡＤＩＩが考えられるがＧａＡｓを用いたメモリとし
て、スタティック型メモリについて考察する。
スタティック型メモリとして第１図に示したメモリセル
が一般的である。Ｑ８ 、Ｑ４のＦＥＴでフリップフロ
ップを構成し、Ｑｌ、Ｑ２のＦＥＴでトランスファする
。また、Ｒ１，Ｒ２は負荷抵抗であり、フリップフロッ
プのラッチを安定化している。Ｗはワード線、Ｄ、Ｄは
ビット線である。この図は、従来のＳｉデバイスのスタ
ティッ〜クメモリセルのＭＯ５Ｔ（２）Ｓ型電界効果ト
ランジスタ）をＧａＡｓシ冒ットキットキーＦＥＴ換え
たものである。スタティック型メモリセルでのソフトエ
ラーは、Ｎｌ、Ｎ２の拡散層にα線が照射されたとき、
基板内で発生したエレクトロンがＮ１またはＮ２に収集
され、それらのノードの電位を変化させてしまうことに
起因している。
が一般的である。Ｑ８ 、Ｑ４のＦＥＴでフリップフロ
ップを構成し、Ｑｌ、Ｑ２のＦＥＴでトランスファする
。また、Ｒ１，Ｒ２は負荷抵抗であり、フリップフロッ
プのラッチを安定化している。Ｗはワード線、Ｄ、Ｄは
ビット線である。この図は、従来のＳｉデバイスのスタ
ティッ〜クメモリセルのＭＯ５Ｔ（２）Ｓ型電界効果ト
ランジスタ）をＧａＡｓシ冒ットキットキーＦＥＴ換え
たものである。スタティック型メモリセルでのソフトエ
ラーは、Ｎｌ、Ｎ２の拡散層にα線が照射されたとき、
基板内で発生したエレクトロンがＮ１またはＮ２に収集
され、それらのノードの電位を変化させてしまうことに
起因している。
従って、ソフトエラーを起こさなくするためには、Ｎｌ
、Ｎ２のノードの容量を大キくシ、α線によって発生
するエレクトロンによって引き起こされる電位変化を小
さくする方法と、発生したエレクトロンをＮｌ 、Ｎ２
に到達させない方法とがある。
、Ｎ２のノードの容量を大キくシ、α線によって発生
するエレクトロンによって引き起こされる電位変化を小
さくする方法と、発生したエレクトロンをＮｌ 、Ｎ２
に到達させない方法とがある。
ところで、従来のＧａＡｓＦＥＴの構造は第２図に示す
通りである。■は、セミインシュレーターＧａＡｓ基板
でありキャリア濃度は１０１２ ／ ｃｍ３程度である
。
通りである。■は、セミインシュレーターＧａＡｓ基板
でありキャリア濃度は１０１２ ／ ｃｍ３程度である
。
また、２，８はソース・ドレインであり、２Ｘ１０１７
程度の濃度のＮ＋領領域ある。また、４はチャンネル領
域であり、ｔｘｔ０１７／ｃｍ’ 程度のキャリア濃度
で構成される。５は、シ町フトキー障壁ゲートでチタン
やタンタルで構成される。６，７は領域２，８とオーミ
ック接続が得られる金属を用いる。９，１ｏは配線用金
属でありＴｉ／Ｐｔ／Ａｕなどの材料を用いる。
程度の濃度のＮ＋領領域ある。また、４はチャンネル領
域であり、ｔｘｔ０１７／ｃｍ’ 程度のキャリア濃度
で構成される。５は、シ町フトキー障壁ゲートでチタン
やタンタルで構成される。６，７は領域２，８とオーミ
ック接続が得られる金属を用いる。９，１ｏは配線用金
属でありＴｉ／Ｐｔ／Ａｕなどの材料を用いる。
また、８は配線を分離するための絶縁物である。
この様な、従来のデバイスは、基板が低濃度のＳ−ｒ
（セミインシュレーター）を用いているので、α線によ
って引き起こされるエレクトロンはライフタイムが長く
なるため容易にＮｌ、Ｎ２領域に到達してしまい、その
ためＮｌ 、Ｎ２の電位を変化させてしまい、ソフトエ
ラーに弱い欠点をもっている。
（セミインシュレーター）を用いているので、α線によ
って引き起こされるエレクトロンはライフタイムが長く
なるため容易にＮｌ、Ｎ２領域に到達してしまい、その
ためＮｌ 、Ｎ２の電位を変化させてしまい、ソフトエ
ラーに弱い欠点をもっている。
本発明は、ＧａＡｓＦＥＴを用いた半導体装置に於いて
ソフトエラーに強くするためのデバイス構造を提供する
ことを目的としている。
ソフトエラーに強くするためのデバイス構造を提供する
ことを目的としている。
以下、本発明の一実施例について説明５する。第８図に
おいて、１ｏ１はセミインシュレーターのＧａＡＪ板、
１０２，１０８は、キャリア濃度２ Ｘ １０１７／ｃ
ｍ”のＮ”／−ス・ドレイン領域であり、１ｏ４はキャ
リア濃度１×１０１７／ｃｍ３のチャンネル領域である
。
おいて、１ｏ１はセミインシュレーターのＧａＡＪ板、
１０２，１０８は、キャリア濃度２ Ｘ １０１７／ｃ
ｍ”のＮ”／−ス・ドレイン領域であり、１ｏ４はキャ
リア濃度１×１０１７／ｃｍ３のチャンネル領域である
。
また１０５はショットキー障壁を作り得るゲート金属で
あり、１０６，１０７はソース・ドレインとオーミック
接続が可能な金属であり、１０９，１１０は、配線金属
である。１１１はＧａＡｓ基板１０１内に形成されたＰ
型頭域である。従って製造方法としてはＧａＡｓ基板１
０１内にＰ型領域１１１を形成しその中に従来と同一の
方法により、メモリセルを構成するＧａＡｓＦＥＴを形
成することになる。
あり、１０６，１０７はソース・ドレインとオーミック
接続が可能な金属であり、１０９，１１０は、配線金属
である。１１１はＧａＡｓ基板１０１内に形成されたＰ
型頭域である。従って製造方法としてはＧａＡｓ基板１
０１内にＰ型領域１１１を形成しその中に従来と同一の
方法により、メモリセルを構成するＧａＡｓＦＥＴを形
成することになる。
すわなち本発明の特徴は、従来のデバイス構造に対して
、Ｐ＋領域１１１を追加したことである。このｐ＋＊域
１１１ノ濃度は１０１５〜１０１７程度で、ＧａＡｓ基
板１０１よりキャリア濃度を多くしている。
、Ｐ＋領域１１１を追加したことである。このｐ＋＊域
１１１ノ濃度は１０１５〜１０１７程度で、ＧａＡｓ基
板１０１よりキャリア濃度を多くしている。
このＰ＋領域１１１を追加することによって、α線がＧ
ａＡｓ基板１０１に照射され、電子・正孔対が発生して
も、濃度の低いＧａＡｓ基板１０１でのライフタイムは
長いが、濃度の高いＰ＋領域１１１ではライフタイムが
短くなり、ソース・ドレイン領域１０２，１０８に収集
される電子は、殆んどＰ＋領域１１１で消滅してしまい
到達できなくなり、第１図で示したＮｌ 、Ｎ２の領域
の電位変化を小さくできる。また、他の効果として、Ｎ
＋のソース・ドレイン領域とＰ中領域間の接合容量が従
来例に比べて大きくなることもソフトエラーに対して強
くできることになる。即ち、α線によって発生した電荷
を同一とした場合、第１図のＮｌ 、Ｎ２領域の電位変
化は、Ｎｌ、Ｎ２の容量値に反比例するので、Ｎｌ 、
Ｎ２の容量が大きければＮｌ。
ａＡｓ基板１０１に照射され、電子・正孔対が発生して
も、濃度の低いＧａＡｓ基板１０１でのライフタイムは
長いが、濃度の高いＰ＋領域１１１ではライフタイムが
短くなり、ソース・ドレイン領域１０２，１０８に収集
される電子は、殆んどＰ＋領域１１１で消滅してしまい
到達できなくなり、第１図で示したＮｌ 、Ｎ２の領域
の電位変化を小さくできる。また、他の効果として、Ｎ
＋のソース・ドレイン領域とＰ中領域間の接合容量が従
来例に比べて大きくなることもソフトエラーに対して強
くできることになる。即ち、α線によって発生した電荷
を同一とした場合、第１図のＮｌ 、Ｎ２領域の電位変
化は、Ｎｌ、Ｎ２の容量値に反比例するので、Ｎｌ 、
Ｎ２の容量が大きければＮｌ。
Ｎ２の電位変化が小さくなるためである。
上記実施例ではＮチャンネルＧａＡｓＦＥＴ ’を構成
する場合について述べたが、Ｐチャンネル型でも同様で
あることは言うまでもない。また、プレーナー型のＧａ
ＡｓＦＥＴについて述べたが、メサ型ＧａＡｓＦＥＴで
あっても同様である。また、ショットキー型Ｇ！１Ａ８
ＦＥＴについて述べたがＭＩＳ型ＧａＡｓＦＥＴで構成
しても同様の効果が得られる。
する場合について述べたが、Ｐチャンネル型でも同様で
あることは言うまでもない。また、プレーナー型のＧａ
ＡｓＦＥＴについて述べたが、メサ型ＧａＡｓＦＥＴで
あっても同様である。また、ショットキー型Ｇ！１Ａ８
ＦＥＴについて述べたがＭＩＳ型ＧａＡｓＦＥＴで構成
しても同様の効果が得られる。
以上の様に、本発明によれば、ＧａＡａＪＥ板内にＰ＋
領域に形成された高濃度の拡散領域内にＧａＡｓＦＥＴ
を形成することによって、ＧａＡｓＦＥＴを使ったメモ
リのソフトエラーを低減できる。また、製造、デバイス
構造を複雑にしていないので、安価かつ容易にソフトエ
ラーに対して強くできる利点がある。
領域に形成された高濃度の拡散領域内にＧａＡｓＦＥＴ
を形成することによって、ＧａＡｓＦＥＴを使ったメモ
リのソフトエラーを低減できる。また、製造、デバイス
構造を複雑にしていないので、安価かつ容易にソフトエ
ラーに対して強くできる利点がある。
第１図はメモリセルの回路図、第２図は従来のＧａＡｓ
ＦＥＴを示す断面図、第８図は本発明の一実施例を示す
ＧａＡｓ ＦＥＴの断面図である。 図中、Ｗはワード線、Ｄ、Ｄはビット練、Ｑｌ、Ｑ２゜
Ｑ８ 、Ｑ４はＧａＡｓＦＥＴ ＳＲ１、Ｒ２は負荷抵
抗、１０１はＧａＡｓ基板、１０２．１０８はＮ＋拡散
層、１０４はＮ＋チャンネル領域、１０５はショットキ
ー障壁用ゲート金属、１０６、１０７はオーミック接続
可能な金属、１０８は配線分離のための絶縁体、１０９
，１１０は配線用金属、１１１は−Ｐ＋拡散領域である
。 代理人 葛野信−
ＦＥＴを示す断面図、第８図は本発明の一実施例を示す
ＧａＡｓ ＦＥＴの断面図である。 図中、Ｗはワード線、Ｄ、Ｄはビット練、Ｑｌ、Ｑ２゜
Ｑ８ 、Ｑ４はＧａＡｓＦＥＴ ＳＲ１、Ｒ２は負荷抵
抗、１０１はＧａＡｓ基板、１０２．１０８はＮ＋拡散
層、１０４はＮ＋チャンネル領域、１０５はショットキ
ー障壁用ゲート金属、１０６、１０７はオーミック接続
可能な金属、１０８は配線分離のための絶縁体、１０９
，１１０は配線用金属、１１１は−Ｐ＋拡散領域である
。 代理人 葛野信−
Claims (2)
- （１）ソース・ドレイン・キャンネルおよびゲートを有
するＧａＡｓ電界効果トランジスタを、ＧａＡｓ基板内
に形成され、それより濃度が高く、かつソース・ドレイ
ン領域と反対の導電型を有する拡散領域内に形成したこ
とを特徴とする半導体装置。 - （２） ＧａＡｓ電界効果トランジスタよりなるメモリ
セルを基板の濃度より高く、かつソース・ドレイン領域
と反対導電型の拡散領域内に形成したことを特徴とする
特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57032005A JPS58148465A (ja) | 1982-02-26 | 1982-02-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57032005A JPS58148465A (ja) | 1982-02-26 | 1982-02-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58148465A true JPS58148465A (ja) | 1983-09-03 |
Family
ID=12346766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57032005A Pending JPS58148465A (ja) | 1982-02-26 | 1982-02-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58148465A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6058664A (ja) * | 1983-09-12 | 1985-04-04 | Toshiba Corp | 半導体メモリ装置 |
| EP0203516A2 (en) * | 1985-05-22 | 1986-12-03 | Hitachi, Ltd. | Field effect transistor |
| JPH01143267A (ja) * | 1987-11-30 | 1989-06-05 | Nec Corp | 半導体トランジスタ |
| JPH01173655A (ja) * | 1987-12-28 | 1989-07-10 | Toshiba Corp | 接合型電界効果トランジスタ |
| US5132752A (en) * | 1985-05-22 | 1992-07-21 | Hitachi, Ltd. | Field effect transistor |
| US5143857A (en) * | 1988-11-07 | 1992-09-01 | Triquint Semiconductor, Inc. | Method of fabricating an electronic device with reduced susceptiblity to backgating effects |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4944555A (ja) * | 1972-09-04 | 1974-04-26 | ||
| JPS50139678A (ja) * | 1974-04-15 | 1975-11-08 | ||
| JPS538572A (en) * | 1976-07-12 | 1978-01-26 | Sony Corp | Field effect type transistor |
| JPS5320876A (en) * | 1976-08-11 | 1978-02-25 | Seiko Instr & Electronics Ltd | Semiconductor device and its production |
| JPS5516488A (en) * | 1978-07-24 | 1980-02-05 | Toshiba Corp | Semiconductor device and its manufacturing method |
-
1982
- 1982-02-26 JP JP57032005A patent/JPS58148465A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4944555A (ja) * | 1972-09-04 | 1974-04-26 | ||
| JPS50139678A (ja) * | 1974-04-15 | 1975-11-08 | ||
| JPS538572A (en) * | 1976-07-12 | 1978-01-26 | Sony Corp | Field effect type transistor |
| JPS5320876A (en) * | 1976-08-11 | 1978-02-25 | Seiko Instr & Electronics Ltd | Semiconductor device and its production |
| JPS5516488A (en) * | 1978-07-24 | 1980-02-05 | Toshiba Corp | Semiconductor device and its manufacturing method |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6058664A (ja) * | 1983-09-12 | 1985-04-04 | Toshiba Corp | 半導体メモリ装置 |
| EP0203516A2 (en) * | 1985-05-22 | 1986-12-03 | Hitachi, Ltd. | Field effect transistor |
| US5132752A (en) * | 1985-05-22 | 1992-07-21 | Hitachi, Ltd. | Field effect transistor |
| JPH01143267A (ja) * | 1987-11-30 | 1989-06-05 | Nec Corp | 半導体トランジスタ |
| JPH01173655A (ja) * | 1987-12-28 | 1989-07-10 | Toshiba Corp | 接合型電界効果トランジスタ |
| US5143857A (en) * | 1988-11-07 | 1992-09-01 | Triquint Semiconductor, Inc. | Method of fabricating an electronic device with reduced susceptiblity to backgating effects |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6756692B2 (en) | Semiconductor storage device having high soft-error immunity | |
| DE112018002796T5 (de) | Vergleichsschaltung, Halbleitervorrichtung, elektronische Komponente und elektronisches Gerät | |
| GB2195497A (en) | A semiconductor integrated circuit device | |
| US4631563A (en) | Metal oxide semiconductor field-effect transistor with metal source region | |
| KR950020709A (ko) | 소프트에러가 감소된 메모리셀 및 메모리장치와 소프트에러의 감소방법 | |
| US4780751A (en) | Semiconductor integrated circuit device | |
| US5844837A (en) | Static memory device including supplemental gate capacitance | |
| US4907059A (en) | Semiconductor bipolar-CMOS inverter | |
| JPS58148465A (ja) | 半導体装置 | |
| JPS6325714B2 (ja) | ||
| WO2004075297A1 (ja) | 半導体記憶装置 | |
| JPS58148449A (ja) | 半導体記憶装置 | |
| JPS58148451A (ja) | 半導体集積回路 | |
| US4170017A (en) | Highly integrated semiconductor structure providing a diode-resistor circuit configuration | |
| EP0496360A2 (en) | Semiconductor memory cell | |
| JPS62214593A (ja) | 半導体記憶装置 | |
| JPS58148450A (ja) | 半導体集積回路 | |
| JP2823294B2 (ja) | ガリウム砒素半導体記憶装置 | |
| JP2005123285A (ja) | 半導体記憶装置 | |
| JPH02284466A (ja) | 半導体記憶装置 | |
| KR910009425B1 (ko) | 반도체 메모리 집적회로 | |
| JPS58147890A (ja) | 半導体集積回路 | |
| EP0740345A2 (en) | Semiconductor device having static memory cell provided with data retaining means | |
| JPH0691222B2 (ja) | 半導体記憶装置 | |
| JPH03112162A (ja) | Ｍｏｓ型半導体記憶回路装置 |