JPS58147A - 絶縁分離基板の製造方法 - Google Patents
絶縁分離基板の製造方法Info
- Publication number
- JPS58147A JPS58147A JP56078518A JP7851881A JPS58147A JP S58147 A JPS58147 A JP S58147A JP 56078518 A JP56078518 A JP 56078518A JP 7851881 A JP7851881 A JP 7851881A JP S58147 A JPS58147 A JP S58147A
- Authority
- JP
- Japan
- Prior art keywords
- shaped groove
- mask
- vertex
- under
- etch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
- H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
- H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
Landscapes
- Element Separation (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は絶縁分離基板の製造方法に係るもので、特に、
分離の丸めのｖ＃Ｐ形の溝の形成方法に関するものであ
る。
分離の丸めのｖ＃Ｐ形の溝の形成方法に関するものであ
る。
誘電体分離構造を真えた絶縁分離基板を用い友集積回路
素子は種々の利点があり、多方面での利用が考えられで
いる。これは、単結晶のシリコン−基板を８１０．の誘
電体嘆で分離し、多結晶シリコンＩＩＦＣよって支持し
て成るもので、その分離の丸めに１字形の溝を単結晶シ
リコン基板に形成することが必要となる。
素子は種々の利点があり、多方面での利用が考えられで
いる。これは、単結晶のシリコン−基板を８１０．の誘
電体嘆で分離し、多結晶シリコンＩＩＦＣよって支持し
て成るもので、その分離の丸めに１字形の溝を単結晶シ
リコン基板に形成することが必要となる。
単結晶シリコン基板に形成するＶ字形の溝は異方性エツ
チングを利用して形成される。単結晶シリコン基板の（
１００）ＩｆｆＫＶ字形の溝を形成するのが一般的であ
る。
チングを利用して形成される。単結晶シリコン基板の（
１００）ＩｆｆＫＶ字形の溝を形成するのが一般的であ
る。
しかし、上記のよう和してＶ字形の溝を形成する場合、
長方形のマスクの頂点の部分においてマスフの下方部分
の単結晶シリゴ／がエツチングされてしまう問題が生じ
ている。すなわち、第１図ＯようＫ、単結晶シリコン基
板１００表面に形成されたＴスフ１１の存在しない領域
にはＶ字形の＃１１２がエツチングされるが、マスク１
１の頂点部分くおいてはマスク１１ＫＩわれ九部分の一
部もエツチングされてしまう、これをアンダーエッチと
貰っている。したがって、Ｖ字形の＃１２が形成される
１積が大自くなることＫな性、第２図のように、５１０
Ｉの舖電体嘆１３で分離され九素子を形成する単結晶シ
リコン基板１ｏの面積及び体積が小さくなって、この基
板を用いる集積回路素子の集積度を低下させる大きなｒ
Ｋ困となっている。
長方形のマスクの頂点の部分においてマスフの下方部分
の単結晶シリゴ／がエツチングされてしまう問題が生じ
ている。すなわち、第１図ＯようＫ、単結晶シリコン基
板１００表面に形成されたＴスフ１１の存在しない領域
にはＶ字形の＃１１２がエツチングされるが、マスク１
１の頂点部分くおいてはマスク１１ＫＩわれ九部分の一
部もエツチングされてしまう、これをアンダーエッチと
貰っている。したがって、Ｖ字形の＃１２が形成される
１積が大自くなることＫな性、第２図のように、５１０
Ｉの舖電体嘆１３で分離され九素子を形成する単結晶シ
リコン基板１ｏの面積及び体積が小さくなって、この基
板を用いる集積回路素子の集積度を低下させる大きなｒ
Ｋ困となっている。
本発明は、上記のような問題を解決して、集積度を低下
させることのないように、Ｖ字形の溝の形式時に生じる
アンダーエッチを防止することを目的とする。
させることのないように、Ｖ字形の溝の形式時に生じる
アンダーエッチを防止することを目的とする。
前記のアンダーエッチが生じる原因は、長方形のマスク
の頂点においては単結晶シリコン基板が二方向からエツ
チング液に触れる丸めであると考えられる。
の頂点においては単結晶シリコン基板が二方向からエツ
チング液に触れる丸めであると考えられる。
そこで、各頂点に現われるアンダーエッチの状態を調べ
ると１通常各頂点には第１図に示し九ように長さＷｔの
長辺と長さＷａｆ）短辺の二つが形成され、しかも点対
称の位置にある辺もそれぞれ長辺、短辺が形成されてい
た。この状態の生じる原因は、マスクと結晶面（７アセ
ｖトの方向）との整合のずれであ抄、ファセットの結晶
面にずれがなく、と九に平行にマスクが合わせられてい
れば、頂点でエツチングされる辺の長さは８本が等しく
なる。
ると１通常各頂点には第１図に示し九ように長さＷｔの
長辺と長さＷａｆ）短辺の二つが形成され、しかも点対
称の位置にある辺もそれぞれ長辺、短辺が形成されてい
た。この状態の生じる原因は、マスクと結晶面（７アセ
ｖトの方向）との整合のずれであ抄、ファセットの結晶
面にずれがなく、と九に平行にマスクが合わせられてい
れば、頂点でエツチングされる辺の長さは８本が等しく
なる。
また、結晶軸に依る馬方性エツチングで、エツチングの
速度は結晶面によって異なっており、（３５１）−（１
１２）≧（１００）＞（１Ｍ）という関係を有している
。（１００）のウェハでファセット方向を（１１０）Ｋ
すると、頂点部分には（３３１）７１や（１１２）面が
現われてアンダーエッチが生じている。
速度は結晶面によって異なっており、（３５１）−（１
１２）≧（１００）＞（１Ｍ）という関係を有している
。（１００）のウェハでファセット方向を（１１０）Ｋ
すると、頂点部分には（３３１）７１や（１１２）面が
現われてアンダーエッチが生じている。
本発明は、上記のようなアンダーエッチのうち、長辺と
短辺の生じる場合について、頂点に長方形の突起を設は
九マスクを用いて、Ｖ字形の溝を形成するどきに所定の
単結晶シリコン基板内にはア／〆一エッチを生じさせな
いようＫするものである。
短辺の生じる場合について、頂点に長方形の突起を設は
九マスクを用いて、Ｖ字形の溝を形成するどきに所定の
単結晶シリコン基板内にはア／〆一エッチを生じさせな
いようＫするものである。
以下、本発明の実施列にりいて説明する。
アンダーエッチにおいて長辺と短辺が形成される場滑長
辺の長さＷｔと短辺め長さＷｇの長さは導電型、結晶軸
によって異なるが、（１ｈａ）面と（１１２１面におけ
る関係ではＶ字形の溝の濃さ工との関には次のような関
係があることが確認された。
辺の長さＷｔと短辺め長さＷｇの長さは導電型、結晶軸
によって異なるが、（１ｈａ）面と（１１２１面におけ
る関係ではＶ字形の溝の濃さ工との関には次のような関
係があることが確認された。
Ｎ型の導電型の単結晶シリコン基板では、’ＭＬ−２，
Ｏｒ 、 Ｗａｍ ｔ５ ｘｏの関係が、また、Ｐ
型では。
Ｏｒ 、 Ｗａｍ ｔ５ ｘｏの関係が、また、Ｐ
型では。
Ｗｔ−α？ ｘ”、Ｗａ−ｍ＠６ ｘ”の関係がある。
を九、７字形の溝の深さＩとアンダーエッチの量（マス
クの頂点と長辺と短辺の交点との距離）ｄとの間には、 （ｌ ｗｗ ｂＸ ’ の関係がＴｏす、１はα９〜ｔ２、勘はα墨〜ａ５の範
囲の値をとることが分つ丸、更Ｋ、長辺と短辺の交わる
角度は１２７°となってい友。
クの頂点と長辺と短辺の交点との距離）ｄとの間には、 （ｌ ｗｗ ｂＸ ’ の関係がＴｏす、１はα９〜ｔ２、勘はα墨〜ａ５の範
囲の値をとることが分つ丸、更Ｋ、長辺と短辺の交わる
角度は１２７°となってい友。
本発明は、上記のようなアンダーエッチの性質を利用し
て、各頂点の外側Ｋｌｌ起を付加して、単結晶シリコン
の島本体Ｋｉでアンダーエッチが生じないようＫする−
のである。すなわち、第３図のようＫ、単結晶シリコン
基板２０の表面に形成基れるマスク２１の各頂点に長方
形の突起２４な設ける。突起２４は各頂点の一辺に接し
、かつ他の一辺と突起の一辺が一直線になるように長方
形に形成される。突起は各頂点に少なくとも一個設けら
れれば亀く、設ける位置は頂点に接するようにすれば臭
く、特に＠定言れるものではない、したがって、第４図
のように％各頂点に突起３４を二個ずつ設けるようにし
て４ＪＩＬい。
て、各頂点の外側Ｋｌｌ起を付加して、単結晶シリコン
の島本体Ｋｉでアンダーエッチが生じないようＫする−
のである。すなわち、第３図のようＫ、単結晶シリコン
基板２０の表面に形成基れるマスク２１の各頂点に長方
形の突起２４な設ける。突起２４は各頂点の一辺に接し
、かつ他の一辺と突起の一辺が一直線になるように長方
形に形成される。突起は各頂点に少なくとも一個設けら
れれば亀く、設ける位置は頂点に接するようにすれば臭
く、特に＠定言れるものではない、したがって、第４図
のように％各頂点に突起３４を二個ずつ設けるようにし
て４ＪＩＬい。
適意的な形状としては、アンダーエッチの長辺と短辺が
等しくなる場合で、長方形の寸法が１１２となるように
突起を形成すると、アンダーエタチの影響なはソ防止す
ることができる。
等しくなる場合で、長方形の寸法が１１２となるように
突起を形成すると、アンダーエタチの影響なはソ防止す
ることができる。
以下は、Ｎ型のウニ八に２５声−の深さの＃Ｉな形成す
る場合について第５図に従って説明する。突起の頂り、
狼から長辺と短辺との交点までの゛アンダーエッチ量を
ｄｌ とし、突起の島本体く対向する辺〃・ら島本体の
方向へのアンダーエッチ量を４とし、長方形の突起の尚
咳辺の長さを腸とし、隣接する辺の長さを１とする。こ
こで、鴫と亀の関係な調べれば長方形の突起の寸法を決
定することができる。
る場合について第５図に従って説明する。突起の頂り、
狼から長辺と短辺との交点までの゛アンダーエッチ量を
ｄｌ とし、突起の島本体く対向する辺〃・ら島本体の
方向へのアンダーエッチ量を４とし、長方形の突起の尚
咳辺の長さを腸とし、隣接する辺の長さを１とする。こ
こで、鴫と亀の関係な調べれば長方形の突起の寸法を決
定することができる。
（１００）面と（１１１）面のエツチング速度の比は約
２０：１となっている。そのため、長辺の長さＷｔと短
辺の長さＷｓの和が鵬より小さいときに、末、アンダー
エッチの量ｄ、はＶ字形の春の雫さの約２０分の１とな
る。すなわち、 １１−） Ｖｉａ （鴎のときは ｄ、−宵となる。ア
ンダーエッチが進行してＷｔとＷ−の和が鴫になるまで
このような関係でエツチングが行なわれる。
２０：１となっている。そのため、長辺の長さＷｔと短
辺の長さＷｓの和が鵬より小さいときに、末、アンダー
エッチの量ｄ、はＶ字形の春の雫さの約２０分の１とな
る。すなわち、 １１−） Ｖｉａ （鴎のときは ｄ、−宵となる。ア
ンダーエッチが進行してＷｔとＷ−の和が鴫になるまで
このような関係でエツチングが行なわれる。
ＷｔとＷａの和がｍＩＫ等しくなると亀、すなわち、”
” ” ”＝ ” ？ｉＦ’１ｄＲ５８
−１４７（３）となるとき、鶏を１（１ｗｓとすると、
ｗｔとｗｏ寡前記の式から ＷＡ＋Ｗｓ−２，Ｏｘ”＋ ｔ ５ ｘＵｍｓ、５ ｘ
” ｗｌ ０ （ｓｗｈ ）からｌ−１２（μｌ）と
な、る、すなわち、＃１Ｉｌｊ）＃！さが工２ｓｗｈＫ
なり丸と＊ＫＷｔとＷａの和か酪に等しくなったことに
なる。その時までのアンダーエッチのｌｌａ、は （１−」Ｌ−Ｈ！ （μｌ１１） ２０ となる。
” ” ”＝ ” ？ｉＦ’１ｄＲ５８
−１４７（３）となるとき、鶏を１（１ｗｓとすると、
ｗｔとｗｏ寡前記の式から ＷＡ＋Ｗｓ−２，Ｏｘ”＋ ｔ ５ ｘＵｍｓ、５ ｘ
” ｗｌ ０ （ｓｗｈ ）からｌ−１２（μｌ）と
な、る、すなわち、＃１Ｉｌｊ）＃！さが工２ｓｗｈＫ
なり丸と＊ＫＷｔとＷａの和か酪に等しくなったことに
なる。その時までのアンダーエッチのｌｌａ、は （１−」Ｌ−Ｈ！ （μｌ１１） ２０ となる。
次ＫＷＬとＷｓの和が鴫よ炒大きくなったとＩ！ＩＫは
、アンダーエッチｔａｇは前記の植にアンダーエッチ曖
ｄ１から定壕る量が加えられる。すなわち”Ｌ ＋ Ｗ
ｓ ） ｓのと食はｄＢ ＝ ２． ＋ Ｑ、５６（ｘ
−ｘ、 ）となる、ここで、Ｘ、はＷ Ｌ ４ Ｗ
＠ −ｍ ｓとなるときのＶ字形の溝の権さである。な
〉、＃記のようにアンダーエッチ量ｄ、はα４Ｘで現わ
されるが、これをｄ、の量ＫＲ＊換える丸め［、ｊＬ％
６五５゜が乗じられて、係数がαＳ６となっているもの
である。
、アンダーエッチｔａｇは前記の植にアンダーエッチ曖
ｄ１から定壕る量が加えられる。すなわち”Ｌ ＋ Ｗ
ｓ ） ｓのと食はｄＢ ＝ ２． ＋ Ｑ、５６（ｘ
−ｘ、 ）となる、ここで、Ｘ、はＷ Ｌ ４ Ｗ
＠ −ｍ ｓとなるときのＶ字形の溝の権さである。な
〉、＃記のようにアンダーエッチ量ｄ、はα４Ｘで現わ
されるが、これをｄ、の量ＫＲ＊換える丸め［、ｊＬ％
６五５゜が乗じられて、係数がαＳ６となっているもの
である。
上記の式から、２５μ腸の深さの溝を形成し、突起の一
辺ａを１０声腸とするとき。
辺ａを１０声腸とするとき。
ｓ−ｄ、 −−”＋ （Ｌ３４ （２５ｉ２ ）０
中８（、ａｍ）
となり、ｎを８μ腸としたときに突起がアンダーエッチ
の防止（効果的となる。
の防止（効果的となる。
・４５図は１本発明による給電分離基板の製造方法にお
けるマスクク）−例の拡大図であり、７字形の４を形成
するときのエツチングの種子を示したものである。−ｆ
スフ２１に形成された突起２４の下にアンダーエッチを
生じるが、このアンダーエッチが二亀行して突起２４０
部分においては譬全体がアンダーエッチされたときに、
Ｖ字形の溝が所定の深さに形成されることＫなる。
けるマスクク）−例の拡大図であり、７字形の４を形成
するときのエツチングの種子を示したものである。−ｆ
スフ２１に形成された突起２４の下にアンダーエッチを
生じるが、このアンダーエッチが二亀行して突起２４０
部分においては譬全体がアンダーエッチされたときに、
Ｖ字形の溝が所定の深さに形成されることＫなる。
前記のように突起を形成する位置は特に限定されないが
、最後に短辺のみが生じるような位置に配置しておくと
最も効果がある。
、最後に短辺のみが生じるような位置に配置しておくと
最も効果がある。
本発明によれば、アンダーエッチが突起の部分において
のみ生じるので、本来のマスタの下薗にはほとんど及ば
ないととになる。し九がって、単結晶シリコン基板の素
子を形成する領域は所望の面積、深さに形成でき、それ
Ｋよって、集積回路素子の集積度が上がるとと４に、回
路素子の信頼性も向上する。
のみ生じるので、本来のマスタの下薗にはほとんど及ば
ないととになる。し九がって、単結晶シリコン基板の素
子を形成する領域は所望の面積、深さに形成でき、それ
Ｋよって、集積回路素子の集積度が上がるとと４に、回
路素子の信頼性も向上する。
ｔ４１図〜第２図は従来の絶緻分噴基板のｆＡ造方法を
示すもので、第１図（４は部分平面図、第１図（烏は部
分正膏断闇図、１１ｇ２図は部分平賀図を示す。 第３図〜第５図は本発明の実施例を示すものでいずれも
部分平賀図である。 １０．２０・・・・・・単賭晶シリコン１１．２１・・
・・・・マスク ２４．３４・・・・・・突起 特許出碩人 自動計量檀術研究礒合 代還人弁瑠七大１）優
示すもので、第１図（４は部分平面図、第１図（烏は部
分正膏断闇図、１１ｇ２図は部分平賀図を示す。 第３図〜第５図は本発明の実施例を示すものでいずれも
部分平賀図である。 １０．２０・・・・・・単賭晶シリコン１１．２１・・
・・・・マスク ２４．３４・・・・・・突起 特許出碩人 自動計量檀術研究礒合 代還人弁瑠七大１）優
Claims (3)
- （１）単結晶シリコン基板の表？ＩＫＶ字形の溝を形成
し、骸Ｖ字形の溝を含む単結晶シリコン基板の表面に絶
縁層を形成して、該絶縁層によって複数の単結晶シリコ
ンの島を形成する絶縁分離基板の製造方法において、エ
ツチング用マスクが峡ｖ字形の溝が形成される領域Ｋｉ
ｌすれて長方形に形成されており、かつ、！！＆骸長方
形の各頂点に少なくとも一個の長方形の突起部を具え、
皺突起は各膚の一辺が１誼長方形の一辺に接し、隣接す
る他の一辺が当咳長方形の隣接する他の一辺と同一直線
上に位電するように形成され、咳エツチング用ｉスクを
用いてＶ字形の溝を形成することを特徴とするＪ＠縁分
瑠基板の製造方法。 - （２）皺突起が長方形のエツチング用マスクの各頂点に
一個ずつ一装置されることを特徴とする特許請求の範囲
第１項記載の絶縁分離基板の製造方法。 - （３）皺突起が長方形のエツチング用マスタの各頂点に
二個ずつ配置されることを特徴とする特許請求の範囲ｔ
ｘ１項記載の絶縁分離基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56078518A JPS58147A (ja) | 1981-05-22 | 1981-05-22 | 絶縁分離基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56078518A JPS58147A (ja) | 1981-05-22 | 1981-05-22 | 絶縁分離基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58147A true JPS58147A (ja) | 1983-01-05 |
Family
ID=13664148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56078518A Pending JPS58147A (ja) | 1981-05-22 | 1981-05-22 | 絶縁分離基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60157147A (ja) * | 1983-12-28 | 1985-08-17 | Toshiba Corp | 光制御ｘ線スキヤナ |
| JPH04206522A (ja) * | 1990-11-30 | 1992-07-28 | Nec Corp | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5478980A (en) * | 1977-12-07 | 1979-06-23 | Hitachi Ltd | Anisotropic etching method |
-
1981
- 1981-05-22 JP JP56078518A patent/JPS58147A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5478980A (en) * | 1977-12-07 | 1979-06-23 | Hitachi Ltd | Anisotropic etching method |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60157147A (ja) * | 1983-12-28 | 1985-08-17 | Toshiba Corp | 光制御ｘ線スキヤナ |
| JPH04206522A (ja) * | 1990-11-30 | 1992-07-28 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100605637B1 (ko) | 측벽이 둘러싸는 자기정합된 무트렌치 엠램 구조 | |
| USRE35111E (en) | Local interconnect process for integrated circuits | |
| JPS58180056A (ja) | 電気−光学集積装置 | |
| KR930014988A (ko) | 고집적 반도체 메모리장치의 커패시터 제조방법 | |
| EP0564138A1 (en) | Field programmable device | |
| JPS58147A (ja) | 絶縁分離基板の製造方法 | |
| JPH06260593A (ja) | 三次元半導体とその製造方法 | |
| JPS60751A (ja) | 半導体集積回路用基板の製造方法 | |
| JPH02271685A (ja) | 超伝導三端子素子およびその製造方法 | |
| US5962342A (en) | Adjustable method for eliminating trench top corners | |
| KR100461335B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| JPS58134445A (ja) | 半導体装置の製造方法 | |
| JPS62194624A (ja) | 微細パタ−ンの形成方法 | |
| KR100197336B1 (ko) | 매몰콘택을 구비하는 반도체 메모리장치의 제조방법 | |
| US7491994B2 (en) | Ferromagnetic memory cell and methods of making and using the same | |
| KR100365754B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH04179127A (ja) | 半導体装置 | |
| JPS5815249A (ja) | コンタクトホ−ル形成法 | |
| JPH10189901A (ja) | 半導体装置の製造方法 | |
| KR100353524B1 (ko) | 마스크롬의제조방법 | |
| KR930022475A (ko) | 반도체 장치의 콘텍 형성방법 및 그 구조 | |
| KR100390827B1 (ko) | 반도체소자에서의 콘택 플러그간의 단락 여부 확인을 위한 테스트 패턴 및 그 제조방법 | |
| KR100218147B1 (ko) | 반도체 소자의 부하 저항 제조방법 | |
| JPS61283166A (ja) | 半導体装置のコンタクト形成方法 | |
| JPH01120830A (ja) | 半導体装置の製造方法 |