JPS5814605Y2 - 電極構造 - Google Patents
電極構造Info
- Publication number
- JPS5814605Y2 JPS5814605Y2 JP1976144191U JP14419176U JPS5814605Y2 JP S5814605 Y2 JPS5814605 Y2 JP S5814605Y2 JP 1976144191 U JP1976144191 U JP 1976144191U JP 14419176 U JP14419176 U JP 14419176U JP S5814605 Y2 JPS5814605 Y2 JP S5814605Y2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- bonding
- electrode
- punching
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
- H01L2224/48451—Shape
- H01L2224/48453—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Measuring Magnetic Variables (AREA)
- Wire Bonding (AREA)
Description
【考案の詳細な説明】
本考案は、絶縁基板上に設けられた電極層と、この電極
層に接続されたポンチ゛イング材料層とによって構成さ
れた電極構造に関するものである。
層に接続されたポンチ゛イング材料層とによって構成さ
れた電極構造に関するものである。
従来、絶縁基板上に回路パターンを蒸着金属によって形
成し、この金属層の一部を引出して電極パッドとなし、
この電極パッドに対しリード線を半田付けするようにし
ている。
成し、この金属層の一部を引出して電極パッドとなし、
この電極パッドに対しリード線を半田付けするようにし
ている。
ところが素子自体が小型化されると、これに伴なって電
極パッドも小さくなり、半田付けすることは事実上不可
能となることが考えられる。
極パッドも小さくなり、半田付けすることは事実上不可
能となることが考えられる。
この場合、半田付けの代りに、半導体素子の組立てに一
般的に用いられているワイヤポンチ゛イングを使用しな
ければならない。
般的に用いられているワイヤポンチ゛イングを使用しな
ければならない。
ところが、ワイヤポンチ゛イングを適用しようとすれば
、電極金属の膜厚が１０００−１５０ＯＡと極めて薄い
と、電極金属の強度が不足することになるので、ワイヤ
ボンディング自体も不可能となる。
、電極金属の膜厚が１０００−１５０ＯＡと極めて薄い
と、電極金属の強度が不足することになるので、ワイヤ
ボンディング自体も不可能となる。
従ってこのようなときには、電極パッドの下層として、
ポンチ゛イング材料との接着が大きくかつ強度の大きい
例えばＡ１層を形成しておく必要がある。
ポンチ゛イング材料との接着が大きくかつ強度の大きい
例えばＡ１層を形成しておく必要がある。
Ａｌはポンチ゛イング材料と簡単に接着するが、今度は
電極金属層とＡ１層との間を電気的に完全に（即ち電気
抵抗がゼロに近くなるように）接続し、この間のオーミ
ックコンタクトを十分にとらなねばならない。
電極金属層とＡ１層との間を電気的に完全に（即ち電気
抵抗がゼロに近くなるように）接続し、この間のオーミ
ックコンタクトを十分にとらなねばならない。
しかしながら、現実問題として電気抵抗がゼロに近くな
るように電極金属層とＡＩとを完全に接続することは非
常に難しく、両者の接触抵抗のバラツキによって製品の
歩留り、信頼性が悪化する恐れがある。
るように電極金属層とＡＩとを完全に接続することは非
常に難しく、両者の接触抵抗のバラツキによって製品の
歩留り、信頼性が悪化する恐れがある。
本考案は上述の如き実情に鑑みて考案されたものであっ
て、冒頭に述べた電極構造において、（ａ）前記絶縁基
板上に設けられ、（例えばストライプ状又はメツシュ状
等の長い縁辺を有する）第１のボンディング予定部を有
する第１の層（例えば回路内の一電位を有するＮｉ−Ｃ
０合金薄膜）。
て、冒頭に述べた電極構造において、（ａ）前記絶縁基
板上に設けられ、（例えばストライプ状又はメツシュ状
等の長い縁辺を有する）第１のボンディング予定部を有
する第１の層（例えば回路内の一電位を有するＮｉ−Ｃ
０合金薄膜）。
（ｂ）、前記絶縁基板上に設けられ、前記第１のポンチ
゛イング予定部に隣接した（例えば第１のボンディング
予定部間に露出しかつストライプ状又は網目状の縁辺を
有する）第２のボンディング予定部を有する第２の層（
例えば第１の層下に形成されたＡ１層）。
゛イング予定部に隣接した（例えば第１のボンディング
予定部間に露出しかつストライプ状又は網目状の縁辺を
有する）第２のボンディング予定部を有する第２の層（
例えば第１の層下に形成されたＡ１層）。
を夫々具備し、前記第２のポンチ゛イング予定部が、（
Ｃ）前記第１のボンディング予定部よりも強度が大きい
こと。
Ｃ）前記第１のボンディング予定部よりも強度が大きい
こと。
（ｄ）前記ボンディング材料と良好に接着する（或いは
なじむ）こと。
なじむ）こと。
を夫々構成とし、前記第１のポンチ゛イング予定部と前
記第２のボンディング予定部との双方に互って前記ボン
ディング材料層が接続されていることを特徴とする電極
構造に係るものである。
記第２のボンディング予定部との双方に互って前記ボン
ディング材料層が接続されていることを特徴とする電極
構造に係るものである。
このように構成することによって、ボンディングを極め
て良好に行ない得ると共に、接触抵抗を全く無視するこ
とができて歩留り及び信頼性が向上する。
て良好に行ない得ると共に、接触抵抗を全く無視するこ
とができて歩留り及び信頼性が向上する。
次に本考案を強磁性体金属磁気抵抗素子（以下ＤＭＥと
略す。
略す。
）に適用した実施例を図面に付き述べる。
第１図〜第３図は本考案の第１の実施例を示すものであ
る。
る。
まず本実施例によるＤＭＥｌの構成を説明すると、絶縁
基板２上にはジグザグ状の４つの磁気抵抗素子３，４，
５．６が直列に接続された状態で形成されている。
基板２上にはジグザグ状の４つの磁気抵抗素子３，４，
５．６が直列に接続された状態で形成されている。
これらの磁気抵抗素子は長さ方向が互いにほぼ直交する
ように配され、Ｎｉ−Ｃｏ合金を全面に蒸着してからフ
ォトリトグラフィー技術により所望のパターンに形成さ
れたものである。
ように配され、Ｎｉ−Ｃｏ合金を全面に蒸着してからフ
ォトリトグラフィー技術により所望のパターンに形成さ
れたものである。
そして磁気抵抗素子３，４間及び５，６間には入力端の
電極７及び９が櫛歯状に夫々取出され、また電磁変換素
子３，６間及び４，５間には出力側の電極１０及び８が
櫛歯状に夫々取出されている。
電極７及び９が櫛歯状に夫々取出され、また電磁変換素
子３，６間及び４，５間には出力側の電極１０及び８が
櫛歯状に夫々取出されている。
電極７〜１０に対しては既述したようなワイヤボンディ
ングが施されるが、磁気抵抗素子３〜６を構成している
Ｎｉ−Ｃｏ合金の膜厚が１０００〜１５００ Ａと非常
に薄く、従って電極７〜１０も１０００〜１５００ Ａ
と非常に薄いものであるから、強度が不足していて直接
ワイヤボンディングすることは不可能である。
ングが施されるが、磁気抵抗素子３〜６を構成している
Ｎｉ−Ｃｏ合金の膜厚が１０００〜１５００ Ａと非常
に薄く、従って電極７〜１０も１０００〜１５００ Ａ
と非常に薄いものであるから、強度が不足していて直接
ワイヤボンディングすることは不可能である。
このため、電極７〜１０の下層として膜厚が７０００〜
１２０００ Ａの比較的柔かいＡ１層１１，１２，１３
゜１４が予めほぼ三角形状に絶縁基板２に被着されてい
る。
１２０００ Ａの比較的柔かいＡ１層１１，１２，１３
゜１４が予めほぼ三角形状に絶縁基板２に被着されてい
る。
この場合、Ａ１層１１〜１４の上面に各電極７〜１０が
夫々延在し、オーバーラツプして被着されており、電極
７〜１０の櫛歯部１５，１６，１７．１８間にＡ１層１
１〜１４の一部分が存在した状態になっている。
夫々延在し、オーバーラツプして被着されており、電極
７〜１０の櫛歯部１５，１６，１７．１８間にＡ１層１
１〜１４の一部分が存在した状態になっている。
櫛歯部１５〜１８は夫々ストライプ状の縁辺を有してお
り、第２図に一点鎖線で示すようにワイヤボンディング
部１９が形成される。
り、第２図に一点鎖線で示すようにワイヤボンディング
部１９が形成される。
このワイヤボンディング部は電極７〜１０の各櫛歯部１
５〜１８とこの間に存在しているＡ１層１１〜１４の一
部分とに亙ってほぼ円形状に形成される。
５〜１８とこの間に存在しているＡ１層１１〜１４の一
部分とに亙ってほぼ円形状に形成される。
従ってワイヤボンディング部１９は電極７〜１０とＡ１
層１１〜１４との双方に対し接着しており、これによっ
て接着力は強度が大で接着性の良いＡ１層１１〜１４で
主としてかせいでいる。
層１１〜１４との双方に対し接着しており、これによっ
て接着力は強度が大で接着性の良いＡ１層１１〜１４で
主としてかせいでいる。
この状態では櫛歯部１５〜１８が薄くて強度が小さいも
のであっても、ワイヤポンチ゛イング部１９は櫛歯部１
５〜１８を含んでＡ１層１１〜１４側と主に接着するか
ら、電極７〜１０に対してワイヤボンディングを強固に
行なうことが可能である。
のであっても、ワイヤポンチ゛イング部１９は櫛歯部１
５〜１８を含んでＡ１層１１〜１４側と主に接着するか
ら、電極７〜１０に対してワイヤボンディングを強固に
行なうことが可能である。
然も量要なことに、ワイヤボンディング部１９は電極７
〜１０及びＡ１層１１〜１４の双方に接着しているから
、これらの間の接触抵抗は殆んど問題にならず、ワイヤ
ポンチ゛イング部１９によって両者が良好に接続される
ことになる。
〜１０及びＡ１層１１〜１４の双方に接着しているから
、これらの間の接触抵抗は殆んど問題にならず、ワイヤ
ポンチ゛イング部１９によって両者が良好に接続される
ことになる。
また第２図に明示したように、電極７がＡＩ層１１と重
なり合う端部において、ＡＩ層１１に予め凹凸状の平面
形状を有する段差２０が設けられ、この段差の下側から
上側にかけて電極７が被着形成されている。
なり合う端部において、ＡＩ層１１に予め凹凸状の平面
形状を有する段差２０が設けられ、この段差の下側から
上側にかけて電極７が被着形成されている。
段差２０の存在によってＡＩ層１１のエツジにおいて電
極７が段切れを起こすことが有効に防止される。
極７が段切れを起こすことが有効に防止される。
以上説明したことから明らかなように、ＤＭＥｌは素子
として非常に小型であるにも拘らず、電極７〜１０が薄
くても接着力はＡ１層１１〜１４でかせぐようにしてい
るので、ポンチ゛イング材料が強力に固着し、またこの
ポンディ、ング材料の存在によって電極７〜１０とＡ１
層１１〜１４との接触抵抗の問題を無視することができ
る。
として非常に小型であるにも拘らず、電極７〜１０が薄
くても接着力はＡ１層１１〜１４でかせぐようにしてい
るので、ポンチ゛イング材料が強力に固着し、またこの
ポンディ、ング材料の存在によって電極７〜１０とＡ１
層１１〜１４との接触抵抗の問題を無視することができ
る。
従って製品の歩留り及び信頼性が向上する。
なお本実施例においては、電極のストライプ状の櫛歯部
１５〜１８の位置にボンディング部１９が形成されるが
、このボンディング１９はＡ１層上の電極全体を覆って
しまうと却ってボンディングに逆効果となるので望まし
くはなく、またボンディング部１９の中心位置Ｐは櫛歯
部１５〜１８の中間部分にあるのが好ましい。
１５〜１８の位置にボンディング部１９が形成されるが
、このボンディング１９はＡ１層上の電極全体を覆って
しまうと却ってボンディングに逆効果となるので望まし
くはなく、またボンディング部１９の中心位置Ｐは櫛歯
部１５〜１８の中間部分にあるのが好ましい。
なお本実施例によるＤＭＥｌ自体は本出願人が既に提案
した特願昭４８−７９６５５号に係る磁電変換素子の特
性を有しており、磁界をかけることによりこの磁界の方
向に応した出力電圧が得られ、また磁界の方向が各磁気
抵抗素子３〜６の長さ方向に対し４５°の角度をなして
いる場合には出力電圧はゼロとなる。
した特願昭４８−７９６５５号に係る磁電変換素子の特
性を有しており、磁界をかけることによりこの磁界の方
向に応した出力電圧が得られ、また磁界の方向が各磁気
抵抗素子３〜６の長さ方向に対し４５°の角度をなして
いる場合には出力電圧はゼロとなる。
このＤＭＥｌは無刷子モータのロータ位置検出や他のス
イッチング素子、磁界方向検出等に応用可能である。
イッチング素子、磁界方向検出等に応用可能である。
次に本考案の第２の実施例を第４図及び第５図に付き述
べる。
べる。
本実施例では、Ｎ１−ｃｏ合金からなる電極２７を櫛歯
状に設けた点は前記第１の実施例と類似してはいるが、
その櫛歯部２５間においてＡＩ層２１がやはり櫛歯状に
交互に形成されている。
状に設けた点は前記第１の実施例と類似してはいるが、
その櫛歯部２５間においてＡＩ層２１がやはり櫛歯状に
交互に形成されている。
従って前記第１の実施例のようにＡ１層上に電極が存在
しているのではなく、櫛歯状のＡ１層と電極とが交互に
配置された状態となっている。
しているのではなく、櫛歯状のＡ１層と電極とが交互に
配置された状態となっている。
そして一点鎖線で示す位置にワイヤボンディング部２９
が固着される。
が固着される。
これによっても、ボンディング材料との接着はＡＩ層２
１の櫛歯部により十分なものとなり、回路との電気的接
続は電極２７で行なえ、然もＡＩ層２１と電極２７との
接触抵抗による影響が殆んど現われなくなる。
１の櫛歯部により十分なものとなり、回路との電気的接
続は電極２７で行なえ、然もＡＩ層２１と電極２７との
接触抵抗による影響が殆んど現われなくなる。
また電極２７の櫛歯部２５はＡ１層２１間に存在してい
るがら、電極２７に対するボンディング材料の密着状態
はより強固となる。
るがら、電極２７に対するボンディング材料の密着状態
はより強固となる。
然も電極２７とＡ１層２１とは重なり合っているがら、
電極２７の段切れの問題は生じない。
電極２７の段切れの問題は生じない。
なお電極２７とＡ１層２１とは図示のように接し合う必
要はなく、これらの間に一定の間隙を具備せしめた状態
でボンディングを行なうようにしてもよい。
要はなく、これらの間に一定の間隙を具備せしめた状態
でボンディングを行なうようにしてもよい。
また電極２７の櫛歯部２５の端部はＡＩ層２１の上面に
まで及び、部分的にこれらが重なり合うようにしてもよ
い。
まで及び、部分的にこれらが重なり合うようにしてもよ
い。
次に本考案の第３の実施例を第６図に付き述べる。
本実施例では、前記第２の実施例と同様に電極とＡ１層
とは重なり合っていないが、電極３７はメツシュ状に形
成され、このメツシュ状電極の各網目部分と周辺にＡＩ
層３１が互いに分離した状態で存在している。
とは重なり合っていないが、電極３７はメツシュ状に形
成され、このメツシュ状電極の各網目部分と周辺にＡＩ
層３１が互いに分離した状態で存在している。
そしてワイヤボンディング部３９は一点鎖線で示す位置
に固着し、網目状のＡ１層３１と強力に接着すると共に
、メツシュ状の電極３７とは電気的に接続されている。
に固着し、網目状のＡ１層３１と強力に接着すると共に
、メツシュ状の電極３７とは電気的に接続されている。
なお製造に当っては、まずＡＩ層３１を網目状に形成し
てがら、Ａ１層３１の周りを囲むように電極金属を被着
すればよい。
てがら、Ａ１層３１の周りを囲むように電極金属を被着
すればよい。
以上本考案を実施例に基いて説明したが、本考案の技術
的思想に基いて更に変形が可能であることが理解されよ
う。
的思想に基いて更に変形が可能であることが理解されよ
う。
例えば電極のボンディング部及びＡ１層の形状は円形、
角形等様々に変化させてよいし、Ａ１層の代りにＡｕ等
のように比較的柔かくてボンディング材料となじみのよ
い他の金属を使用することもできる。
角形等様々に変化させてよいし、Ａ１層の代りにＡｕ等
のように比較的柔かくてボンディング材料となじみのよ
い他の金属を使用することもできる。
また前記実施例ではＡ１層はどの動作部とも接続されて
いないが、接続されている場合でも全く支障はなく、電
極金属とＡ１層との接触抵抗の問題なしに両金属層をワ
イヤーポンチ゛イングにより接続することが可能である
。
いないが、接続されている場合でも全く支障はなく、電
極金属とＡ１層との接触抵抗の問題なしに両金属層をワ
イヤーポンチ゛イングにより接続することが可能である
。
なお本考案はＤＭＥに限らず、一般の半導体素子にも応
用できることは勿論である。
用できることは勿論である。
本考案は上述の如く、第１のポンチ゛イング予定部より
強度が大きく、ボンディング材料と接着性の良い第２の
ボンディング予定部と第１のボンディング予定部とを互
いに隣接させ、これら両ボンディング部に互ってボンデ
ィング材料層を固着させているので、第２のボンディン
グ予定部によってボンディング材料との接着をがせげる
ので、ボンディングを極めて良好に行なえる。
強度が大きく、ボンディング材料と接着性の良い第２の
ボンディング予定部と第１のボンディング予定部とを互
いに隣接させ、これら両ボンディング部に互ってボンデ
ィング材料層を固着させているので、第２のボンディン
グ予定部によってボンディング材料との接着をがせげる
ので、ボンディングを極めて良好に行なえる。
然もポンチ゛イング材料は第１及び第２のボンディング
予定部に互っているから、これら両ボンディング予定部
間の接触抵抗を全く無視しても電気的導通を良好に行な
え、歩留り及び信頼性が向上する。
予定部に互っているから、これら両ボンディング予定部
間の接触抵抗を全く無視しても電気的導通を良好に行な
え、歩留り及び信頼性が向上する。
図面は本考案をＤＭＥに適用した実施例を示すものであ
って、第１図は第１の実施例によるＤＭＥの平面図、第
２図はそのＤＭＥの電極部分の拡大平面図、第３図は第
２図におけるＩＩＩ−ＩＩＩ線断面図、第４図は第２の
実施例によるＤＭＥの電極部分の第２図と同様の拡大平
面図、第５図は第４図における■−Ｖ線断面図、第６図
は第３の実施例によるＤＭＥの第２図と同様の拡大平面
図である。 なお図面に用いられている符号において、７，８゜９．
１０は電極、１１．１２，１３．１４はＡ１層、１９は
ワイヤボンディング部、２１はＡ１層、２７は電極、２
９はワイヤボンディング部、３１はＡ１層、３７は電極
、３９はワイヤボンディング部である。
って、第１図は第１の実施例によるＤＭＥの平面図、第
２図はそのＤＭＥの電極部分の拡大平面図、第３図は第
２図におけるＩＩＩ−ＩＩＩ線断面図、第４図は第２の
実施例によるＤＭＥの電極部分の第２図と同様の拡大平
面図、第５図は第４図における■−Ｖ線断面図、第６図
は第３の実施例によるＤＭＥの第２図と同様の拡大平面
図である。 なお図面に用いられている符号において、７，８゜９．
１０は電極、１１．１２，１３．１４はＡ１層、１９は
ワイヤボンディング部、２１はＡ１層、２７は電極、２
９はワイヤボンディング部、３１はＡ１層、３７は電極
、３９はワイヤボンディング部である。
Claims (1)
- 【実用新案登録請求の範囲】 絶縁基板上に設けられた電極層と、この電極層に接続さ
れたポンチ゛イング材料層とによって構成された電極構
造において、 （ａ）前記絶縁基板上に設けられ、第１のポンチ゛イン
グ予定部を有する第１の層。 （ｂ）前記絶縁基板上に設けられ、前記第１のボンディ
ング予定部に隣接した第２のボンディング予定部を有す
る第２の層。 を夫々具備し、前記第２のボンディング予定部が、（Ｃ
）前記第１のポンチ゛イング予定部よりも強度が大きい
こと。 （ｄ）前記ボンディング材料と良好に接着すること。 を夫々構成とし、前記第１のボンディング予定部と前記
第２のボンディング予定部との双方に亙って前記ボンデ
ィング材料層が接続されていることを特徴とする電極構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976144191U JPS5814605Y2 (ja) | 1976-10-27 | 1976-10-27 | 電極構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976144191U JPS5814605Y2 (ja) | 1976-10-27 | 1976-10-27 | 電極構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5360765U JPS5360765U (ja) | 1978-05-23 |
| JPS5814605Y2 true JPS5814605Y2 (ja) | 1983-03-23 |
Family
ID=28752834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1976144191U Expired JPS5814605Y2 (ja) | 1976-10-27 | 1976-10-27 | 電極構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5814605Y2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004014567A (ja) * | 2002-06-03 | 2004-01-15 | Murata Mfg Co Ltd | 磁電変換素子 |
| JP2009271081A (ja) * | 2009-08-03 | 2009-11-19 | Murata Mfg Co Ltd | 磁気センサ |
-
1976
- 1976-10-27 JP JP1976144191U patent/JPS5814605Y2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004014567A (ja) * | 2002-06-03 | 2004-01-15 | Murata Mfg Co Ltd | 磁電変換素子 |
| JP2009271081A (ja) * | 2009-08-03 | 2009-11-19 | Murata Mfg Co Ltd | 磁気センサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5360765U (ja) | 1978-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NL8520325A (nl) | Magneto-elektrische transducent. | |
| JP2003502870A (ja) | 圧電アクチュエータ | |
| JP3351402B2 (ja) | 電子素子、弾性表面波素子、それらの実装方法、電子部品または弾性表面波装置の製造方法、および、弾性表面波装置 | |
| JPS5814605Y2 (ja) | 電極構造 | |
| WO2002087080A1 (en) | Surface acoustic wave device and its manufacture method, and electronic part using it | |
| JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0491508A (ja) | 弾性表面波デバイスとその製造方法 | |
| WO2020241820A1 (ja) | 配線電極 | |
| JP3036324B2 (ja) | 電子部品とその製造方法 | |
| KR100484078B1 (ko) | 탄성 표면파 장치 및 그 제조 방법과 이것을 이용한 전자부품 | |
| JP2570968B2 (ja) | 半導体装置用リードフレーム | |
| JPH09214280A (ja) | 弾性表面波素子 | |
| JP5078194B2 (ja) | 液晶表示装置の構造 | |
| JPH02203612A (ja) | 弾性表面波素子の製造法 | |
| JPS6119215A (ja) | 圧電振動子の電極構造 | |
| JPS605630Y2 (ja) | 弾性表面波装置 | |
| JPS63110583A (ja) | リ−ド線の接続補強方法 | |
| JPS63169746A (ja) | 半導体装置 | |
| JP4799916B2 (ja) | チップ抵抗器 | |
| JP2812994B2 (ja) | 積層型変位素子 | |
| JP3292014B2 (ja) | 弾性表面波フィルタ | |
| JP2674088B2 (ja) | 磁気センサ | |
| JPH09102637A (ja) | 磁電変換素子 | |
| JPH0918067A (ja) | 磁電変換素子およびその製造方法 | |
| JPH08115949A (ja) | 半導体装置 |