JPS58145211A - 可変遅延線 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は導体を巻回したインダクタンス素子と容量とを
接続してなる集中定数型の可変遅延線に係り、超高速で
遅延時間を細かく切換可能にした可変遅延線に関する。

近年この種の超高速小型遅延線としては・導体を、スペ
ースを有する単層ソレノイド状にインダクタンス素子を
形成し、このインダクタンス素子の各ターン毎に導体と
アース間に固定容量を接続する構造を有するものが提案
されている。

この小型遅延線は、インダクタンス素子を構成する導体
と、導体とアース間に接続した固定容量とで集中定数型
として機能させるとともに、１タ一ン分を遅延線の１区
間として複数区間によって所定の遅延時間と超高速立上
り特性を実現したものである。

本発明は、このような遅延線について鋭意研究の結果、
上述の超高速遅延線の特徴を活かしつつ、遅延線の持つ
固有分解能以上に細かく切換可変できる可変遅延線を開
発した。

このように本発明は、立上り時間が極めて速く、遅延時
間が細かく可変可能な超小型の可変遅延線の提供を目的
とする。

この目的を達成するために本発明は、導体を、スペース
を有する単層ソレノイド状にインダクタンス素子を形成
し、このインダクタンス素子のターン毎にアースとの間
に容量を接続し・インダクタンス素子のターン毎に設け
た固定接点により固定接点列を形成するとともに、この
固定接点列を構成する個々の固定接点との単接触と隣り
合う固定接点どうしの複接触を交互に繰り返して摺動す
る可動接点を配置してなることを特徴とするものである
〇 以下本発明の詳細な説明する。

第１図ＡおよびＢは、本発明の可変遅延線の一実施例を
示す正面断面図および側面断面図である。

図において横断面長方形の棒状非磁性ボビン５には、そ
の長手方向に沿う巾の狭い一側面すなわち図中上側面に
は接地電極６が形成され、さらにその接地電極θ上に誘
電体板７が形成されている。

この誘電体板７を含むボビン６の外周には、導体条８が
所定のピッチで単層ツレ／イド状にスペース巻され、イ
ンダクタンス素子が形成されている。

誘電体板７上においては導体条８が容量電極１８を構成
し・インダクタンス素子の各ターン毎に前記接地電極６
との間に容量Ｃが形成され、１ターンを１区間分のイン
ダクタンスＬとし複数区間からなる集中定数型遅延線９
を構成している。前記容量電極１８は後述する固定接点
１８をも兼ねており、導体条８のターン数に相当する固
定接点列１９が形成される。

この遅延線９は、ボビン６の容置ｃを形成した側面に対
向する側面を筐体１０の内底面に固定して筐体１ｏ内に
配置されている。

筐体１ｏ内上面にけ摺動電極１１が形成されており・こ
の摺動電極１１は筐体１ｏ内側面を経て筐体１ｏ底面に
植設された大刀端子１に接続されている。また前記ボビ
ン６の接地電極６は、ボビン５０両端近傍を経て筐体１
ｏ底面に植設された入出力接地端子２，４に接続されて
いるりざらに遅延線９の導体条８０巻き終りは筐体１０
底向に植設された出力端子３に接続されている。

遅延線９の固定接点列１９上方には、筐体１゜の天井部
に固定接点列１９に沿って形成された摺動溝１２から上
部を突出させるようにばねホルダ１５が配置され、この
ばねホルダ１６の下部に形成された四部には略弓形に湾
曲加工された摺動ばね１３が収納されている。この摺動
ばね１３は、端部を筐体１０の上向面に形成された摺動
電極１１に摺動自在に当接させるとともに、湾曲膨出形
成された可動接点１４を前記遅延線９の固定接点列１９
における個々の固定接点１８と、隣り合う双方の固定接
点１８に弾性的に接触するようになっている。

そしてばねホルダ１６の上部に取付けたつまみ１６を筐
体１０の摺動溝１２に沿って移動させるならば、摺動ば
ね１３は、その弾性変形力による付勢力を伴って可動接
点１４と個々の固定接点１８との単接触と、可動接点１
４と隣り合う双方の固定接点１８との複接触を繰り返し
ながら固定接点列１９上を摺動する。従って、筐体１０
０入力端子１は、摺動電極１１．摺動ばね１３および可
動接点１４を経て任意の固定接点１８に接続される。

なお摺動ばね１３は固定接点１８に対し付勢されている
ので、遅延線９の導体条８間に若干の四部１７を形成す
るならば、ばねホルダ１６の移動によって摺動ばね１３
の可動接点１４が四部１７への落ち込みを繰り返し、ク
リック音などの操作感が得られるし、可動接点１４によ
る固定接点１８との複接触が確実となる。

次に、上述のように構成された本発明の可変遅延線の動
作を、等価回路図を用いて考察する。

第２図および第３図は、第１図に示す本発明の遅延線を
外部回路をも含めて示す等価回路図であり、実線で示す
可動接点は複接触を、また破線で示す可動接点は単接触
を示している。

第１図に示す可変遅延線は、第２図に示すようＫ、複ｒ
個のインダクタンス（各ターン）Ｌと容量Ｃが交互に梯
子型に接続され、隣り合う区間のインダクタンス間には
結合係数αが存在する誘導ｍ型構成となる。

そして１区間における遅延時間ｔｄは、ｔｃｉ＝　　Ｌ
（１＋？）−τ　　　　　（１）となり１特性インピー
ダンスＲｏは、 となる。

また出力端子３，４間には抵抗ＲＯが接続され、遅延４
１９の導体条８のもう一方の端とアース間にも抵抗Ｒｏ
が接続されている（第１図での図示省略）。パルス信号
源ＰＧは、出力インピーダンスをＲＯ／２とし、入力端
子１，２間に接続される。

なお図中符号Ｌｗは摺動電極１１や摺動ばね１３等の結
線インダクタンスであり、Ｃｓは浮遊容量である。

パルス信号源ＰＧからの入力信号はＬｗを経て遅延線の
固定接点１８に入力され、遅延線９０入力点１８から左
右双方へエネルギが２等分されて伝播する。すなわち、
右側へ伝播した信号は、１区間分の遅延時間ｔｄを入力
点から右側にある区間数倍した遅延時間後に出力端子３
．４に出力され、負荷としての終端抵抗ＲＯで吸収され
る。従って第１図に示すつまみ１６を移動して可動接点
１４をスライドさせることにより、出力端子３゜４から
の出力信号の遅延時間を変化できる。一方遅延線の左側
へ伝播した信号も１人力点から左側にある区間数倍した
遅延時間後に筐体１ｏ内の終端抵抗ＲＯに加えられ、消
費される０ 次に、本発明における複接触および単接触の動作を説明
する。

まず複接触動作について説明する。複接触においては、
可動接点１４によって１つのインタ１クタンスＬが短絡
されるので、容量Ｃが２個並列接続されて２倍の容量の
２Ｃとなり、入力点からの左右の区間は第３図Ａのよう
に変換することができるＯ 第３図Ａにおいて、結線インダクタンスＬＷから遅延線
を見ると、特性インピーダンスＲＯの回路網が２回路並
列接続され、特性インピーダンスがＲＯ／２となる。

従って にしておくと、；　Ｌｗ部分の特性インピーダンスは・
前記（２）式から・ となり、可動接点１４の２Ｃは、Ｃと２つのＣ／２に分
けられ、同図中破線Ｘ−Ｘの左右がＲＯ／２でマツチン
グする。なお・Ｌｗ部分の遅延時間は・前記（１）　、
　（３）式から となり、インダクタンスＬ１区間分だけの遅延となる。

そして摺動ばね１３から可動接点１４を介して導体条８
に流れ込む電流は、第４図Ａに示すように、入力点１４
で左右に分かれ、それぞれ一部が容量Ｃに流れるが、残
りは方向が逆で等しい電流Ｌ＋　、　Ｌｓとなって左右
の導体条８，８を流れる。図中符号ｅは短絡されたイン
ダクタであるが、電流ｉ１　、　ｉｒｚにより誘起され
る起電力は互に打消し合い・短絡電流は流れず、損＾響
は全くない。

一方、短絡されたインダクタ８′と隣り合うインダクタ
８，８は、相互誘導が片方しかないので遅延素子として
のインダクタンスの値は、それぞれＬ（１＋α）（第３
図Ａ）となる。

通常・インダクタンス間の結合係数４は、０．１５程度
であるので・この区間の遅延時間および特性インピーダ
ンスは・前記（１）および（２）式の値に比べ、７％程
度低くなるが・これは複接触での基本特性であり、遅延
時間の可変機能には全く関係しない。

次に単接触動作について説明する。

単接触においては可動接点１４によってインダクタンス
Ｌが短絡されないので、入力点１４における容置もＣと
なり、入力点１４から左右の区間が第３図Ｂのようにな
る。すなわち前記各１ｃは、Ｃ／２と２つのＣ／４に分
解され・同図中破線Ｘ　−Ｘの左右半区間だけが・〆Ｔ
Ｒｏの少し高い特性インピーダン′、となる。従って他
の区間とミスマツチ状態となるが、出力端子３．４での
出力信号波形の歪みは殆んど観測されず、実用上は全く
問題とならない。

また摺動ばね１３から可動接点１４を介して導体条８に
流れ込む電流は、第４図Ｂに示すように、入力点１４に
て一部が容量Ｃに流れるとともに、残りは方向が逆で等
しい電流ｉｒ＋、Ｌｌとなって左右の導体条８．８を流
れる。

すなわち入力点１４で隣り合う左右のインダクタ間は−
ａの結合係数で結合することとなり、それぞれが更に隣
りのインダクタとは結合係数子αで結合しているので、
それぞれの遅延素子としてのインダクタンスの値はＬ（
１＋α−−）＝Ｌとなって上述の複接触時に比べその値
が低下する。そのため単接触にあっては、複接触に比べ
入力点１４における容量が１／２、インダクタンスが１
／（１＋α）に低下するので、遅延時間が約Ｑ、３ｔｄ
　短くなる。

従って・第１図の遅延線においては、可動接点１４を右
端に移動した時が遅延時間が最も少なく、この点が遅延
時間可変範囲の基準点となり、かつ単接触であるので、
この点から可動接点１４を左側に順次移動させると、複
接触と単接触を交互に繰り返し、出力端子３，４に得ら
れる信号の遅延時間は・基準点に対しＱ、３　ｔｄ、　
ｔｄ　、　ｌ。３　ｔｄ　。

２　ｔｄ　、　２，３　ｔｄ・・・・・・・・・　と変
化する。そのため、従来のタップ付遅延線の考え方のよ
うに１区間の遅延時間を単位として得られる変化、すな
わち単接触を繰り返して得られる遅延時間の変化、ｔｄ
　。

２　ｔｄ　、・・・・・・・・・よりも更に細かな階段
的変化を実現１丁能となる。従って得られる遅延時間の
間隔が短くなるので、遅延時間の可変に伴なう調整誤差
も小さく、最大±〇、３５ｔｄ　程度である。なお従来
においては士Ｑ、５ｔｄ　　の誤差があった。

さらにまた本発明の可変遅延線は、っまみ１６の移動時
に・可動接点１４が常にいずれかの固定接点１８に接触
するのでＯＦＦ状態となることがない。そのため常に電
子回路を動作状態下において遅延時間を可変可能となり
、調整が容易で、かつ特性の安定化を図ることができる
。

第６図は本発明の他の実施例を示すものである（筐体の
詳細を省略）０ この構造の可変遅延ｉは、容量電極１８′を下にして筐
体１ｏ内底面に固定させたものである。このような構造
においては、接地電極６が短距離で端子２，４と接続さ
れるので、特性がより安定するが、第１図の実施例とは
逆に複接触の場合ミスマツチ状態となり、単接触の場合
マツチング状態となる。しかし上述−の可変遅延線の動
作には支障はなく・本発明の目的である細かな高精度の
可変が可能である。

さらに第６図は、本発明の可変遅延線における導体８お
よび可動接点１４の他の実施例を示すものであり・断面
円形の導＠Ｓを用いるとともに、可動接点１４の頂部に
円孤状の四部２ｏを形成し・同図破線で示すように、単
接触状態において可動接点の位置的安定化を図るように
したものである。

なお、上述の実施例においては、遅延線素子を構成する
各ターン毎に各々１個の固定容量を接続した例を示した
が、本発明にあっては１ターン毎に複数個の固定容量を
分散して接続させた場合にも本発明の目的達成が可能で
ある。

更にインダクタンス素子も導体を巻回したものに限らず
その他の手段、例えばアルミナ磁器ボビンの表面に導電
体層をメッキ等で形成し、それをフォトエツチング、或
いはレーザービーム等で導電体がソレノイド状になるよ
うに加工したもの等でも本発明の目的達成が可能である
。

以上説明したように本発明の可変遅延線は・インダクタ
ンス素子の各インダクタたるターン毎に固定接点を設け
・個々の固定接点との単接触と、隣り合う固定接点どう
しの複接触を交互に繰り返して摺動する可動接点を配置
したので、］　ｎｓ　以下の高速立上り特性を有しかつ
遅延時間を細かく可変可能なるうえ可変精度も向上する
。

【図面の簡単な説明】

第１図は本発明の一実施例を示す正面断面図および側面
断面図・第２図および第３図は第１図に示す可変遅延線
の等価回路図、第４図は本発明の詳細な説明する図、第
５図および第６図は本発明の他の実施例を示す図である
。 ５・・・・・・ボビン、６・・・・・・接地電極、７・
・・・・・誘電体板、８・・・・・・導体条、９・・・
・・遅延線、１０・・・・・・筐体、１１・・・・・・
摺動電極、１４・・・・・・可動接点、１６・・・・・
・ばねホルダ、１７・・・・・凹部、１８・・曲内定接
点（容量電極）、１９・・・・固定接点列・特許出願人
　エルメック株式会社

Claims (1)

1. 【特許請求の範囲】 導体を、スペースを有する単層ソレノイド状にインダク
   タンス素子を形成し、このインダクタンス素子のターン
   毎にアースとの間に容量を接続し、前記インダクタンス
   素子のターン毎に設けた固定接点により固定接点列を形
   成するとともに、この固定接点列を構成する個々の固定
   接点との単接触と隣り合う固定接点どうしの複接触を交
   互に繰り返して摺動する可動接点を配置してなる可変遅
   延７′＝ ＩＪｌＯ