JPH028427Y2 - - Google Patents
Info
- Publication number
- JPH028427Y2 JPH028427Y2 JP1983010396U JP1039683U JPH028427Y2 JP H028427 Y2 JPH028427 Y2 JP H028427Y2 JP 1983010396 U JP1983010396 U JP 1983010396U JP 1039683 U JP1039683 U JP 1039683U JP H028427 Y2 JPH028427 Y2 JP H028427Y2
- Authority
- JP
- Japan
- Prior art keywords
- inductance element
- fixed contact
- knob
- connection electrode
- delay line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 22
- 230000000630 rising effect Effects 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 6
- 238000004804 winding Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P9/00—Delay lines of the waveguide type
- H01P9/02—Helical lines
Landscapes
- Pulse Circuits (AREA)
- Filters And Equalizers (AREA)
- Slide Switches (AREA)
Description
【考案の詳細な説明】
本考案はインダクタンス素子とコンデンサを組
合せた高速で遅延時間の細かな切換の可能な可変
遅延線に係り、出力波形の歪や立上り特性等の遅
延特性を改善した可変遅延線に関する。
合せた高速で遅延時間の細かな切換の可能な可変
遅延線に係り、出力波形の歪や立上り特性等の遅
延特性を改善した可変遅延線に関する。
この種の高速可変遅延線としては、第1図およ
び第2図に示す構造を有するものがある。
び第2図に示す構造を有するものがある。
すなわち、棒状ボビン1に導体条2を単層ソレ
ノイド状にスペース巻きしてインダクタンス素子
3を形成し、このインダクタンス素子3を上面開
放のケース4の底部にアース板5を介して形成し
た誘電体板6上に横置きするように重ねてインダ
クタンス素子3の長手方向に延びる上側を固定接
点列7とし、インダクタンス素子3の上方のケー
ス中程にインダクタンス素子3と対向するように
接続電極8を支持させ、その端部を入力端子9に
接続し、インダクタンス素子3と接続電極8間に
配置したばねホルダ10内に、固定接点列7上を
接続電極8に接触しながら摺動する可動接触ばね
11を収納するとともに、接続電極8に固定接点
列7に沿つて形成した溝12からばねホルダ10
に取付けられたつまみ13を突出させ、このつま
み13をスライドさせることによつて可動接触ば
ね11ごとばねホルダ10をスライドさせ、固定
接点列7のうち任意の固定接点を可動接触ばね1
1を介して接続電極8に接続する構造を有してい
る。第3図は等価回路図である。
ノイド状にスペース巻きしてインダクタンス素子
3を形成し、このインダクタンス素子3を上面開
放のケース4の底部にアース板5を介して形成し
た誘電体板6上に横置きするように重ねてインダ
クタンス素子3の長手方向に延びる上側を固定接
点列7とし、インダクタンス素子3の上方のケー
ス中程にインダクタンス素子3と対向するように
接続電極8を支持させ、その端部を入力端子9に
接続し、インダクタンス素子3と接続電極8間に
配置したばねホルダ10内に、固定接点列7上を
接続電極8に接触しながら摺動する可動接触ばね
11を収納するとともに、接続電極8に固定接点
列7に沿つて形成した溝12からばねホルダ10
に取付けられたつまみ13を突出させ、このつま
み13をスライドさせることによつて可動接触ば
ね11ごとばねホルダ10をスライドさせ、固定
接点列7のうち任意の固定接点を可動接触ばね1
1を介して接続電極8に接続する構造を有してい
る。第3図は等価回路図である。
なお、符号14は、ケース4の一部をなしつま
み13先端と同一平面の端面を有する保護壁であ
り、つまみ13を外部から接触しにくくして、遅
延時間調整後の変化を防止するものである。そし
て符号15,16,17は、夫々入力接地端子、
出力接地端子および出力端子である。
み13先端と同一平面の端面を有する保護壁であ
り、つまみ13を外部から接触しにくくして、遅
延時間調整後の変化を防止するものである。そし
て符号15,16,17は、夫々入力接地端子、
出力接地端子および出力端子である。
このように構成された可変遅延線は低い周波数
から極めて高い周波数、例えばGHz程度の広い周
波数帯域にわたつて1ns以下の速い立上り特性を
有し、遅延時間も細かく変化可能である。
から極めて高い周波数、例えばGHz程度の広い周
波数帯域にわたつて1ns以下の速い立上り特性を
有し、遅延時間も細かく変化可能である。
しかしながら、可動接触ばね11の摺動によつ
て固定接点列7のうち任意の固定接点と可動接触
ばね11を介して接続する接続電極8は、インダ
クタンス素子3に面対向するように配置されてい
るので、インダクタンス素子3の導体条2との間
に第3図に示すような浮遊容量CSが形成され易
い。なお、第3図中、浮遊容量CSは右端にまとめ
て示したが、実際は接続電極8の全長にわたつて
存在している。
て固定接点列7のうち任意の固定接点と可動接触
ばね11を介して接続する接続電極8は、インダ
クタンス素子3に面対向するように配置されてい
るので、インダクタンス素子3の導体条2との間
に第3図に示すような浮遊容量CSが形成され易
い。なお、第3図中、浮遊容量CSは右端にまとめ
て示したが、実際は接続電極8の全長にわたつて
存在している。
そして、浮遊容量CSが大きくなると、可変遅延
線からの出力パルス波形が歪んだり立上りが遅れ
る等、遅延特性に悪影響を与える。第4図中実線
は遅延線が本来持つ出力パルス応答波形であり、
同図中破線は可変遅延線を構成した場合であつて
浮遊容量CSの影響を受けて立上り特性の劣化した
出力パルス応答波形である。
線からの出力パルス波形が歪んだり立上りが遅れ
る等、遅延特性に悪影響を与える。第4図中実線
は遅延線が本来持つ出力パルス応答波形であり、
同図中破線は可変遅延線を構成した場合であつて
浮遊容量CSの影響を受けて立上り特性の劣化した
出力パルス応答波形である。
可変遅延線において、このような浮遊容量CSの
遅延特性に与える影響は、遅延時間が大きくなる
ように調整した場合、すなわち第1図において、
つまみ13を左側にスライドする程大きくなる
し、また第2図に示すように、インダクタンス素
子3のボビン1に偏平なものを用いて広い面積で
接続電極8に対向させると影響が著しく大きくな
る。
遅延特性に与える影響は、遅延時間が大きくなる
ように調整した場合、すなわち第1図において、
つまみ13を左側にスライドする程大きくなる
し、また第2図に示すように、インダクタンス素
子3のボビン1に偏平なものを用いて広い面積で
接続電極8に対向させると影響が著しく大きくな
る。
本考案はこのような従来の欠点を解決するため
になされたもので出力波形や歪や立上りの速い遅
延特性の良好な高速可変遅延線の提供を目的とす
る。
になされたもので出力波形や歪や立上りの速い遅
延特性の良好な高速可変遅延線の提供を目的とす
る。
本考案はこの目的達成のために、導体をソレノ
イド状に巻回したインダクタンス素子と、このイ
ンダクタンス素子と組合せて遅延線を構成するコ
ンデンサと、前記導体に設けた固定接点からなる
固定接点列と、この固定接点列上を摺動しかつつ
まみを有する可動接点と、その固定接点列に沿つ
て配置されるとともに摺動する前記可動接点に接
触して前記固定接点列のうち可動接点によつて選
択された固定接点と電気的に接続する接続電極を
具備してなる可変遅延線において、前記接続電極
が、前記つまみに沿つて立上るとともにこのつま
みの摺動方向に延びる立上り片を有し、この立上
り片の前記固定接点列側の先端部と前記可動接点
を接触させてなるものである。
イド状に巻回したインダクタンス素子と、このイ
ンダクタンス素子と組合せて遅延線を構成するコ
ンデンサと、前記導体に設けた固定接点からなる
固定接点列と、この固定接点列上を摺動しかつつ
まみを有する可動接点と、その固定接点列に沿つ
て配置されるとともに摺動する前記可動接点に接
触して前記固定接点列のうち可動接点によつて選
択された固定接点と電気的に接続する接続電極を
具備してなる可変遅延線において、前記接続電極
が、前記つまみに沿つて立上るとともにこのつま
みの摺動方向に延びる立上り片を有し、この立上
り片の前記固定接点列側の先端部と前記可動接点
を接触させてなるものである。
このような本考案の構成によれば、接続電極と
インダクタンス素子間に形成される浮遊容量を極
めて小さな値に抑えることが可能になり、出力波
形の歪や立上り時間を良好に保つことができる。
インダクタンス素子間に形成される浮遊容量を極
めて小さな値に抑えることが可能になり、出力波
形の歪や立上り時間を良好に保つことができる。
以下本考案の詳細を説明する。なお、従来例と
共通する部分には同一の符号を付す。
共通する部分には同一の符号を付す。
第5図および第6図は本考案の一実施例を示す
正面図および側面図であり、いずれも一部断面で
示している。図において、横断面長方形の棒状非
磁性ボビン1の外周には導体条2を単層ソレノイ
ド状にスペース巻きしてインダクタンス素子3が
形成されている。このインダクタンス素子3は、
上面の開放された箱形の合成樹脂ケース4の内底
面にアース板5を介して固定された細長い誘電体
板6上に、巾の広い面を上面および下面として重
ねられている。これら誘電体板6とこれを挾むア
ース電極5およびインダクタンス素子3の下面導
体条2とによつて複数のコンデンサ18を形成
し、インダクタンス素子3の各ターン毎に導体条
2とアース間にコンデンサ18の接続された集中
定数型遅延線が構成されている。なおインダクタ
ンス素子3の上面導体条2には固定電極19が設
けられ、各ターン毎の固定電極19によつて固定
接点列7が形成されている。
正面図および側面図であり、いずれも一部断面で
示している。図において、横断面長方形の棒状非
磁性ボビン1の外周には導体条2を単層ソレノイ
ド状にスペース巻きしてインダクタンス素子3が
形成されている。このインダクタンス素子3は、
上面の開放された箱形の合成樹脂ケース4の内底
面にアース板5を介して固定された細長い誘電体
板6上に、巾の広い面を上面および下面として重
ねられている。これら誘電体板6とこれを挾むア
ース電極5およびインダクタンス素子3の下面導
体条2とによつて複数のコンデンサ18を形成
し、インダクタンス素子3の各ターン毎に導体条
2とアース間にコンデンサ18の接続された集中
定数型遅延線が構成されている。なおインダクタ
ンス素子3の上面導体条2には固定電極19が設
けられ、各ターン毎の固定電極19によつて固定
接点列7が形成されている。
ケース4の底板には、入力端子9、アース板5
に接続された入出力接地端子15,16および、
インダクタンス素子3の導体条2の巻終りの接続
された出力端子17が植設されている。
に接続された入出力接地端子15,16および、
インダクタンス素子3の導体条2の巻終りの接続
された出力端子17が植設されている。
導体条2の巻始めは抵抗RO(図示せず)を介し
てアース板5に接続されている。
てアース板5に接続されている。
ケース4の開口部には、インダクタンス素子3
の上方にてケース4を塞ぐように接続電極20が
取付けられ、その端部がケース4の内側面を延び
て前記入力端子9に接続されている。接続電極2
0は、その中央を折曲してインダクタンス素子3
の固定接点列7に沿つて延びる凹溝21を有し、
凹溝21の底にはやはり固定接点列7に沿つたス
リツト22が形成されている。すなわち、接続電
極20は、対向する立上り片23の下端部間でス
リツト22を形成し、立上り片23間で後述する
つまみ13のスライド用ガイド壁を形成するとと
もに両立上り片23の上端からケース4の対向す
る開口端部へ折曲して延びる水平部24を設けて
構成されており、立上り片23がインダクタンス
素子3の上面の導体条2に対し垂直に配置される
一方、水平部24がインダクタンス素子3の上面
の導体条2に対し面対向するように配置され対向
片となつている。
の上方にてケース4を塞ぐように接続電極20が
取付けられ、その端部がケース4の内側面を延び
て前記入力端子9に接続されている。接続電極2
0は、その中央を折曲してインダクタンス素子3
の固定接点列7に沿つて延びる凹溝21を有し、
凹溝21の底にはやはり固定接点列7に沿つたス
リツト22が形成されている。すなわち、接続電
極20は、対向する立上り片23の下端部間でス
リツト22を形成し、立上り片23間で後述する
つまみ13のスライド用ガイド壁を形成するとと
もに両立上り片23の上端からケース4の対向す
る開口端部へ折曲して延びる水平部24を設けて
構成されており、立上り片23がインダクタンス
素子3の上面の導体条2に対し垂直に配置される
一方、水平部24がインダクタンス素子3の上面
の導体条2に対し面対向するように配置され対向
片となつている。
接続電極20の立上り片23の下端部とインダ
クタンス素子3の上面間にはばねホルダ10が配
置され、このばねホルダ10内には略弓形に湾曲
成形された可動接点としての可動接触ばね11
が、中央の膨出部を固定接点列7上に当接させか
つ両端部を立上り片23の下端部に当接させるよ
うにして収納されている。この可動接触ばね11
は、固定接点列7および立上り片23に弾性的に
接触しており、ばねホルダ10はその一部がスリ
ツト22より凹溝21内に突出し、凹溝21内に
てつまみ13が取付けられ、このつまみ13を凹
溝21内でスライドさせることによつてばねホル
ダ10が可動接触ばね11をスライドさせ、可動
接触ばね11の固定接点列7における一個の固定
接点19との単接触と隣合う固定接点19との複
接触を繰り返して摺動する。
クタンス素子3の上面間にはばねホルダ10が配
置され、このばねホルダ10内には略弓形に湾曲
成形された可動接点としての可動接触ばね11
が、中央の膨出部を固定接点列7上に当接させか
つ両端部を立上り片23の下端部に当接させるよ
うにして収納されている。この可動接触ばね11
は、固定接点列7および立上り片23に弾性的に
接触しており、ばねホルダ10はその一部がスリ
ツト22より凹溝21内に突出し、凹溝21内に
てつまみ13が取付けられ、このつまみ13を凹
溝21内でスライドさせることによつてばねホル
ダ10が可動接触ばね11をスライドさせ、可動
接触ばね11の固定接点列7における一個の固定
接点19との単接触と隣合う固定接点19との複
接触を繰り返して摺動する。
なお、つまみ13の上端面と、接続電極20の
水平部24は略同一面上に位置している。
水平部24は略同一面上に位置している。
このように構成された可変遅延線の等価回路
は、略上述の第3図のように示され、インダクタ
ンス素子3の1ターンを1区間分のインダクタン
スLとしてコンデンサ18の容量Cと組合せた複
数区間で構成されている。なお第3図中実線で示
す可動接触ばね11は複接触で、破線で示すそれ
は単接触であり、符号aはインダクタンスL間の
結合係数である。
は、略上述の第3図のように示され、インダクタ
ンス素子3の1ターンを1区間分のインダクタン
スLとしてコンデンサ18の容量Cと組合せた複
数区間で構成されている。なお第3図中実線で示
す可動接触ばね11は複接触で、破線で示すそれ
は単接触であり、符号aはインダクタンスL間の
結合係数である。
そして本考案の可変遅延線はつまみ13を凹溝
21内において立上り片23をガイド壁としてス
ライドすることによつて、可動接触ばね11が固
定接点列7の個々の固定接点19と隣合う固定接
点19との接触を繰返しながら固定接点列7上を
摺動し、入力端子9に接続された接続電極20と
任意の選択された固定接点19が接続され、所定
の時間差によつて段階的に変化する遅延時間が得
られる。もつとも、固定接点列7は複数ターン毎
に設けた固定接点によつて構成することも可能で
あり、その場合には複数ターンを1区間とする遅
延時間の大きいものが得られる。
21内において立上り片23をガイド壁としてス
ライドすることによつて、可動接触ばね11が固
定接点列7の個々の固定接点19と隣合う固定接
点19との接触を繰返しながら固定接点列7上を
摺動し、入力端子9に接続された接続電極20と
任意の選択された固定接点19が接続され、所定
の時間差によつて段階的に変化する遅延時間が得
られる。もつとも、固定接点列7は複数ターン毎
に設けた固定接点によつて構成することも可能で
あり、その場合には複数ターンを1区間とする遅
延時間の大きいものが得られる。
また固定接点はインダクタンス素子3の導体の
一部を突出させたり或いは延設させた構造であつ
てもよい。
一部を突出させたり或いは延設させた構造であつ
てもよい。
このように構成した可変遅延線は、インダクタ
ンス素子3の導体条2に対し垂直に配置された立
上り片23の下端部で可動接触ばね11に接触さ
せ、立上り片23の上端から折曲して水平部24
を形成したので、導体条2と接続電極20の水平
部間の距離が長くなるうえ、立上り片23が導体
条2と面対向状態にならない。その結果、導体条
2と接続電極20間に形成される浮遊容量CSが極
めて微少となつて、無視することが可能となり、
出力パルス波形の歪みや立上り特性を劣化させる
ことがなく、可変遅延線を構成しても遅延特性を
良好に保つことができる。
ンス素子3の導体条2に対し垂直に配置された立
上り片23の下端部で可動接触ばね11に接触さ
せ、立上り片23の上端から折曲して水平部24
を形成したので、導体条2と接続電極20の水平
部間の距離が長くなるうえ、立上り片23が導体
条2と面対向状態にならない。その結果、導体条
2と接続電極20間に形成される浮遊容量CSが極
めて微少となつて、無視することが可能となり、
出力パルス波形の歪みや立上り特性を劣化させる
ことがなく、可変遅延線を構成しても遅延特性を
良好に保つことができる。
上述の実施例におけるインダクタンス素子3
は、ボビン1に導体条2を巻回して形成したが、
導線を巻回して形成するものも可能であるし、導
体層を形成したボビンの外周を従来公知の手段で
ソレノイド状コイルを形成するように削つて構成
することもできる。またボビン1も必須のもので
はない。
は、ボビン1に導体条2を巻回して形成したが、
導線を巻回して形成するものも可能であるし、導
体層を形成したボビンの外周を従来公知の手段で
ソレノイド状コイルを形成するように削つて構成
することもできる。またボビン1も必須のもので
はない。
さらに可動接触ばね11に設けたつまみ13
も、可動接触ばね11と一体的に形成することも
可能であるが、絶縁材料によつて別個に成形して
取付けて実施する方が特性の安定化という観点か
ら好ましく、またつまみ13の位置についてもイ
ンダクタンス素子3の上方に限らず側方に配置す
ることも可能である。その場合には立上り片23
をつまみの突出方向に沿つて立上らせばよい。
も、可動接触ばね11と一体的に形成することも
可能であるが、絶縁材料によつて別個に成形して
取付けて実施する方が特性の安定化という観点か
ら好ましく、またつまみ13の位置についてもイ
ンダクタンス素子3の上方に限らず側方に配置す
ることも可能である。その場合には立上り片23
をつまみの突出方向に沿つて立上らせばよい。
また、接続電極20としては、立上り片23の
みによつて構成しても本考案の目的達成が可能で
あり、対向する立上り片23のうち一方のみで構
成することも可能である。そして立上り片23の
上端すなわち固定接点列7に向けた先端部と反対
側先端をつまみ13の上端面と略同一平面上に配
置すれば、つまみ13が外部の何かと接触しにく
くなつて調整後のつまみ13が動かないので、従
来のケース4に設けた保護壁14を省略できる。
みによつて構成しても本考案の目的達成が可能で
あり、対向する立上り片23のうち一方のみで構
成することも可能である。そして立上り片23の
上端すなわち固定接点列7に向けた先端部と反対
側先端をつまみ13の上端面と略同一平面上に配
置すれば、つまみ13が外部の何かと接触しにく
くなつて調整後のつまみ13が動かないので、従
来のケース4に設けた保護壁14を省略できる。
なお、本考案にあつては、接続電極20を立上
り片23のみで構成することが可能であるが、上
述の第6図に示すように、立上り片23の上端か
ら折曲された水平部24を一体的に設けるなら
ば、接続電極20の機械的強度が向上するし、接
続電極20を薄くすることができるうえ、つまみ
13のスライドする凹溝21を塞ぐように粘着テ
ープ等の防塵用兼つまみ移動防止用テープを貼り
易くなる。もつとも水平部24は、立上り片23
と一体的である必要はなく、合成樹脂等に置き換
えれば上述した浮遊容量が水平部24を有する場
合よりも大巾に減少するし、機械的強度も低下し
ない。
り片23のみで構成することが可能であるが、上
述の第6図に示すように、立上り片23の上端か
ら折曲された水平部24を一体的に設けるなら
ば、接続電極20の機械的強度が向上するし、接
続電極20を薄くすることができるうえ、つまみ
13のスライドする凹溝21を塞ぐように粘着テ
ープ等の防塵用兼つまみ移動防止用テープを貼り
易くなる。もつとも水平部24は、立上り片23
と一体的である必要はなく、合成樹脂等に置き換
えれば上述した浮遊容量が水平部24を有する場
合よりも大巾に減少するし、機械的強度も低下し
ない。
以上説明したように本考案の可変遅延線は、浮
遊容量を無視できる程度に微少に抑えることが可
能であるので、出力波形の歪や応答速度を低下さ
せることがなく、良好な遅延特性を確保すること
ができる。
遊容量を無視できる程度に微少に抑えることが可
能であるので、出力波形の歪や応答速度を低下さ
せることがなく、良好な遅延特性を確保すること
ができる。
なお、本考案は分布定数型の可変遅延線におい
ても実施可能である。
ても実施可能である。
第1図および第2図は従来の可変遅延線を示す
正面図および側面図(一部断面で示す)、第3図
および第4図は可変遅延線の等価回路図および出
力波形図、第5図および第6図は本考案の可変遅
延線の一実施例を示す正面図および側面図(一部
断面で示す)である。 1……ボビン、2……導体(導体条)、3……
インダクタンス素子、4……ケース、7……固定
接点列、8,20……接続電極、10……ばねホ
ルダ、11……可動接点(可動接触ばね)、13
……つまみ、18……コンデンサ、19……固定
接点、21……凹溝、22……スリツト、23…
…立上り片、24……対向片(水平部)。
正面図および側面図(一部断面で示す)、第3図
および第4図は可変遅延線の等価回路図および出
力波形図、第5図および第6図は本考案の可変遅
延線の一実施例を示す正面図および側面図(一部
断面で示す)である。 1……ボビン、2……導体(導体条)、3……
インダクタンス素子、4……ケース、7……固定
接点列、8,20……接続電極、10……ばねホ
ルダ、11……可動接点(可動接触ばね)、13
……つまみ、18……コンデンサ、19……固定
接点、21……凹溝、22……スリツト、23…
…立上り片、24……対向片(水平部)。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 導体をソレノイド状に巻回したインダクタン
ス素子と、このインダクタンス素子と組合せて
遅延線を形成するコンデンサと、前記インダク
タンス素子の導体に設けた固定接点からなる固
定接点列と、この固定接点列上を摺動しかつつ
まみを有する可動接点と、前記固定接点列に沿
つて配置されるとともに摺動する前記可動接点
に接触して前記固定接点列のうち前記可動接点
によつて選択された固定接点と接続する接続電
極を具備してなる可変遅延線において、前記接
続電極が、前記つまみに沿つて立上るとともに
このつまみの摺動方向に延びる立上り片を有
し、この立上り片の前記固定接点列側先端部で
前記可動接点と接触してなることを特徴とする
可変遅延線。 (2) 接続電極が、可動接点に接触する先端部と反
対の先端部から折曲するように延設してインダ
クタンス素子に対向する対向片を備えてなる実
用新案登録請求の範囲第1項記載の可変遅延
線。 (3) 接続電極の対向片が、つまみ上端縁と略同一
平面上に位置するよう形成されてなる実用新案
登録請求の範囲第2項記載の可変遅延線。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1983010396U JPS59118319U (ja) | 1983-01-27 | 1983-01-27 | 可変遅延線 |
US06/573,746 US4546332A (en) | 1983-01-27 | 1984-01-25 | Variable delay line |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1983010396U JPS59118319U (ja) | 1983-01-27 | 1983-01-27 | 可変遅延線 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59118319U JPS59118319U (ja) | 1984-08-09 |
JPH028427Y2 true JPH028427Y2 (ja) | 1990-02-28 |
Family
ID=11748963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1983010396U Granted JPS59118319U (ja) | 1983-01-27 | 1983-01-27 | 可変遅延線 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4546332A (ja) |
JP (1) | JPS59118319U (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60149201A (ja) * | 1984-01-13 | 1985-08-06 | Elmec Corp | 可変遅延線 |
US4758807A (en) * | 1984-12-18 | 1988-07-19 | Elmec Corporation | Distributed constant type electromagnetic delay line |
JPH04122112A (ja) * | 1990-09-13 | 1992-04-22 | Hirose Electric Co Ltd | 可変遅延線 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US920925A (en) * | 1906-03-03 | 1909-05-11 | Westinghouse Electric & Mfg Co | Voltage-regulator. |
US1460239A (en) * | 1922-04-04 | 1923-06-26 | Essex Specialty Co Inc | Slider for tuning coils |
GB569671A (en) * | 1943-08-24 | 1945-06-04 | Reginald Charles Henniker | Improvements in electric voltage regulators comprising inductive windings having a variable number of turns |
US3740673A (en) * | 1972-04-27 | 1973-06-19 | Bel Fuse Inc | Bi-filar delay line |
-
1983
- 1983-01-27 JP JP1983010396U patent/JPS59118319U/ja active Granted
-
1984
- 1984-01-25 US US06/573,746 patent/US4546332A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US4546332A (en) | 1985-10-08 |
JPS59118319U (ja) | 1984-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060071737A1 (en) | Adjustable resonator filter | |
JPH028427Y2 (ja) | ||
US4525691A (en) | Variable delay line | |
JPH028430Y2 (ja) | ||
EP0554835A1 (en) | Magnetron device | |
JPH0624284B2 (ja) | 共振子 | |
US3629761A (en) | Broadband high-frequency transformer | |
US2727213A (en) | Time-delay network | |
JPH0321066Y2 (ja) | ||
JPH0311786Y2 (ja) | ||
US2830240A (en) | Electromagnetically controlled capacitors or the like | |
JPS6349923Y2 (ja) | ||
JPH028428Y2 (ja) | ||
JPS6016085Y2 (ja) | 広帯域集中定数形サ−キュレ−タ | |
JPH0323692Y2 (ja) | ||
US3740673A (en) | Bi-filar delay line | |
JPH0134429Y2 (ja) | ||
JPS6114168Y2 (ja) | ||
JPH0215387Y2 (ja) | ||
JPS6016086Y2 (ja) | 広帯域集中定数形サ−キュレ−タ | |
US20030218513A1 (en) | Irreversible circuit device suppressing drop of insertion loss and achieving compact scale | |
JPS58145210A (ja) | 遅延線 | |
US2999989A (en) | Electro-mechanical filter | |
JPH0134331Y2 (ja) | ||
JPS6118370B2 (ja) |