JPS58144913A

JPS58144913A - プログラマブル・コントロ−ラにおけるユ−ザプログラムの回路図化出力装置

Info

Publication number: JPS58144913A
Application number: JP57027788A
Authority: JP
Inventors: Yoshinori Takahashi; 義則高橋
Original assignee: Tateisi Electronics Co; Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1982-02-23
Filing date: 1982-02-23
Publication date: 1983-08-29
Also published as: JPH042961B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は、プログラマブル・コントローラにおける機
械語のユーザプログラムをそれと同等のシーケンス制御
機能を有する継電器ラダー回路図に変換して出力するユ
ーザプログラムの回路図化出力＠置に関する。

従来のこの種プログラマブル・コントローラにおけるユ
ーザプログラムの回路図化出力装置は、回路図への変換
に先だって機械語のユーザプログラムの文法エラーをチ
ェックし、継電器ラダー回路図に変換できない文法エラ
ーを含んだ部分については、「文法エラー有りＪといっ
た趣旨のメツセージ表示をするだけで、その部分の未完
成ラダー回路図を表示するようにはなっていなかった。

そのため、そのようなエラーメツセージを含んだ継電器
ラダー回路図の表示からは、どのように文法エラーを犯
しているのか、およびその文法エラーに対して目的とす
る正しいユーザプログラムとするにはどのように修正を
加えたらよいのか、といった点が非常に分り難いという
欠点があった。

この発明は上述した従来の問題点に鑑みなされたもので
あり、その目的は、文法エラーを含んだ機械語のユーザ
プログラムを自動的にかつ合理的に修正し、その修正し
たユーザプログラムを継電器ラダー回路図の形で出力し
、しかも修正のため示し、これによりユーザプログラム
のどの部分がどのように誤っており、その修正にどのよ
うな例があるか簡単に分るようにしたプログラマブル・
コントローラにおけるユーザプログラムの回路図化出力
装置を提供することにある。

以下、この発明の実施例を図面に基づいて詳細に説明す
る。

まず最初に、以下に説明する回路図化出力装置の一実施
例が対象とするプログラマブル・コントローラのユーザ
プログラムは次のような命令によって構成される。

（１）データ読込命令・・・１ビツトアキユームレータ
のデータをスタックレジスタにブツシュダウンし、かつ
指定番号の１ビツトデータをアキュームレータに読込む
。以下このデータ読込命令をＬＤ命令と称す。

（２）論理演算命令・・・指定番号の１ビツトデータと
アキュームレータのデータとの論理演算をし、その結果
をアキュームレータにストアする。この論理演算命令の
中には、論理積をとるＡＮＤ命令と、論理和をとるＯＲ
命令が含まれる。

（３）スタック演篩命令・・・スタックレジスタをプル
アップして得られる１ビツトデータとアキュームレータ
のデータとの論理演粋をし、その結果をアキュームレー
タにストアする。このテタツク演粋命令の中には、論理
積をとるＡＮＤＬＤ命令と、論理和をとる０ＲＬ６命令
とが含まれる。

（４）データ出力命令・・・アキュームレータのデータ
を指定番号のデータエリアに転送し、かつスタックレジ
スタからアキュームレータにデータをプルアップする。

以下このデータ出力命令をＯＵＴ命令と称す。

以上の各命令の組合せからなる機械語のユーザプログラ
ムでもって任意の継電器ラダー回路図と同等のシーケン
スＩ制御機能を表現し、プログラマブル・コントローラ
はそのユーザプログラムを高速に繰り返し実行すること
により上記シーケンス制御を寅現するものである。

この発明の回路図化出力装置は、上述の機械語で構成さ
れるユーザプログラムを、それと同等のシーケンス制御
機能を有する継電器ラダー回路図に変換してＣＲＴ表示
装胃等に出力するものである。この回路図化出力装置の
電気的構成の概略を第１図に示す。この回路図化出力装
置は、マイクロコンピュータからなる中央処理装＠１と
、ＲＡＭ３と、中央処理装ｗ１１に対して各種の入力を
与えるキーボード等よりなる操作装置４と、ＣＲＴ等に
継電器ラダー回路図を表示する表示装置５とを備える。

プログラマブル・コントローラ２は上記中央処理装置１
に接続される。中央処理装置１はプログラマブル・コン
トローラ２から機械後のユーザプログラムを読取ってＲ
ＡＭ３の入力テーブル３１に格納する。この入力テーブ
ル３１に格納されたユーザプログラムを編集テーブル３
２゜ＬＤスタック３４．ワークエリア３５を使って文法
エラーのチェックと、その修正を行ない、修ン　・され
た機械語のユーザプログラムを出力テーブル３３に格納
する。そして、出力テーブル３３に格納された修正後の
ニーザブ０グラムを継電器ラダ−回路図の回路図データ
に変換し、それを表示装置１５に表示させる。そのとき
、修正のために加えた命令は他の命令と異なる表示形態
で表示さυる。

第２Ａ図〜第２Ｄ図は中央処理装置１によって実行され
る文法１ラーのチェックおよびその修正のための処理プ
ログラムの構成を示すフローチャートである。このフロ
ーチャートの詳細な説明に先だって、本発明の文法エラ
〜のチェックおよびその修正の手法について要点を説明
する。

上記ＬＤ命令が７０グラマプル・コントローラ２にて実
行されると、ある意味のあるデータがアキュームレータ
に取込まれ、アキュームレータにあったデータはスタッ
クにブツシュダウンされる。

従って、例えばＬＤ命令が２回続いたとすると、意味の
あるデータはスタックに１ビツトとアキュームレータに
１ビツトの合岨２つになる。

上記スタック演算命令がプログラマブル・コントローラ
２にて実行されると、スタックレジスタの最初の１ビツ
トがプルアップされ、アキュームレータのデータと論理
演算され、その結果がアキュームレータに格納される。

従って、スタック演算命令によってスタックレジスタに
格納されていた意味のあるデータが１ビツト減少するこ
とになる。

上記ＯＵＴ命令がプログラマブル・コントローラ２にて
実行されると、アキュームレータのデータが他のエリア
に転送され、スタックレジスタから７キユームレータに
データがプルアップされる。

従って、ＯＵＴ命令によりアキュームレータに格納され
ていた意味のあるデータが１つ減少したことになる。

上記論理演算命令がプログラマブル・コントローラ２で
実行されると、アキュームレータのデータと他のエリア
からのデータとの論理演舞が取られ、その結果がアキュ
ームレータに格納される。

従って、論理演算命令ではアキュームレータの意味のあ
るデータの敗は増加も減少もしない。

以上の如く、ＬＤ命令によって増加するとともにスタッ
ク演算命令およびＯＵＴ命令によって減少する上記アキ
ュームレータおよびスタックに格納される意味のあるデ
ータのことを、以下の説明°では有意データと称す□る
。

上記論理演粋命令を実行するには、アキュームレータに
有意データがなければならない。つまり、論理演算命令
は有意データを少なくとも１つ必要とする。

上記スタック演算命令を実行するには、スタックと７キ
ユームレータにそれぞれ有意データがなければならない
。つまり、スタック演算命令は有意データを少なくとも
２ビツト必要とする。

上記ＯＵＴ命令を実行するには、アキュームレータに有
意データが格納されていなければならない。つまり、０
ＬＩＴ命令は有意データを少なくとも１ビツト必要とす
る。

この実施例においては、機械語のユーザプログラムにつ
いて以下に説明する状態を生ずるとき、これを文法エラ
ーであると規定する。

（ａ　）・・・論理演算命令が実行に供されるときに有
意データの数がＯになっている場合（ｂ）・・・０ＬＪＴ命令が実行に供されるときに有意
データの数がＯになっている場合（Ｃ）・・・スタック演算命令が実行に供されるときに
有意データの数が２に充たない場合（ｄ　）・・・ＯＵ
Ｔ命令を実行した結果有意データの数がＯにならない場
合（ｅ　）・・・プログラムの最後の命令がＯＵ　Ｔ命令
でない場合この発明の装置では、機械語のユーザプログラムを先頭
から順番にチェックし、上述の（ａ　）〜（ｅ）の文法
エラーが検出されると、以下に説明するようにして、Ｌ
Ｄ命令またはＯＵ　Ｔ命令を適宜に追加することによっ
てそのエラーを修正する。

（Ａ）・・・上記（ａ　）の文法エラーが検出されたと
き、その論理演算命令の直前にＬＤ命令を挿入する。

（Ｂ）・・・上記（ｂ　）の文法エラーが検出されたと
き、その０ＬＪＴ命令の直前にＬＤ命令を挿入する。

（Ｃ）・・・上記（Ｃ）の文法エラーが検出されたとき
、そのスタック演算命令の直前にＬＤ命令を１または２
命令挿入する。

（Ｄ）・・・上記（ｄ　＞の文法１ラーが検出されたと
き、そのＯＵＴ命令の前段のＬＤ命令の直前にＯＵＴ命
令を挿入する。１つのＯＵＴ命令の追加だけではまだ有
意データがＯにならない場合、更に前段のり、　Ｄ命令
の直前に０ＬＩＴ命令を挿入する。

（Ｅ）・・・上記（ｅ）の文法エラーが検出されたとき
、プログラムの最後に０ＬＪＴ命令を追加し、その追加
によって有意データの数が０にならない場合は、上記（
Ｄ）と同じ処理によって更に０１−命令を追加する。

この実施例においては、上述したように機械語のユーザ
プログラムの文法エラーを定義し、かつ検出された文法
エラーに対して上述したように規定されたエラーの修正
を行なうものである。

次に、上記文法エラーとその修正について１例をあげる
。第３Ａ図は文法エラーを含んだ機械語のユーザプログ
ラム゛の一例であり一１第３Ｂ図はその文法エラーを修
正した機械語のユーザプログラムである。なお以下の説
明では、文法エラーの修正のために挿入したＬＤ命令ま
たはＯＵＴ命令をダミーのＬＤ命令またはダミーのＯＵ
Ｔ命令と称し、これらダミーの命令についてはそのオペ
ランドのエリアにＸと記、している。

第３Ａ図のプログラム例において、アドレス１およびア
ドレス２の２つのＬＤ命令により有意データの数は２と
なり、アドレス３のＯＵＴ命令により有意データの数が
１つ減るが、それでもまだ１つの有意データが残る。つ
まりアドレス３の０ＬＪＴ命令をチェックした時点で上
記（ｄ）、の文法エラーが検出される。これを修正する
ために上記（０）の処理がなされると、第３Ｂ図示され
るように、「ＬＤ２６」命令の直前にダミーのＯＵＴ命
令ｒＯＵＴ−ＸＪが挿入される。これにより、ｒＯＵＴ
２７Ｊ命令の実行によって有意データの数がＯとなるよ
うに修正される。

また第３Ａ図において、アドレス４のｒＡＮＤ２８」命
令の実行には有意データを１つ必要とするが、その有゛
意データは既になく、従って上記（ａ）の文法エラーが
検出される。この文法エラーは上記（Ａ）の処理によっ
て修正される。つまり第３Ｂ図に示すようにｒＡＮＤ２
８Ｊ命令の直前にダミーのり、　Ｄ命令ｒＬＤ−ＸＪ命
令が挿入される。これにより有意データの数は１となる
。

また第３Ａ図におけるアドレス５の「０ＲＬＤＪ命令を
実行するには、有意データを２つ必要とする。しかしこ
のとき有意データの数（よ１つであって、従って上記（
Ｃ）文法エラーが検出される。

この文法エラーは上記（Ｃ）の処理によって修正される
。つまり第３Ｂ図に示すように、ｒ　ＯＲ１−ＤＪ命令
の直前にダミーのＬＤ命令ｒＬＤ−ＸＪ命令が挿入され
る。またこの修正を加えることにより、［）ＲＬＤＪ命
令の実行後に有意データは１となる。

また第３Ａ図に示すように、このプログラムの１１が０
ＬＪＴ命令で終わっていないため、上記（ｅ　）の文法
エラーが検出仝れる。この文法エラーは上記（Ｅ）の処
理によって修正される。つまり第３Ｂ図に示すように、
プログラムの最後にダミーのＯＵＴ命令［）ｔＪＴ−Ｘ
Ｊ命令が追加される。この修正により最後のＯＵＴ命令
の実行後に有意データの数はＯとなるので、これ以上の
ＯＵＴ命令の追加はな−い。

そして、第３Ｂ図に示すように修正された機械語のユー
ザプログラムは、周知の逆アセンブル処理によってその
プログラムと同等のシーケンス制御機能を有する継電器
ラダー回路図に変換され、ト記表示装置１５の表示画面
に表示される。その継電器ラダー回路図を第３Ｃ図に示
している。この第３Ｃ図の回路図において、Ｘと付記し
ているのはダミーのＬＤ命令または０ｔＪＴ命令に対応
する回路素子である。このように文法エラー修正のため
に追加したダミーのＬＤ命令またはＯＵＴ命令は他の命
令と区別ができるような形で表示する。

このように、第３Ａ図のような文法エラーを含んだユー
ザプログラムは周知の逆アセンブル処理では継電器ラダ
ー回路図の形に変換できないが、第３Ｂ図のように文法
エラーを修正した後は周知の逆アセンブル処理によって
第３Ｃ図のような継電器ラダー回路図として表示するこ
とができる。

これによりユーザは、単に「文法エラー有り」とだけ知
らされるよりも、第３Ｃ図のようなラダー回路図の形で
表示された方が、文法エラーの認知とその修正のための
手助けとなって非常に便利な訳である。

次に、上述した各処理を行なうためのシステムプログラ
ムを示す第２Ａ図〜第２Ｂ図のフローチャートにおける
各ステップの処理内容を説明する。

第２Ａ図は上記システムプログラムの全体の概略を示す
フローチャートであり、第２Ｂ図は第２Ａ図のステップ
１１０のダミーのＬＤ命令作成ルーチンの詳細を示すフ
ローチャート、第２Ｃ図は第２Ａ図におけるステップ１
１５と１０７に示すダミーのＯＵＴ命令作成ルーチンの
詳細なフ０−チャート、第２Ｄ図は第２Ａ図のステップ
１０８に示す修正プログラム編集ルーチンの詳細なフロ
ーチャートで・ある。

ステップ１００・・・上記入力テーブル３１に転送され
た機械語のユーザプログラムをアドレッシングするため
のプログラムカウンタＰＣをクリアし、ユーザプログラ
ムの先頭の命令を指定する。

ステップ１０１・・・プログラムカウンタＰＣで指定さ
れる命令を入力テーブル３１から読出し編集テーブル３
２にストアする。以下、この支テップ１０１で読出した
命令を本命令と称す。

ステップ１０２・・・本命令がＬＤ命令か否かを判断す
る。

ステップ１１１・・・本命令が論理演算命令が否かを判
断する。

ステップ１１４，２０５・・・本命令がスタック演算命
令か否かを判断する。

ステップ１０３，２０１．２０７・・・本命、令を含む
ルーコードをＬＤスタック３４にプッシヱする。

ステップ１１３，３０３・・・ＬＤスタック３４がらル
ーコードをプルする。

ステップ１０４，２０３．２０９・・・ＬＤスタック３
４の最新レコードのＯＵＴ命令追加ポインタに、そのレ
コードに含まれる命令の編集テーブル３２における格納
アドレスをポインタとしてセットする。

ステップ２０２，２０８・・・ＬＤスタック３４の最新
レコードのＬ　Ｄ命令追加ポインタに、そのレコードに
含まれる命令の編集テーブル３２、における格納アドレ
スをポインタとしてセットする。

ステップ１１２・・・ＬＤスタック３４の最新レコード
のＯＵ　Ｔ命令追加ポインタを、そのレコードに含まれ
る命令に続く命令（ユーザプログラム上）の編集テーブ
ル３２における格納アドレスに更新する。

ステップ１０５・・・プログラムカウンタＰＣを＋１す
る。

ステップ１０６・・・プログラムカウンタＰＣで指定さ
れる入力テーブル３１のデータがユーザプロゲラ・ムの
最終命令以降のものであるか否か、すなわちユーザプロ
グラムの最後まで処理したか否かを判断する。

ステップ２００，３０１・・・ＬＤスタック３４が空か
否かを判断する。

ステップ２０６・・・ＬＤスタック３４にルーコードの
みストアされているか否かを判断する。

ステップ２０４，２１０・・・ＬＤスタック３４の最新
レコードのＬＤ命令追加ポインタで指定される編集テー
ブル３２の命令に付加されているＩＤ命令追加カウンタ
を＋１する。

ステップ３０２・・・ＬＤスタック３４の最新レコード
の０ＬＪＴ命令追加ポインタで指定される編集テーブル
３２の命令に付加されているＯＵＴ命令追加カウンタを
＋１する。

ステップ４００・・・編集テーブル３２の最初のレコー
ドを指定し、これを読取る。この指定されたレコードを
以下の説明では本レコードと称す。

ステップ４０１・・・本レコードのＬＤ命令追加ｈウン
タが０か否かを判断する。

ステップ４０２・・・ダミーのＬＤ命令を出力テーブル
３３にセットする。

ステップ４０３・・・本レコードのＬＤ命令追加カウン
タを−１する。

ステップ４０４・・・本レコードの命令を出力テーブル
３３にセットするステップ４０５・・・本レコードのＯＵＴ命令追加カウ
ンタが０か否かを判断する。

ステップ４０６・・・ダミーのＯＵＴ命令を出力テーブ
ル３３にセットする。

ステップ４０７・・・本レコードのＯＵＴ命令追加カウ
ンタを−１する。

ステップ４０８・・・編集テーブル３２の次、のレコー
ドを指定する。

ステップ４０９・・・編集テーブル３２の全てのし」−
ドを読取ったか否かを判断する。

ステップ１０９・・・出力テーブル３３に格納された修
正後のユーザプログラムを継電器ラダー回路図の表示デ
ータに変換し、かつその回路図を表示装置５に表示する
。そのとき、ダミーのＬＤ命令とダミーのＯＬＪ　Ｔ命
令は他の命令と区別がつくようにして表示する。

以上本発明の一実施例について詳細に説明したが、この
発明は上記実施例に限定されるものではなく、対象とな
るプログラマブル・コントローラのアー革テクチャや命
令体系、およびユーザプログラムの文法エラーの定義の
仕方に応じて、文法エラーの検出方式や文法エラーの修
正方式は様々に実施すること赤できるものである。また
、修正のために追加したダミーのＬＤ命令や０ＬＩＴ命
令の表示を他の命令と異ならせる方式も、様々に実施す
ることができるものである。

以上の如く、この発明に係るプログラマブル・コントロ
ーラにおけるユーザプログラムの回路図化出力装置によ
れば・、機械語のユーザプログラムに文法エラーが含ま
れている場合、その文法エラーがある規則に従って自動
的に修正され、その修正されたユーザプログラムが継電
器ラダー回路図の形で表示され、かつ修正のために加え
たデータ読込命令およびデータ出力命令が他の命令と区
別できる形で表示されるため、プログラムのエラーに対
する認知は容易であるとともに、その修正のための指針
が示されることになるので、修正を行なうのに便利であ
る。

【図面の簡単な説明】

第１図はこの発明に係る回路図化出力装置の概略ブロッ
ク図、第２図は機械語のユーザプログラムの文法エラー
のチェック、文法エラーの修正。継電器ラダー回路図データへの変換および表示を行なう
ためのシステムプログラムのフローチャート、第３Ａ図
は文法エラーを含んだ機械語のユーザプログラムの一例
を示す図、第３Ｂ図は第３Ａ図のプログラムに修正が加
えられた後のプログラムを示す図、第３Ｃ図は第３Ｂ図
の修正後のプログラムから変換された継電器ラダー回路
図を示す図である。１・・・・・・中央処理装置２・・・・・・プログラマブル・コントローラ３・・・
・・・ＲＡＭ４・・・・・・操作装置５・・・・・・表示装置特許出願人立石電機株式会社第１図第２Ｃ図［ダミー０ＬＪＴ台１ヤイ乍周５ルーナン］１２Ｄｌｌ
　　［４Ｍ−；ドブロア°ラヘ輪案Ｉレー牛ン］第３Ａ
ＩＩＩ　　　　　　第３８ＩＩ第３Ｃ５ｌ

Claims

【特許請求の範囲】

（１）機械ＢＢのユーザプログラムをそれと同等のシー
ケンス制御機能を有する継電器ラダー回路図に変換して
出力する装置において、回路図への変換に先だって機械
語のユーザプログラムの文法エラーをチェックするエラ
ー検出手段と、これにより検出された文法エラーを適宜
な命令間にデータ読込命令またはデータ出力命令を挿入
することによって修正するプログラム修正手段とを有し
、かつ修正のために挿入された命令をその他の命令と区
別できる表示形態で出力することを特徴とするプログラ
マブル・コントローラにおけるユーザプログラムの回路
図化出力装置。〈２）上記エラー検出手段は、機械語のユーザプログラ
ムをその先頭から順番にチェックし、データ読込命令に
よって増加するとともにデータ出力命令によって減少す
る有意データの数を順次求める計数手段と、この計数手
段の計数値より各命令の実行に必要な有意データの不足
を生じるか否かを判断する有意データの不足検出手段と
、有意データの数がデータ出力命令によって零になるか
否を上記計数手段の計数値より判断する有意データの余
剰検出手段とを有し、上記プログラム修正手段は、上記
不足検出手段にて有意データの不足と判断された命令の
直前に上記データ読込命令を挿入する手段と、上記余剰
検出手段にて有意データの余剰と判断されたとき、前段
のデータ読込命令の直前にデータ出力命令を挿入する手
段とを有することを特徴とする特許請求の範囲第１項記
載のプログラマブル・コントローラにおけるユーザプロ
グラムの回路図化出力ｉｉ＊