JPS58144205A - 電子装置 - Google Patents
電子装置Info
- Publication number
- JPS58144205A JPS58144205A JP2602982A JP2602982A JPS58144205A JP S58144205 A JPS58144205 A JP S58144205A JP 2602982 A JP2602982 A JP 2602982A JP 2602982 A JP2602982 A JP 2602982A JP S58144205 A JPS58144205 A JP S58144205A
- Authority
- JP
- Japan
- Prior art keywords
- output
- card
- signal lines
- connector
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1177—Insertion mistake
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1199—Inserting or taking out of boards during power on, hot plug in
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は１）数差列信号線とコネクタを介して接続可能
で、前記並列信号線と同数の信号端子を一側端に設は友
プリント板を備え、轟該プリント板は前記信号端子の各
々と対応する回路を前記信号端子数１りも少ない数搭載
した電子装置に係シ、特にシーケンス制御装置の入出力
装置に利用して好適な電子装置に関する。
で、前記並列信号線と同数の信号端子を一側端に設は友
プリント板を備え、轟該プリント板は前記信号端子の各
々と対応する回路を前記信号端子数１りも少ない数搭載
した電子装置に係シ、特にシーケンス制御装置の入出力
装置に利用して好適な電子装置に関する。
シーケンス制御装置の入出力装置は、１枚のプリント板
（以下、これｔ１カードと称する。）に４点、８点ある
いは１６点の入出力回路を塔載し、点数の増加、減少は
カード単位で行なうぶうにしている。ところが、入出力
回路が特殊な構成である場合、回路が複雑化し、１つの
入出力回路が標準回路の２回路分のスペースを占有して
しまうことが多くある。この場合、１カードに搭載でき
る入出力回路数は半分となることから、裏作、保守、操
作等を考慮し、各入出力番号は奇数′！友は偶数を使用
している。第１図はシーケンス制御装置の出力カードを
例に取って示し比ものであり、１カードに出力回路ｔ−
４回路塔載できるものであるところ、前記した事情にニ
ジ２回路塔載したものを示しである０更に、出力番号は
奇数を使用したものである。この図において、１は演算
処理部、２は出力力７ド、３は出力端子部である。演算
処理部１は出力カード２に対ｔ、４点の出力の各々を信
号ｌｓ４に１って出力カード２に送出する工うにする。
（以下、これｔ１カードと称する。）に４点、８点ある
いは１６点の入出力回路を塔載し、点数の増加、減少は
カード単位で行なうぶうにしている。ところが、入出力
回路が特殊な構成である場合、回路が複雑化し、１つの
入出力回路が標準回路の２回路分のスペースを占有して
しまうことが多くある。この場合、１カードに搭載でき
る入出力回路数は半分となることから、裏作、保守、操
作等を考慮し、各入出力番号は奇数′！友は偶数を使用
している。第１図はシーケンス制御装置の出力カードを
例に取って示し比ものであり、１カードに出力回路ｔ−
４回路塔載できるものであるところ、前記した事情にニ
ジ２回路塔載したものを示しである０更に、出力番号は
奇数を使用したものである。この図において、１は演算
処理部、２は出力力７ド、３は出力端子部である。演算
処理部１は出力カード２に対ｔ、４点の出力の各々を信
号ｌｓ４に１って出力カード２に送出する工うにする。
そして、この複数本の信号線４と出力カード２とはコネ
クタ５を介して接続する１う圧するＣコネクタ５への出
力カード２の接続はカードエツジ方式によって行なう０
出力カード２のコネクタ５に差し込む一側端には各々の
信号１ＩＩＩ４に対応する位置に信号端子としての接栓
６１，６２，６３゜６４が配置しである。出力カード２
には接栓番号１．３に対応する位置にリレーコイル７、
接点８工りなる出力回路としてのリレーＲ１，Ｒ，が接
続しである。そして、リレーＲ１の出力は出力端子部３
の出力端子３．に、リレーＲ３の出力は出力端子部３の
出力端子３．に信号線９を介して接続しである。ここで
、演算処理部１の出力番号１から信号が出力されると、
出力カード２の出力番号１に接線されているリレーコイ
ル７が励磁さ九そのリレー接点８がＯＮし、出力端子５
．から出力される。この出力カード２ｔ−コネクタ５に
逆挿入し几場合は、リレーＲ，，Ｒ，は点線の位置にな
る。し友がって出力端子部３からは信号が出力されなく
なるという欠点があったＣ 本発明の目的は規定のカードに規定数以下の回路しか実
装できないものにおいて、標準のカードと同様にコネク
タに逆に挿入しても使用できる工うなカードを有する電
子装置を提供することにめる〇 上記の目的を達成するため、本発明の特徴とするところ
は、コネクタを介して複数の並列信号線と接続可能で、
前記複数の並列信号線と同数の信号端子を一側端に有し
たプリント板全備え、前記プリント板は前記信号端子数
よ）も少ない数の回路を塔載するものにおいて、前記回
路は前記プリント板を前記コネクタに逆挿入状態で正逆
入状態蜂 と合致する対象な位置にある前記信号端子に接続し、前
記プリント板の前記コネクタへの正逆挿入状態で、前記
信号線の予め定め次信縁線に前記回路が共に接続される
よう前記信号線と前記回路とを配線接続して成る電子装
置にある。
クタ５を介して接続する１う圧するＣコネクタ５への出
力カード２の接続はカードエツジ方式によって行なう０
出力カード２のコネクタ５に差し込む一側端には各々の
信号１ＩＩＩ４に対応する位置に信号端子としての接栓
６１，６２，６３゜６４が配置しである。出力カード２
には接栓番号１．３に対応する位置にリレーコイル７、
接点８工りなる出力回路としてのリレーＲ１，Ｒ，が接
続しである。そして、リレーＲ１の出力は出力端子部３
の出力端子３．に、リレーＲ３の出力は出力端子部３の
出力端子３．に信号線９を介して接続しである。ここで
、演算処理部１の出力番号１から信号が出力されると、
出力カード２の出力番号１に接線されているリレーコイ
ル７が励磁さ九そのリレー接点８がＯＮし、出力端子５
．から出力される。この出力カード２ｔ−コネクタ５に
逆挿入し几場合は、リレーＲ，，Ｒ，は点線の位置にな
る。し友がって出力端子部３からは信号が出力されなく
なるという欠点があったＣ 本発明の目的は規定のカードに規定数以下の回路しか実
装できないものにおいて、標準のカードと同様にコネク
タに逆に挿入しても使用できる工うなカードを有する電
子装置を提供することにめる〇 上記の目的を達成するため、本発明の特徴とするところ
は、コネクタを介して複数の並列信号線と接続可能で、
前記複数の並列信号線と同数の信号端子を一側端に有し
たプリント板全備え、前記プリント板は前記信号端子数
よ）も少ない数の回路を塔載するものにおいて、前記回
路は前記プリント板を前記コネクタに逆挿入状態で正逆
入状態蜂 と合致する対象な位置にある前記信号端子に接続し、前
記プリント板の前記コネクタへの正逆挿入状態で、前記
信号線の予め定め次信縁線に前記回路が共に接続される
よう前記信号線と前記回路とを配線接続して成る電子装
置にある。
以下、＃！２図に示す本発明の一実施例について説明す
る。すなわち、本発明ｉｃ工れば出力回路としてのリレ
ーＲＩ＊Ｒ１を信号端子としての接栓６．。
る。すなわち、本発明ｉｃ工れば出力回路としてのリレ
ーＲＩ＊Ｒ１を信号端子としての接栓６．。
６、に接続する。この位置は出力カード２をコネクタ５
に逆挿入した状態で正挿入状態と合致する位置である。
に逆挿入した状態で正挿入状態と合致する位置である。
そして、演算処理部１の出力番号３と出力番＊ｔｔ−（
ｉ！号縁線４交差させることに工）、出力番号の奇数に
対応するようにする０ま友、出力カード２の出力も信号
＠９で交差させることにニジ、出力端子部３には出力番
号順に配置する〇すなわち、出力カード２の正逆挿入状
態で、信号ｌ１１４の予め定め交信縁線にリレーＲ１，
Ｒ，が共に接続される工う配線する。なお、この配線は
出力カード２上の配線で行なってもよいが、プリント板
の標準化を考慮すれば、実施例の工うに信号線の操作で
行な、うことが望ましい。
ｉ！号縁線４交差させることに工）、出力番号の奇数に
対応するようにする０ま友、出力カード２の出力も信号
＠９で交差させることにニジ、出力端子部３には出力番
号順に配置する〇すなわち、出力カード２の正逆挿入状
態で、信号ｌ１１４の予め定め交信縁線にリレーＲ１，
Ｒ，が共に接続される工う配線する。なお、この配線は
出力カード２上の配線で行なってもよいが、プリント板
の標準化を考慮すれば、実施例の工うに信号線の操作で
行な、うことが望ましい。
この工う圧すれば、出力カード２をコネクタ５に逆に挿
入しても問題なく使用できるようになる０以上、実施例
においては、回路としてリレーＲ８゜Ｒ，ｔｌ−使用し
た場合について述べたが、牛導体素子等ｔ−使用した他
の回路であっても工いＯｌた、＠路は出力回路に限定さ
れるものでなく、機能の異なる他の回路であっても本発
明の適用は可能である。更に、１カード上の回路数は実
施例の４点に限定されず、その数は任意である、更に又
、本発明はシーケンス制御装量に限定されるものでなく
、他の電子装置への適用も可能である。
入しても問題なく使用できるようになる０以上、実施例
においては、回路としてリレーＲ８゜Ｒ，ｔｌ−使用し
た場合について述べたが、牛導体素子等ｔ−使用した他
の回路であっても工いＯｌた、＠路は出力回路に限定さ
れるものでなく、機能の異なる他の回路であっても本発
明の適用は可能である。更に、１カード上の回路数は実
施例の４点に限定されず、その数は任意である、更に又
、本発明はシーケンス制御装量に限定されるものでなく
、他の電子装置への適用も可能である。
以上の説明から明らかな工うに、本発明に工れば、規定
のカードに規定数以下の回路しか実装できないカードで
も、標準のカードと同＆番てコネクタに逆に挿入しても
使用できる電子装置ｒ得ることができる。
のカードに規定数以下の回路しか実装できないカードで
も、標準のカードと同＆番てコネクタに逆に挿入しても
使用できる電子装置ｒ得ることができる。
第１図は従来例を示す接続図、第２図１は本発明の一実
施例を示す接続図である０ １：演算処理部、２；出力カード、６；出力端子部、Ａ
：コネクタ、５：信号端子を構成する接栓、Ｒ１，Ｒ，
：回路′ｆ：構成
施例を示す接続図である０ １：演算処理部、２；出力カード、６；出力端子部、Ａ
：コネクタ、５：信号端子を構成する接栓、Ｒ１，Ｒ，
：回路′ｆ：構成
Claims (1)
- 【特許請求の範囲】 コネクタを介して複数の並列信号線と接続可能で、前記
複数の並列信号線と同数の信号端子を一＠端に有したプ
リント板全備え、前記プリント板は前記信号端子数ニジ
も少ない数の回路を塔載するものｔｒおい−ｒ、前記回
路は前記ブ１１ント板を前記コネクタに逆挿入状態で正
挿入状態と合致する珠 対象な位置にある前記信号端子に接続し、前記プリント
板の前記コネクタへの正逆挿入状態で、前記信号線の予
め定めた信号１１１ｖｃ前記回路が共に接続される工う
前記信号線と前記回路とを配線接続して成る電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2602982A JPS58144205A (ja) | 1982-02-22 | 1982-02-22 | 電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2602982A JPS58144205A (ja) | 1982-02-22 | 1982-02-22 | 電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58144205A true JPS58144205A (ja) | 1983-08-27 |
Family
ID=12182273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2602982A Pending JPS58144205A (ja) | 1982-02-22 | 1982-02-22 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58144205A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62152304A (ja) * | 1985-12-24 | 1987-07-07 | 三菱化学株式会社 | リレ−板 |
-
1982
- 1982-02-22 JP JP2602982A patent/JPS58144205A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62152304A (ja) * | 1985-12-24 | 1987-07-07 | 三菱化学株式会社 | リレ−板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4468612A (en) | Arrangement for indicating when different types of electrical components are interconnected | |
| US5491830A (en) | Automatic slot identification and address decoder arrangement | |
| US4808114A (en) | I/O unit terminal base with external connection terminals, socket for mounting relays, and connector for cable to CPU | |
| JPS58144205A (ja) | 電子装置 | |
| JPS6227409B2 (ja) | ||
| JP2001230504A (ja) | フレキシブル配線基板およびその回路基板への接続構造 | |
| JPS5847726B2 (ja) | プリント配線板装置 | |
| JPH0124860Y2 (ja) | ||
| JPH06230809A (ja) | ビルディングブロック構造のプログラマブルコントローラ用ユニット | |
| JPS5849590Y2 (ja) | プリント基板の插抜検知装置 | |
| JP2843723B2 (ja) | フレキシブルプリント基板による蛍光表示管とプリント基板の接続構造 | |
| JPS6047385A (ja) | 中間接続コネクタ | |
| JPH02235126A (ja) | ユニット誤挿入防止システム | |
| JP2565382B2 (ja) | 回線接続切替回路 | |
| JPS6366988A (ja) | 割り基板 | |
| JPS63261685A (ja) | 多端子コネクタ | |
| JP2001135202A (ja) | プリント基板の装着機構 | |
| JPS6130100A (ja) | 電気的構成ユニツト | |
| JPH05114773A (ja) | プリント基板 | |
| JPH03237566A (ja) | 平衡伝送配線情報生成システム | |
| JPH04121979A (ja) | コネクタ接続状態検出システム | |
| JPH04274181A (ja) | プリント基板間接続用コネクタ構造 | |
| JPH06168767A (ja) | 印刷配線板 | |
| JPH03241794A (ja) | 活線挿抜方式 | |
| JPS63100792A (ja) | 印刷配線板 |