JPS58143553A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58143553A JPS58143553A JP57026124A JP2612482A JPS58143553A JP S58143553 A JPS58143553 A JP S58143553A JP 57026124 A JP57026124 A JP 57026124A JP 2612482 A JP2612482 A JP 2612482A JP S58143553 A JPS58143553 A JP S58143553A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- silicon wafer
- silicon
- solder foil
- separated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法、籍に、半導体ウェハ状
態で半導体ベレットとなる部分にはんだ電極を形成して
おき、半導体クエハを切断して個々の半導体ベレットを
得る粂遣方法に関するものである。
態で半導体ベレットとなる部分にはんだ電極を形成して
おき、半導体クエハを切断して個々の半導体ベレットを
得る粂遣方法に関するものである。
従来、半導体ベレットへはんだ電極を形成させる方法と
して、第１図から第３図に示すように、オずｐｎ接会を
形成する丸めの拡散等の１根が終了し九シリコンウェハ
１の両面にニッケル層２を設け、両面にシリコンクエバ
１と同極のはんだ陥３を搭載して還元性雰囲気、例えば
水嵩雰囲気中で加熱して一様に溶験接会させてから第２
図のように格子状にスクライビングしてペレット化して
い＊、ｓａ図はペレット化されたシリコンウェハ）１１
の断面を示す４のであるが、スクライビング時にはんだ
微粉３ａが付着したり、切断部に歪層が生ずるので、と
のｔｔでは基板ヘボンディングしても耐圧特性への悪影
響がめった。このためペレット化されたシリコンベレッ
トの側面付着物と切断歪層をエツチング等で除去する１
榔が必要である。しかしエツチング液残渣の有無のＭＶ
が困−であると同時に、はんだ表面が汚れることからボ
ンディング不良、特に秦会部にボイドが発生するなどの
問題が生じたり、はんだ箔３を接層させたシリコンウェ
ハｌをベレット状にスクライビングするのにかなりの時
間が必要であるなど歩−り上の問題も生じてい友。
して、第１図から第３図に示すように、オずｐｎ接会を
形成する丸めの拡散等の１根が終了し九シリコンウェハ
１の両面にニッケル層２を設け、両面にシリコンクエバ
１と同極のはんだ陥３を搭載して還元性雰囲気、例えば
水嵩雰囲気中で加熱して一様に溶験接会させてから第２
図のように格子状にスクライビングしてペレット化して
い＊、ｓａ図はペレット化されたシリコンウェハ）１１
の断面を示す４のであるが、スクライビング時にはんだ
微粉３ａが付着したり、切断部に歪層が生ずるので、と
のｔｔでは基板ヘボンディングしても耐圧特性への悪影
響がめった。このためペレット化されたシリコンベレッ
トの側面付着物と切断歪層をエツチング等で除去する１
榔が必要である。しかしエツチング液残渣の有無のＭＶ
が困−であると同時に、はんだ表面が汚れることからボ
ンディング不良、特に秦会部にボイドが発生するなどの
問題が生じたり、はんだ箔３を接層させたシリコンウェ
ハｌをベレット状にスクライビングするのにかなりの時
間が必要であるなど歩−り上の問題も生じてい友。
本発明の目的は、ベレット化するためのはんだ＊地部の
切断による歪やはんだ微粉の付着を生ずることがなく、
電気特性不良が起きない半導体装置の製造方法を提供す
るにある。
切断による歪やはんだ微粉の付着を生ずることがなく、
電気特性不良が起きない半導体装置の製造方法を提供す
るにある。
本発明製造方法の％黴とするところは、還元性雰囲気中
で半導体ウェハに仮付は固定したけんだ箔と半導体ウェ
ハをダブルビーム熱源線ヲ用いて、先ず、はんだ箔を溶
融分離させる熱ｙ１４１ｉｉを走らせ、次に、半導体ク
エへを溶融切断する熱源線を走査させることにある。
で半導体ウェハに仮付は固定したけんだ箔と半導体ウェ
ハをダブルビーム熱源線ヲ用いて、先ず、はんだ箔を溶
融分離させる熱ｙ１４１ｉｉを走らせ、次に、半導体ク
エへを溶融切断する熱源線を走査させることにある。
以ド、本発明の一実施例を第４図〜第７図により説明す
る。
る。
８ｇ４図は、本発明のダブルビームレーザ光ｍｓ直で半
導体ウェハ上の仮付けはんだ箔と半導体ウェハを酊−分
離、浴融切断する方法の説明図である。
導体ウェハ上の仮付けはんだ箔と半導体ウェハを酊−分
離、浴融切断する方法の説明図である。
第５図は、ダブルビームレーザ光４！ｉ！装置と走査す
法との礪成図である。
法との礪成図である。
両図に示すように、予め表面保障膜としてガラス４、Ｓ
ｉ０，４１を有し豪数個のベレットにｆ）離され、表面
に金員電極膜６、例えばＮｉ、Ｃｒ−Ｎ１−λｇ８Ｋを
有するシリコンウェハ１の両１用に、前記シリコンウェ
ハ１と同等の外形寸法のはんた箔５（例えばＰｂ−５Ｓ
Ｓｎ−１，５慢Ａｇｔｘんた）を還元性雰囲気中で加熱
して仮付は固定した／リコンウエハ１を、ダブルビーム
レーザ光線の−δのレーザ光４１１０で前記シリコンウ
ェハ１上に１反付は固定したけんだ箔５のみをｆ＃融分
離するように、矢印にて示す如く走査させる。りいでｔ
ｔｂａのレーザ光線８で溶融分離した関ｌ！Ｊｓがらシ
リコンウェハｌ上のガラス４、シリコンクエバ１を浴融
切断するように走査させることにより、削配ンリーｘン
ｆｙｘハ１上のはんだ箔５を複数個のシリコンベレット
形状に分離し、シリコンウェハの状ゆでＸ７リコンペレ
ツトのはんだ電極を一括形成する。
ｉ０，４１を有し豪数個のベレットにｆ）離され、表面
に金員電極膜６、例えばＮｉ、Ｃｒ−Ｎ１−λｇ８Ｋを
有するシリコンウェハ１の両１用に、前記シリコンウェ
ハ１と同等の外形寸法のはんた箔５（例えばＰｂ−５Ｓ
Ｓｎ−１，５慢Ａｇｔｘんた）を還元性雰囲気中で加熱
して仮付は固定した／リコンウエハ１を、ダブルビーム
レーザ光線の−δのレーザ光４１１０で前記シリコンウ
ェハ１上に１反付は固定したけんだ箔５のみをｆ＃融分
離するように、矢印にて示す如く走査させる。りいでｔ
ｔｂａのレーザ光線８で溶融分離した関ｌ！Ｊｓがらシ
リコンウェハｌ上のガラス４、シリコンクエバ１を浴融
切断するように走査させることにより、削配ンリーｘン
ｆｙｘハ１上のはんだ箔５を複数個のシリコンベレット
形状に分離し、シリコンウェハの状ゆでＸ７リコンペレ
ツトのはんだ電極を一括形成する。
同、ｌｂ、５ａＦｉ齢断部である。
前記方法は、第５図に示すように、／リフ／ウェハｌ上
のはんた陥５、ガラス４とンリコンウエＩ−１ノ一部ｌ
ｂを、溶断が可能でめるように、ビーム光１１１０．８
の出力ｗＩ４贅は、はんだ范浴−外履するビーム径は少
なくてもシリコンウェハ１を溶融切断するビーム径より
も大きくシ、ビーム先端がシリコンウェハ１のガラス４
に接しない程度に、ビーム発振装［１１ｅ１２．１３で
ｖＩ！４整で龜るような装置によると害鳥に目的が達成
できる。を九ビーム光１ｆＩ８．１０のヘッド７．９が
一体となつ九機構１１にすることにより高精度、高能力
ではんた亀嘲が形成できる。前記の溶融分離、溶融切断
を竹う一１１１汀、レーザ光線ヘッド７．９の移動、あ
るいはシリコンウェハ１のホルダーの移動など、いずれ
の方式でも本目的はＳ成し優るものである。
のはんた陥５、ガラス４とンリコンウエＩ−１ノ一部ｌ
ｂを、溶断が可能でめるように、ビーム光１１１０．８
の出力ｗＩ４贅は、はんだ范浴−外履するビーム径は少
なくてもシリコンウェハ１を溶融切断するビーム径より
も大きくシ、ビーム先端がシリコンウェハ１のガラス４
に接しない程度に、ビーム発振装［１１ｅ１２．１３で
ｖＩ！４整で龜るような装置によると害鳥に目的が達成
できる。を九ビーム光１ｆＩ８．１０のヘッド７．９が
一体となつ九機構１１にすることにより高精度、高能力
ではんた亀嘲が形成できる。前記の溶融分離、溶融切断
を竹う一１１１汀、レーザ光線ヘッド７．９の移動、あ
るいはシリコンウェハ１のホルダーの移動など、いずれ
の方式でも本目的はＳ成し優るものである。
第６図は、ダブルビームレーザ光線でベレット形状にス
クライビングされ九シリコンウェハｌの断面構造図であ
る。シリコンウェハｌの下面に４ダブルビームレーザ光
線を本発明に従りて走査している。
クライビングされ九シリコンウェハｌの断面構造図であ
る。シリコンウェハｌの下面に４ダブルビームレーザ光
線を本発明に従りて走査している。
ダブルビームレーザ光線を走査させた場合、シリコンウ
ェハ１に仮付は固定されたはんだ箔５は、先何迦食する
ビーム光−で局部的に溶融され、我（３）張力によって
ベレットの金ｌＩ４１Ｅ極６側に集ってはんだ溶断部５
ａのようにな沙、はんた亀ネ闇ｔζ間隙が生ずる。この
間隙を通して追従するビーム光線が走査することにより
、前記はんた箔５を浴融切断することによるガラス４な
ど表面沫禮膜−・のけんだ溶着が生ずることなく、スク
ライビングができる。
ェハ１に仮付は固定されたはんだ箔５は、先何迦食する
ビーム光−で局部的に溶融され、我（３）張力によって
ベレットの金ｌＩ４１Ｅ極６側に集ってはんだ溶断部５
ａのようにな沙、はんた亀ネ闇ｔζ間隙が生ずる。この
間隙を通して追従するビーム光線が走査することにより
、前記はんた箔５を浴融切断することによるガラス４な
ど表面沫禮膜−・のけんだ溶着が生ずることなく、スク
ライビングができる。
第７図は、上記の工程で得たシリコンベレットＩＣを導
電り一ド１４に組込んではんた１１こ１リボンデイング
し九状態の断面構造図である。
電り一ド１４に組込んではんた１１こ１リボンデイング
し九状態の断面構造図である。
本発明製造方法によれば、第７図のように、シリコンベ
レット１ｃＩＩＩＩ面にはんだ微粉やエツチング液残渣
の付着はなく、従って電気特性上の問題もなく、接着は
んだ部５ｂの厚さのはらうさも殆生しないので高信幀性
の半導体装置を＾歩留りで帰ることができる。
レット１ｃＩＩＩＩ面にはんだ微粉やエツチング液残渣
の付着はなく、従って電気特性上の問題もなく、接着は
んだ部５ｂの厚さのはらうさも殆生しないので高信幀性
の半導体装置を＾歩留りで帰ることができる。
なお、ダブルビームレーザ光線の代りの熱源線として、
ダブルの電子ビームも町艷であり、はんだを分離する側
の熱源としてアーク、光ビーム等を組餘わせることはロ
エ能である。
ダブルの電子ビームも町艷であり、はんだを分離する側
の熱源としてアーク、光ビーム等を組餘わせることはロ
エ能である。
第１図〜第３図は従来の半導体装置の製造方法を工程毎
にホす図、第４図〜第７図は本発明の半導体装置の製造
方法の一実施飼を工程毎に示す図である。 １・・・ンリコンウエノ−，ｌａ、ｌｃ・・・シリコン
ペレット、１ｂ・・・溶断部、２・・・ニッケル層、３
．５・・・はんだ箔、３ｍ・・・はんだ微粉、４・・・
ガラス、５・・・はんた箔、５ト・・ｍｖｆｒ部、５ｂ
・・・接着はんだ部、６・・・金織電極膜、７．９・・
・レーザ光線ヘッド部、８．１０・・・レーザ光線、１
１・・・一体機慎、１２、ぞ １ 副 第２図 ぞ♂Ｈ ぞ ４ ｍ
にホす図、第４図〜第７図は本発明の半導体装置の製造
方法の一実施飼を工程毎に示す図である。 １・・・ンリコンウエノ−，ｌａ、ｌｃ・・・シリコン
ペレット、１ｂ・・・溶断部、２・・・ニッケル層、３
．５・・・はんだ箔、３ｍ・・・はんだ微粉、４・・・
ガラス、５・・・はんた箔、５ト・・ｍｖｆｒ部、５ｂ
・・・接着はんだ部、６・・・金織電極膜、７．９・・
・レーザ光線ヘッド部、８．１０・・・レーザ光線、１
１・・・一体機慎、１２、ぞ １ 副 第２図 ぞ♂Ｈ ぞ ４ ｍ
Claims (1)
- １、 半導体クエハの半導体ベレットとなる部分く金属
電極膜を設け、それ以外の部分には表面保鏝膜を設けて
おいて、はんた箔を仮付固定し、はんだ箔のみを溶断す
る熱源線を走査してはんだ箔を金属電極膜上にはんだ電
極として溶断し、次に、溶断した間に更に熱源線を走査
して上記表面保鏝膜および半導体ウェハを溶断し、半導
体ウェハをスクライブして半導体ベレットを得ることを
％黴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57026124A JPS58143553A (ja) | 1982-02-22 | 1982-02-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57026124A JPS58143553A (ja) | 1982-02-22 | 1982-02-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58143553A true JPS58143553A (ja) | 1983-08-26 |
| JPS634941B2 JPS634941B2 (ja) | 1988-02-01 |
Family
ID=12184811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57026124A Granted JPS58143553A (ja) | 1982-02-22 | 1982-02-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58143553A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002094528A1 (en) * | 2001-05-24 | 2002-11-28 | Kulicke & Soffa Investments, Inc. | Dual laser cutting of wafers |
| KR100514075B1 (ko) * | 1998-12-04 | 2005-11-25 | 삼성전자주식회사 | 레이저 빔을 이용한 기판용 및 액정표시기 패널용절단 장치 |
| US7446022B2 (en) * | 2005-03-25 | 2008-11-04 | Disco Corporation | Wafer laser processing method |
| US7772090B2 (en) * | 2003-09-30 | 2010-08-10 | Intel Corporation | Methods for laser scribing wafers |
| EP2520394A1 (de) * | 2011-05-05 | 2012-11-07 | INTERPANE Entwicklungs-und Beratungsgesellschaft mbH | Vorrichtung und Verfahren zum Randentschichten und Kerben beschichteter Substrate mit zwei von der gleichen Seite auf das beschichtete transparente Substrat einwirkenden Laserquellen |
| NL2026427A (en) | 2019-09-10 | 2021-05-12 | Tokyo Seimitsu Co Ltd | Laser machining apparatus |
-
1982
- 1982-02-22 JP JP57026124A patent/JPS58143553A/ja active Granted
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100514075B1 (ko) * | 1998-12-04 | 2005-11-25 | 삼성전자주식회사 | 레이저 빔을 이용한 기판용 및 액정표시기 패널용절단 장치 |
| WO2002094528A1 (en) * | 2001-05-24 | 2002-11-28 | Kulicke & Soffa Investments, Inc. | Dual laser cutting of wafers |
| US7772090B2 (en) * | 2003-09-30 | 2010-08-10 | Intel Corporation | Methods for laser scribing wafers |
| US8364304B2 (en) | 2003-09-30 | 2013-01-29 | Intel Corporation | Methods and apparatus for laser scribing wafers |
| US7446022B2 (en) * | 2005-03-25 | 2008-11-04 | Disco Corporation | Wafer laser processing method |
| EP2520394A1 (de) * | 2011-05-05 | 2012-11-07 | INTERPANE Entwicklungs-und Beratungsgesellschaft mbH | Vorrichtung und Verfahren zum Randentschichten und Kerben beschichteter Substrate mit zwei von der gleichen Seite auf das beschichtete transparente Substrat einwirkenden Laserquellen |
| NL2026427A (en) | 2019-09-10 | 2021-05-12 | Tokyo Seimitsu Co Ltd | Laser machining apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS634941B2 (ja) | 1988-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080002460A1 (en) | Structure and method of making lidded chips | |
| TWI545662B (zh) | 使用雷射光密封與接觸基板的方法以及電子模組 | |
| JP2011025611A (ja) | 加工対象物切断方法 | |
| JPS58143553A (ja) | 半導体装置の製造方法 | |
| US3680198A (en) | Assembly method for attaching semiconductor devices | |
| JPH08264491A (ja) | 半導体デバイスのチップ分離方法及び半導体デバイス固定用エキスパンドシート | |
| KR100764393B1 (ko) | 고출력 어레이형 반도체 레이저 장치 제조방법 | |
| JPS58135654A (ja) | 半導体装置の製造方法 | |
| JP4572984B2 (ja) | レーザ溶接構造およびレーザ溶接方法 | |
| JP5560468B2 (ja) | 薄膜サーミスタセンサおよびその製造方法 | |
| US5644478A (en) | Electronic component and its manufacturing method | |
| JPH08264819A (ja) | 半導体装置及び該製造方法 | |
| JPH0793304B2 (ja) | バンプ電極の形成方法 | |
| JPS635537A (ja) | 半導体装置 | |
| JP4155574B2 (ja) | 半導体素子の実装装置および電子部品 | |
| JPS6037137A (ja) | 半導体チツプ実装体の製造方法 | |
| US5417363A (en) | Process for bonding contacts to a contact base by hard soldering and semifinished product which can be obtained by this process | |
| JPS6240119B2 (ja) | ||
| JPH10183382A (ja) | めっき皮膜の部分的剥離方法および半導体装置用ステムの製造方法 | |
| JPS603134A (ja) | ワイヤボンデイング方法 | |
| JPS63181455A (ja) | Ｉｃパツケ−ジの封止方法 | |
| JP5351267B2 (ja) | 半導体部品、半導体ウェハ部品、半導体部品の製造方法、及び、接合構造体の製造方法 | |
| JPS58176951A (ja) | 半導体素子のはんだ電極形成方法 | |
| JPS6450475A (en) | Manufacture of thin film solar cell | |
| JPS59983A (ja) | 半導体レ−ザ装置の製造方法 |