JPS58176951A - 半導体素子のはんだ電極形成方法 - Google Patents

半導体素子のはんだ電極形成方法

Info

Publication number
JPS58176951A
JPS58176951A JP57058153A JP5815382A JPS58176951A JP S58176951 A JPS58176951 A JP S58176951A JP 57058153 A JP57058153 A JP 57058153A JP 5815382 A JP5815382 A JP 5815382A JP S58176951 A JPS58176951 A JP S58176951A
Authority
JP
Japan
Prior art keywords
solder
semiconductor wafer
semiconductor
cut
pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57058153A
Other languages
English (en)
Inventor
Tadao Kushima
九嶋　忠雄
Masahiro Aida
合田　正広
Tasao Soga
太佐男 曽我
Komei Yatsuno
八野　耕明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57058153A priority Critical patent/JPS58176951A/ja
Publication of JPS58176951A publication Critical patent/JPS58176951A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 不発８Ａは、半導体系子へはんた電憔倉形成格せる方法
に係り、特に牛専捧ウェハの状態で、仮督灯したはんだ
箔と半導体ウェハ會し−サ光線等で溶融切町して、ぺし
′ット金＾′ｗＬ億膜′＼はんた電憔倉一括形成さぜゐ
方法に関するものである。
従米半導体木子へはんた１１／Ｌ極を形成ちぜる方法と
して、第１図（ａ）に示すように、表１ｔＩ保繰膜２ａ
。
２ｂ、で複数個のペレット形状に分離し金属電極膜３を
形成させた半纏体ウェハ１を、（ｂ）に示すように７ラ
ツクスを用いて＃Ｍはんだ浴櫓４に浸漬して引き上り、
（Ｃ）に示すようにはんだ電極５ａ、５ｂ倉形成させて
いた。
しかしながら従来方法では、半導体ウェハ１ｆｒ１１ｉ
Ｉ＋温のはんだ険に浸漬するため割ｎが発生したり、フ
ランクス倉便用ｙるので洗浄工程が不可欠でかつ１１雑
なため歩笛りが悪く、また浸漬方法で倚るはんだ電懐５
ａ、５ｂは、厚さや形状が不均一であることから第２図
（ａ）の如く組立てる時にペレット６が不安定になった
り、はんだ電極５ａ、５ｂを溶融して導電リード７に接
合すると、（ｂ）の如く類いて接合さｔ′Ｌ舟性歪性不
良党するなと多くの問題があった。
本発明の目ロジは、フランクス會用いないで牛４体ウェ
ハ両囲の抜叙１−のペレット形状の金属電極膜に、均一
でかつ所定量のはんた電極’に一括形成させ、安価でか
つ尚夕餉りの牛４Ｓ＋累子會得心ことが出来るはんだ電
極形成方法全提供することにある。
本発明は、フラックスを用いないで半導体ウェハにはん
だ電極を形成させる方法として、還元性雰囲気中で半導
体ウェハに所定量のはんだ箔を仮付けし、レーザ光線の
熱工不ルキーで溶融切断して半導体ウェハの状態で複数
個のペレット形状の金属電＆膜に均一でかつ所定量のは
んだ電極ｅ　一括形成させることを％黴とするものであ
る。半導体ウェハにはんだ箔を仮付けする状態は、はん
だ箔の原形を保てる限界までの温度に加熱することでる
る。
以下、本発明の一実施例を第３図〜第６図により説明す
る。
第３図は、本発明ではんだ電極を形成する半導体ウェハ
の構造図で、（匈は半導体ウェハの平面図、（ｂ）は縦
断面図でるる。
半導体ウェハ１の表層１１ｏは、表向保讃膜２ｇ、２ｂ
で複数個のペレット形状に分離し表面に金属電極膜３を
形成させである。はんだ電極を形成させる部分は金属電
極Ｍ３ｉｉ＋でめり、表面保賎膜２ａ、２ｂＦｉはんだ
が付かないガラス材、８＋Ｏ＊ｍｌを用いている。
第４凶は、半導体ウェハにはんだ電極を形成させる方法
の構成図である− あらかじめガラス、５Ｉ０２膜２　ａ　、　２　ｂ　テ
ｌｌｆｆｌ（ｍのペレット形状に分離した表向に金＾電
極膜３例えばＮ　Ｉ、　Ｃｒ　　Ｎ＋　　’Ａｇ　ＪＩ
Ｉ！を有する半導体ウェハの上下に、はんだ箔８（例え
ばＰｂ−５−８ｎ−１，５９６Ａｇはんだ）、はんだ箔
８を半導体ウェハｌの金属を極膜３に密層が出来かつ半
導体ウェハ１のそりを平担に修正するための突起９ａｔ
−有し次セラミック治具９の唄に塔載させ、さらに上部
より半導体ウェハのそり修正が可能な荷重板１０を載せ
、還元性雰囲気中、例えば水素カスｔ′流し込んだ雰囲
気中で、はんだ箔８の原形を保てる限界までの温度（例
えｆ″ｉＰｂ　−５％　Ｓｎ　−１，５ＳＡｇはんだの
固相温１ｉ２９６Ｃ）に加熱して金属電極膜３に仮付け
してほんだ電憔會固定させる。
第５図は、第４図の方法で半導体ウェハ１に仮付は固定
したはんだ箔８と半導体ウニノ・１をペレット形状に分
割する方法すなわち半導体素子のはんだ電＆を形成させ
る方法の説明図である。
半導体ウェハ１のペレット形状表面の金属電極膜３に仮
付は固定したはんだ箔８を、レーザ光線１１等の熱エネ
ルギーで、まず半導体ウニノＳ１の上下側のはんだ箔８
と８＋Ｏ＠膜２ｂを溶融切断し、ついで上側のはんだ箔
８とガラス材２とを１半導体ウェハ１の一部までの切込
み１２１．１２ｂが入る程度に溶融切断することにより
、半導体ウェハの状態で、ペレット形状の金属電極膜３
＠に均一厚さで一定量のはんだ電極を一括形成させるこ
とが出来、さらに半導体ウェハ１のレーザ光線での切込
み１２ｍ、１２ｂに沿って分割すると、はんだ電＆５ａ
、５ｂ　を形成させた半導体素子が得ら扛る。
また、第６図（ａ）に示すように、半導体ウェハ１に仮
付は固定したはんだ箔８のみをあらかじめレーザ″／ｌ
、線で溶融切断し、水素カス雰囲気中で溶融分離させて
から（ｂ）に示すように半導体ウェハ１をレーザ光線で
更に溶融切断することによっても同じ卑さで一定量のは
んだ電極５ａ、５ｔ）ｔ”、半導体素子に形成させるこ
とが出来る。
本発明に１扛ば、フラックスを用いないので複雑なフシ
ックス洗浄工程が不必要となり、また半導体ウェハのは
んだ浴浸漬での割ｎもなく、半導体ウェハの状態でペレ
ット形状の金Ｓ電極膜に、均一厚さでかう一定量のはん
だ電極を一括形成することが出来、促って安価に高歩留
りの半尋体累子ｔＳ易に得ることが出来、しいては半導
体素子組立時の傾き不良も発生せず、さらに高歩ｗυで
信頼性の＾い半導体装置が得らする。
【図面の簡単な説明】
第１図ｔａｇ米法を示しており（ａ）は半導体ウェハの
部分縦１ｉＩＴ１図、（ｂ）ｆｉはんた浴授漬縦断向図
、（Ｃ）ははんだ′＃Ｌ極形成恢の半導体ウェハの縦断
囲図、第２図（ａ）は征米伝によって得たペレットの半
２４俸菓子組立前の縦断面図、第２図（ｂ）は組立後の
縦−１１図、第３図本発明で用いる半導体ウェー・倉示
しており（ａ）は半導体ウェハの部分面図、（ｂ）は半
導体ウェハの部分縦断開図、第４図は本発明の一工程を
示し半導体ウェハ、はんだ箔、突起ｒ８兵、荷ム板金型
ねた状態金示す縦断面図、第５図は本発明の一工程を示
しレーザ光切断状態の縦断面図、第６図は本発明の真な
る実施例を示しており（旬にレーザ光切１ａｉｒ後の半
導体ウェハ縦Ｗｒ向図、（ｂ）ははんだ溶Ｐ＃ｉＡ後し
−サ光線切断の鰍断叩図である。 １・・・半導体ウェハ、２ａ、２ｂ・・・表面保映膜、
３・・・金属電極膜、５ａ、５ｂ・・・はんた篭憔、６
・・・ペレット、７・・・導電リード、８・・・はんだ
箔、９・・・突起冶具、９ａ・・・突起、ｌＯ・・・荷
重板、１１・・、・レーザ光線、１２ａ、１２ｂ・　ｕ
−９８１ｍ部。

Claims (1)

  1. 【特許請求の範囲】 １、片面または肉面が、表ｌ１１０保護膜で複数個のペ
    レット形状に分離さＢＸ表面が金属電極膜からなる半導
    体ウェハにはんた電憔會形成さぜる方法において、任意
    杉林のはんた箔ｒ片面または両面に塔載し、該はんだ箔
    の形状が変形しない温度に加熱して前記半導体ウェハに
    仮付は固定し友恢、一方ま几は両方よりレーザ光線等の
    熱エネルギー源で該仮付けはんだ箔と両組半導体ウェハ
    を溶融切断して、前記半導体ウェハの複数個のペレット
    金属電極膜へ均一な厚さと所定量のはんだ電極會一括形
    成させることを％黴とする半導体素子のはんだ電極形成
    方法。 ２．１１１１記半導体ウェハに仮付けし几はんだ箔のみ
    會し−ザ光融等で溶融切断した置、該はんだ箔ｔｆＦ！
    融温屓に加熱し分離させてから半導体ウェハｔレーｆｌ
    ｉ等の熱エネルギー源で複数イーのペレット形状に溶融
    切１１ｒして分割する特許請求範囲の第１項記載の半導
    体系子のけんだ電憔形成方法。
JP57058153A 1982-04-09 1982-04-09 半導体素子のはんだ電極形成方法 Pending JPS58176951A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57058153A JPS58176951A (ja) 1982-04-09 1982-04-09 半導体素子のはんだ電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57058153A JPS58176951A (ja) 1982-04-09 1982-04-09 半導体素子のはんだ電極形成方法

Publications (1)

Publication Number Publication Date
JPS58176951A true JPS58176951A (ja) 1983-10-17

Family

ID=13076041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57058153A Pending JPS58176951A (ja) 1982-04-09 1982-04-09 半導体素子のはんだ電極形成方法

Country Status (1)

Country Link
JP (1) JPS58176951A (ja)

Similar Documents

Publication Publication Date Title
US3217088A (en) Joining glass members and encapsulation of small electrical components
JP3285294B2 (ja) 回路モジュールの製造方法
US8490430B2 (en) Process for fusing glass
JPS5494293A (en) Semiconductor laser device
JP6724851B2 (ja) 基材、それを用いたモールドパーケージ、基材の製造方法、およびモールドパッケージの製造方法
FR2491259B1 (fr) Dispositif a semi-conducteurs et son procede de fabrication
JPS5836939A (ja) ガラスウエハの切断方法
JPS58176951A (ja) 半導体素子のはんだ電極形成方法
US4504427A (en) Solder preform stabilization for lead frames
US3585711A (en) Gold-silicon bonding process
JPS58143553A (ja) 半導体装置の製造方法
TW201901788A (zh) 加工對象物切斷方法
JPS59159583A (ja) 半導体発光装置
JP2006073977A (ja) レーザー照射を利用したウェーハレベルパッケージの作製方法
JPS56165333A (en) Mounting method for electronic parts
JPH02104119A (ja) 表面弾性波素子の実装方法
WO2023223868A1 (ja) 接合方法、半導体デバイスの製造方法及び半導体デバイス
JPS63204687A (ja) 半導体素子の製造方法
JPH0135798B2 (ja)
JPS63272082A (ja) レンズユニツトの製造方法
JPS59117238A (ja) 半導体装置の製造方法
JPS6139536A (ja) ワイヤボンダ
JPS57170612A (en) Mounting method for glass-sealed quartz oscillator
JPS59132146A (ja) 半導体装置のパツケ−ジング方法
JPS56146243A (en) Bonding method