JPS58142528A - 食刻方法 - Google Patents

食刻方法

Info

Publication number
JPS58142528A
JPS58142528A JP2624982A JP2624982A JPS58142528A JP S58142528 A JPS58142528 A JP S58142528A JP 2624982 A JP2624982 A JP 2624982A JP 2624982 A JP2624982 A JP 2624982A JP S58142528 A JPS58142528 A JP S58142528A
Authority
JP
Japan
Prior art keywords
layer
photosensitive resin
etching
pattern
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2624982A
Other languages
English (en)
Inventor
Takeshi Ishihara
健 石原
Kiyohiro Kawasaki
清弘 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2624982A priority Critical patent/JPS58142528A/ja
Publication of JPS58142528A publication Critical patent/JPS58142528A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関するものであり、精
度と信頼性の高い配線路を得ることを目的とする。
半導体集積回路の集積度が向上するにつれて金属配線路
の線幅も当然のごとく細くなり、大規模集積回路(VL
SI)においては3μm以下となっている。一方、半導
体基板上の段差による段切れとマイグレーション防止の
ために膜厚は依然として1μm以上が必要である。
金属配線路材としてはアルミニウム(Al )が一般的
で、微量のStやCuが必要に応じて混入される。従来
のように、熱燐酸を用いた湿式食刻においてはその等方
的な食刻性のために生じる横方向の入り込みが無視でき
ないパターン幅でもあり、また過食側によって金属配線
路パターンが消失することも稀ではなく、3μm以下の
Alパターンを得るためには減圧されたガス雰囲気中で
の反応性スパッタ食刻が有効であることは公知である。
第1図は反応性スパッタ食刻でAI を食刻する場合の
工程断面図を示す。第1図aに示したように半導体基板
1上にA1層2を約1μmの膜厚で被着する。その後感
光性樹脂3をA1層2上に選択的に被着形成してガス食
刻に対するマスクとする。
反応性スパッタ食刻はCCl4やBCl3などの塩素系
ガスを平行平板電極間で高周波放電によってプラズマ化
するとともに電極電位による加速でスパッタ作用を与え
ることによってなされるQ食刻速度は高周波放電力、真
空度、ガス流量の関数であり、一般的な数値は1.0〜
1.6μm/分の食刻速度の場合、それぞれ0.1〜0
 、3 W/all 、 0 、1〜1Torr  、
 10〜1 oosccMである。
食刻マスクとしては当然高解像力を有するポジ型感光性
樹脂が用いられるが、ポジ型感光性樹脂の耐熱性が低い
ことと、食刻ガスに用いる塩素系ガスの腐食性が強いた
めに以下に述べるような問題点が指摘される。
塩素系ガスの反応性スパッタ食刻によるAl の食刻が
化学的には発熱反応であることと、ガスプラズマに与え
られたスパッタ性が試料には衝突の運動エネルギとして
変換されて熱になることのため食刻が進行するにつれて
Alを被着された半導体ウェーハは温度が上昇する。ポ
ジ型感光性樹脂は加熱によって容具に膨張、変形するた
めに第1図cb>に示されたように食刻の途中で感光性
樹脂パターンaがその線幅を増してしまう0線幅の増加
は当然パターン転写精度を低下させ、はなはだしい場合
には隣り合った配線路間での短絡をもたらす。
また、食刻終了後には塩素系のラジカルや反応化合物が
試料の表面および感光性樹脂中に大量に食刻後の処理が
迅速に外されないと第1図(C)に示すように水滴4が
付着してしまう0水滴4に塩素系化合物が溶けると塩酸
が生じ、この塩酸がMと反応してAlが腐食もしくは消
失するので極端な場合にはAl配線路が断線する。
第1図(d)はこれらの好ましからざる要因によって著
しく精度の低下したAl配線路の斜視図である0ポジ型
感光性樹脂の耐熱性が弱いためにパターン幅の増加に伴
なって生じる感光性樹脂の膜厚の減少がピンホ一ルを発
生させるのでAl配線層2の表面には多数のピット6が
形成されるとともに、水分の吸着がもたらす切れこみ部
8も存在する。加うるに先述したように隣り合った配線
路の短絡もあり、歩留りの低下は言うに及ばず信頼性も
低い半導体集積回路しか得られない。
本発明は上記した問題点に鑑み、なされたもので、その
要点は食刻時に感光性樹脂が存在しない工程の導入にあ
る。以下、第2図で本発明の実施例について説明する。
6′ まず、第2図(、)に示したように半導体基板11上の
A1層12上に感光性樹脂13のパターン出しを行なう
。本発明による食刻方法では第1図(、)との比較から
も明らかなように感光性樹脂13のパターンは反転して
いる。ついで半導体基板11の周辺でA1層12と電極
14を接続してA1層12を陽極とし、貴金属例えば白
金を陰極として陽極酸化を行なう◎化成液に例えば6硼
酸アンモンを10%含むエチレンタリコールを用い20
〜30Vの定電圧化成を行なうと10分後には露出して
いるAl上に150〜200人の無孔性のアルミナ膜(
酸化アルミニウム、A12o3)が形成される。感光性
樹脂13によって被覆されているA112上には電流が
流れないため酸化膜が形成されることはない。陽極酸化
後窓・光性樹脂13を除去し、従来例と同じ条件でガス
食刻を行なう。塩素系ガスを用いたAg の食刻におい
てはA4とA12o3の食刻速度比は1ooを越すので
従来の感光性樹脂に変わってA12o3  を食刻マス
クとして用いることができる。食刻終了後は第2図(b
)に示したようにその表面にアルミナ膜16を有するA
l配線層12′が得られる。アルミナ膜15は多層配線
あるいはワイアポンドにとって障害となるのでAIとの
選択比が大きい、例えばCrOsを含む燐酸稀釈温液で
除去すればよい。
以上の説明からも明らかなようにガス食刻時の温度上昇
やプラズマ衝撃に対してマスク作用の劣化が生じないた
めに得られたAl配線層12′はパターン幅の変動がな
く、また表面にビット状の荒れが生じない。過食側を行
なってもパターン幅が小さくなるだけである。すなわち
食刻の精度が向上している。食刻後の大気中放置に対し
ても従来のようにプラズマ衝撃によって多孔質的に変性
した感光性樹脂が存在しないために水滴の付着が抑圧さ
れてAIが腐食されることが少なくなった。
本発明によってパターン精度の高くかつ膜面の荒れの少
ないAl配線路が得られ、必然的に信頼性も向上する著
しい効果が得られる。
尚、本発明は半導体集積回路のみならず、一般的な基板
、例えばガラス板や石英板上に微細なAl7 ′ パターンを得る場合にも極めて有用であることは言うま
でもない。
【図面の簡単な説明】
第1図は従来例によるAl の食刻工程断面図、第2図
は本発明に係るAl の食刻工程断面図を示す0 11・・・・・・基板、12,12’・・・・・・M層
、13・・・・・・感光性樹脂、15・・・・・・酸化
アルミニウム。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名特開
昭58−貫42528 (3) 119− 第 22ia

Claims (1)

    【特許請求の範囲】
  1. 基板上にアルミニウムを被着する工程と、アルミニウム
    上に選択的に感光性樹脂を被着形成する工程と、陽極酸
    化によって前記アルミニウムの露出部分上に酸化膜を形
    成する工程と、前記感光性樹脂の除去後前記酸化膜とマ
    スクとして、反応性スパッタ食刻を行なうことからなる
    食刻方法。
JP2624982A 1982-02-19 1982-02-19 食刻方法 Pending JPS58142528A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2624982A JPS58142528A (ja) 1982-02-19 1982-02-19 食刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2624982A JPS58142528A (ja) 1982-02-19 1982-02-19 食刻方法

Publications (1)

Publication Number Publication Date
JPS58142528A true JPS58142528A (ja) 1983-08-24

Family

ID=12188000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2624982A Pending JPS58142528A (ja) 1982-02-19 1982-02-19 食刻方法

Country Status (1)

Country Link
JP (1) JPS58142528A (ja)

Similar Documents

Publication Publication Date Title
US4430365A (en) Method for forming conductive lines and vias
JPS59134833A (ja) アルミニウムおよびアルミニウム合金をプラズマエツチングするための材料および方法
US3689332A (en) Method of producing semiconductor circuits with conductance paths
US6727138B2 (en) Process for fabricating an electronic component incorporating an inductive microcomponent
US4495026A (en) Method for manufacturing metallized semiconductor components
JPS58142528A (ja) 食刻方法
US4035206A (en) Method of manufacturing a semiconductor device having a pattern of conductors
US20030098767A1 (en) Process for fabricating an electronic component incorporating an inductive microcomponent
KR0171137B1 (ko) 메탈층 형성 방법
JPH11238732A (ja) 配線構造およびボンディングパッド開口の形成法
JP2937537B2 (ja) パターン形成方法
CN116230527A (zh) 一种双层掩膜改善钛铝腐蚀形貌的方法及器件
JPS63293861A (ja) 半導体装置の製造方法
JP3211287B2 (ja) 半導体装置の製造方法
EP0348119B1 (en) Method of processing metal connectors on semi-conductor devices
JPH0837233A (ja) 半導体装置の製造方法
JPH0451050B2 (ja)
JPH06244181A (ja) 半導体装置およびその製造方法
JPS59121954A (ja) 半導体装置の製造方法
KR100206896B1 (ko) 바이폴라 소자의 컨택형성 방법
JPS5913345A (ja) 半導体装置
JPS5815254A (ja) 半導体素子の製造方法
JPH05182937A (ja) ドライエッチング方法
JPS5961160A (ja) 薄膜混成集積回路の製造方法
JPS6262467B2 (ja)