JPH06244181A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH06244181A JPH06244181A JP3183293A JP3183293A JPH06244181A JP H06244181 A JPH06244181 A JP H06244181A JP 3183293 A JP3183293 A JP 3183293A JP 3183293 A JP3183293 A JP 3183293A JP H06244181 A JPH06244181 A JP H06244181A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- forming
- wiring
- refractory metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 Ｃｕ膜の酸化を防止し、保護膜の密着性が良
く、耐腐食性に優れた低抵抗の銅配線を形成できる。 【構成】 Ｃｕ膜５の上に高融点金属膜（ＴｉＮ膜）６
またはキレト−化合物膜を形成し、フォトレジスト膜７
をマスクにエッチングした後、酸素アッシングによりフ
ォトレジスト膜７を除去する。エッチングは、ＮＨ3 と
シリコン化合物を添加したエッチングガスにより行い、
エッチングと同時あるいはエッチング直後にＣｕ膜５の
側壁をＳｉＮ系の窒化膜８で覆う。さらに、Ｃｕ配線を
ＰＳＧ膜９およびプラズマ膜１０で覆う。
く、耐腐食性に優れた低抵抗の銅配線を形成できる。 【構成】 Ｃｕ膜５の上に高融点金属膜（ＴｉＮ膜）６
またはキレト−化合物膜を形成し、フォトレジスト膜７
をマスクにエッチングした後、酸素アッシングによりフ
ォトレジスト膜７を除去する。エッチングは、ＮＨ3 と
シリコン化合物を添加したエッチングガスにより行い、
エッチングと同時あるいはエッチング直後にＣｕ膜５の
側壁をＳｉＮ系の窒化膜８で覆う。さらに、Ｃｕ配線を
ＰＳＧ膜９およびプラズマ膜１０で覆う。
Description
【０００１】
【産業上の利用分野】この発明は、低抵抗のＣｕ配線を
形成した半導体装置およびその製造方法に関するもので
ある。
形成した半導体装置およびその製造方法に関するもので
ある。
【０００２】
【従来の技術】従来の技術を用い、半導体基板上に銅を
主材料とした配線層を形成する製造方法を例にとり、図
４(a) 〜(e) の工程順断面図を用いて説明する。なお、
本説明では簡略化のためトランジスタの形成工程は省略
した。まず、図４(a) に示すように、シリコン基板１上
に、配線層と電気的および物理的に分離するため、シリ
コンの酸化膜からなる絶縁膜２をＣＶＤ法により形成す
る。次に、絶縁膜２上に、スパッタ法によりＴｉ膜３、
ＴｉＮ膜４、Ｃｕ膜５を堆積する。Ｔｉ膜３、ＴｉＮ膜
４、Ｃｕ膜５の厚さはそれぞれ２００Å、１０００Å、
５０００Åである。
主材料とした配線層を形成する製造方法を例にとり、図
４(a) 〜(e) の工程順断面図を用いて説明する。なお、
本説明では簡略化のためトランジスタの形成工程は省略
した。まず、図４(a) に示すように、シリコン基板１上
に、配線層と電気的および物理的に分離するため、シリ
コンの酸化膜からなる絶縁膜２をＣＶＤ法により形成す
る。次に、絶縁膜２上に、スパッタ法によりＴｉ膜３、
ＴｉＮ膜４、Ｃｕ膜５を堆積する。Ｔｉ膜３、ＴｉＮ膜
４、Ｃｕ膜５の厚さはそれぞれ２００Å、１０００Å、
５０００Åである。
【０００３】次に、図４(b) に示すように、Ｃｕ膜５の
上に膜厚１．５μｍのフォトレジスト膜７により配線パ
タ−ンを形成する。続いて、耐熱性を向上させるため、
紫外線線照射と２６０℃のハードベーキングを行う。そ
の後、図４(c) に示すように、エッチングガスにＳｉＣ
ｌ4 とＮ2 を用いたリアクティブイオンエッチング法に
より、フォトレジスト膜７で覆われていない部分のＣｕ
膜５、ＴｉＮ膜４およびＴｉ膜３を除去する。エッチン
グ時のシリコン基板１の温度は２７０℃である。
上に膜厚１．５μｍのフォトレジスト膜７により配線パ
タ−ンを形成する。続いて、耐熱性を向上させるため、
紫外線線照射と２６０℃のハードベーキングを行う。そ
の後、図４(c) に示すように、エッチングガスにＳｉＣ
ｌ4 とＮ2 を用いたリアクティブイオンエッチング法に
より、フォトレジスト膜７で覆われていない部分のＣｕ
膜５、ＴｉＮ膜４およびＴｉ膜３を除去する。エッチン
グ時のシリコン基板１の温度は２７０℃である。
【０００４】続いて、図４(d) に示すように、エッチン
グのマスクに用いたフォトレジスト膜７を酸素アッシン
グにより除去する。最後に、パタ−ン形成した配線を保
護するため図４(e) に示すように、ＰＳＧ膜９およびプ
ラズマ窒化膜１０を形成する。
グのマスクに用いたフォトレジスト膜７を酸素アッシン
グにより除去する。最後に、パタ−ン形成した配線を保
護するため図４(e) に示すように、ＰＳＧ膜９およびプ
ラズマ窒化膜１０を形成する。
【０００５】
【発明が解決しようとする課題】このような従来の製造
方法を用い、銅の配線を形成した場合、まず、エッチン
グマスクに用いたフォトレジスト膜７を酸素アッシング
で除去した場合、図４(d) に示すように、酸素プラズマ
によりＣｕ膜５の表面が酸化され、Ｃｕ膜表面および側
壁に銅の酸化膜１３であるＣｕ2 ＯあるいはＣｕＯ膜が
形成される。たとえば、２００℃の温度下で５分アッシ
ングしただけで５００ÅのＣｕ膜が酸化される。Ｃｕ膜
厚が十分に厚くまた、配線幅が十分に広い場合には、酸
化による配線の有効断面積の減少は配線抵抗の増大にさ
ほど影響しないが、配線膜厚が５０００Åと薄い場合は
膜厚が１割減少し、配線幅が０．５μｍと細い場合には
配線の両側が酸化されるため配線幅が２割減少する。有
効断面積としては約３割減少するため配線抵抗は約１．
５倍になる。そのため、Ａｌの約３分の２の比抵抗を有
する低抵抗のＣｕ膜を配線に用いた効果が全く失われて
しまう。配線幅が細くなるに従い、配線抵抗は増大する
ため、微細配線には使用できない。
方法を用い、銅の配線を形成した場合、まず、エッチン
グマスクに用いたフォトレジスト膜７を酸素アッシング
で除去した場合、図４(d) に示すように、酸素プラズマ
によりＣｕ膜５の表面が酸化され、Ｃｕ膜表面および側
壁に銅の酸化膜１３であるＣｕ2 ＯあるいはＣｕＯ膜が
形成される。たとえば、２００℃の温度下で５分アッシ
ングしただけで５００ÅのＣｕ膜が酸化される。Ｃｕ膜
厚が十分に厚くまた、配線幅が十分に広い場合には、酸
化による配線の有効断面積の減少は配線抵抗の増大にさ
ほど影響しないが、配線膜厚が５０００Åと薄い場合は
膜厚が１割減少し、配線幅が０．５μｍと細い場合には
配線の両側が酸化されるため配線幅が２割減少する。有
効断面積としては約３割減少するため配線抵抗は約１．
５倍になる。そのため、Ａｌの約３分の２の比抵抗を有
する低抵抗のＣｕ膜を配線に用いた効果が全く失われて
しまう。配線幅が細くなるに従い、配線抵抗は増大する
ため、微細配線には使用できない。
【０００６】また、酸化されたＣｕ膜５の表面および側
壁における酸化膜１３とＰＳＧ膜９との密着性が悪い。
そのため、図４(e) に示すように、配線の保護のためＣ
ｕ膜５上に形成したＰＳＧ膜９の浮き１４が生じ、さら
には膜はがれを引き起こし、信頼性上、非常に大きな問
題であった。また、多層配線の層間絶縁としてプラズマ
酸化膜を形成した場合にも同様の問題が発生するため、
多層配線には使用できなかった。
壁における酸化膜１３とＰＳＧ膜９との密着性が悪い。
そのため、図４(e) に示すように、配線の保護のためＣ
ｕ膜５上に形成したＰＳＧ膜９の浮き１４が生じ、さら
には膜はがれを引き起こし、信頼性上、非常に大きな問
題であった。また、多層配線の層間絶縁としてプラズマ
酸化膜を形成した場合にも同様の問題が発生するため、
多層配線には使用できなかった。
【０００７】この発明は、上記課題を解決するもので、
Ｃｕ膜表面の酸化を防止し、保護膜の密着性が良いＣｕ
配線を形成することができる半導体装置およびその製造
方法を提供することを目的とする。
Ｃｕ膜表面の酸化を防止し、保護膜の密着性が良いＣｕ
配線を形成することができる半導体装置およびその製造
方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】請求項１の半導体装置
は、半導体基板と、この半導体基板上に形成した絶縁膜
と、この絶縁膜上に第１の高融点金属膜と銅膜および第
２の高融点金属膜またはキレート化合物膜を順次堆積し
てなる配線層と、銅膜の側壁に形成した窒化膜と、配線
層を覆った保護膜とを備えたものである。
は、半導体基板と、この半導体基板上に形成した絶縁膜
と、この絶縁膜上に第１の高融点金属膜と銅膜および第
２の高融点金属膜またはキレート化合物膜を順次堆積し
てなる配線層と、銅膜の側壁に形成した窒化膜と、配線
層を覆った保護膜とを備えたものである。
【０００９】請求項２の半導体装置の製造方法は、半導
体基板上に絶縁膜を形成する工程と、絶縁膜上に第１の
高融点金属膜と銅膜および第２の高融点金属膜を順次堆
積してなる導電膜を形成する工程と、導電膜上にフォト
レジストにて配線パターンを形成する工程と、フォトレ
ジストをマスクにして導電膜をＮＨ3 とシリコン化合物
からなるエッチングガスにてエッチングして配線層を形
成する工程と、配線層を保護膜にて覆う工程とを含むも
のである。
体基板上に絶縁膜を形成する工程と、絶縁膜上に第１の
高融点金属膜と銅膜および第２の高融点金属膜を順次堆
積してなる導電膜を形成する工程と、導電膜上にフォト
レジストにて配線パターンを形成する工程と、フォトレ
ジストをマスクにして導電膜をＮＨ3 とシリコン化合物
からなるエッチングガスにてエッチングして配線層を形
成する工程と、配線層を保護膜にて覆う工程とを含むも
のである。
【００１０】請求項３の半導体装置の製造方法は、半導
体基板上に絶縁膜を形成する工程と、絶縁膜上に高融点
金属膜と銅膜を順次堆積してなる導電膜を形成する工程
と、ベンゾトリアゾールを含んだ水あるいはアルコール
溶液に銅膜を浸漬し銅膜上にキレート化合物膜を形成す
る工程と、キレート化合物膜上にフォトレジストにて配
線パターンを形成する工程と、フォトレジストをマスク
にしてキレート化合物膜と導電膜をＮＨ3 とシリコン化
合物からなるエッチングガスにてエッチングして配線層
を形成する工程と、配線層を保護膜にて覆う工程とを含
むものである。
体基板上に絶縁膜を形成する工程と、絶縁膜上に高融点
金属膜と銅膜を順次堆積してなる導電膜を形成する工程
と、ベンゾトリアゾールを含んだ水あるいはアルコール
溶液に銅膜を浸漬し銅膜上にキレート化合物膜を形成す
る工程と、キレート化合物膜上にフォトレジストにて配
線パターンを形成する工程と、フォトレジストをマスク
にしてキレート化合物膜と導電膜をＮＨ3 とシリコン化
合物からなるエッチングガスにてエッチングして配線層
を形成する工程と、配線層を保護膜にて覆う工程とを含
むものである。
【００１１】請求項４の半導体装置の製造方法は、半導
体基板上に絶縁膜を形成する工程と、絶縁膜上に第１の
高融点金属膜と銅膜および第２の高融点金属膜を順次堆
積してなる導電膜を形成する工程と、導電膜上に酸素を
構成元素としない膜を形成する工程と、酸素を構成元素
としない膜にて配線パターンを形成する工程と、酸素を
構成元素としない膜をマスクにして導電膜をＮＨ3 とシ
リコン化合物からなるエッチングガスにてエッチングし
て配線層を形成する工程と、配線層を保護膜にて覆う工
程とを含むものである。
体基板上に絶縁膜を形成する工程と、絶縁膜上に第１の
高融点金属膜と銅膜および第２の高融点金属膜を順次堆
積してなる導電膜を形成する工程と、導電膜上に酸素を
構成元素としない膜を形成する工程と、酸素を構成元素
としない膜にて配線パターンを形成する工程と、酸素を
構成元素としない膜をマスクにして導電膜をＮＨ3 とシ
リコン化合物からなるエッチングガスにてエッチングし
て配線層を形成する工程と、配線層を保護膜にて覆う工
程とを含むものである。
【００１２】シリコン化合物は、ＳｉＣｌ4 ，ＳｉＨ2
Ｃｌ2 ，ＳｉＨＣｌ3 ，ＳｉＨ4 のいずれかの物質から
なる。
Ｃｌ2 ，ＳｉＨＣｌ3 ，ＳｉＨ4 のいずれかの物質から
なる。
【００１３】
【作用】この発明の構成によれば、銅膜表面に第２の高
融点金属膜またはキレート化合物膜を形成したので、フ
ォトレジスト膜をマスクにエッチングした後、酸素アッ
シングによりフォトレジスト膜を除去する際、銅膜表面
の酸化を防止できる。また、ＮＨ3 とシリコン化合物か
らなるエッチングガスにてエッチングを行うので、エッ
チング時に銅膜の側壁に窒化膜が形成し、フォトレジス
ト膜を除去する際の銅膜側壁の酸化を防止できる。
融点金属膜またはキレート化合物膜を形成したので、フ
ォトレジスト膜をマスクにエッチングした後、酸素アッ
シングによりフォトレジスト膜を除去する際、銅膜表面
の酸化を防止できる。また、ＮＨ3 とシリコン化合物か
らなるエッチングガスにてエッチングを行うので、エッ
チング時に銅膜の側壁に窒化膜が形成し、フォトレジス
ト膜を除去する際の銅膜側壁の酸化を防止できる。
【００１４】
【実施例】第１の実施例 Ｃｕ膜の上層に形成した膜がＣｕ膜の酸化を防止する技
術を用い、半導体基板上にＣｕを主材料とした配線層を
形成する製造方法を例にとり、図１(a)〜(e)の工程順断
面図を用いて説明する。なお、本説明では簡略化のため
トランジスタの形成工程は省略した。
術を用い、半導体基板上にＣｕを主材料とした配線層を
形成する製造方法を例にとり、図１(a)〜(e)の工程順断
面図を用いて説明する。なお、本説明では簡略化のため
トランジスタの形成工程は省略した。
【００１５】まず、図１(a) に示すように、シリコン基
板１上に、所定の位置以外での配線層と電気的および物
理的に分離するために、ＣＶＤ法によりシリコンの酸化
膜からなる絶縁膜２を形成する。この絶縁膜２上に、ス
パッタ法によりＴｉ膜３、ＴｉＮ膜４、Ｃｕ膜５および
ＴｉＮ膜６を堆積して導電膜を形成する。Ｔｉ膜３、Ｔ
ｉＮ膜４、Ｃｕ膜５およびＴｉＮ膜６の厚さはそれぞれ
２００Å、１０００Å，５０００Å、１０００Åであ
る。Ｔｉ膜３とＴｉＮ膜４で第１の高融点金属膜を形成
し、ＴｉＮ膜６が第２の高融点金属膜を形成している。
また、ＴｉＮ膜４およびＴｉＮ膜６は、ＡｒにＮ2 を添
加した混合ガス中でスパッタして形成する。
板１上に、所定の位置以外での配線層と電気的および物
理的に分離するために、ＣＶＤ法によりシリコンの酸化
膜からなる絶縁膜２を形成する。この絶縁膜２上に、ス
パッタ法によりＴｉ膜３、ＴｉＮ膜４、Ｃｕ膜５および
ＴｉＮ膜６を堆積して導電膜を形成する。Ｔｉ膜３、Ｔ
ｉＮ膜４、Ｃｕ膜５およびＴｉＮ膜６の厚さはそれぞれ
２００Å、１０００Å，５０００Å、１０００Åであ
る。Ｔｉ膜３とＴｉＮ膜４で第１の高融点金属膜を形成
し、ＴｉＮ膜６が第２の高融点金属膜を形成している。
また、ＴｉＮ膜４およびＴｉＮ膜６は、ＡｒにＮ2 を添
加した混合ガス中でスパッタして形成する。
【００１６】次に、図１(b) に示すように、所定の位置
に配線を形成するため、膜厚１．５μｍのフォトレジス
ト膜７を塗布した後、露光を行い未露光部のフォトレジ
スト膜を現像液により除去し、配線パタ−ンを形成す
る。その後、耐熱性を向上させるため、紫外線を照射
し、続いて２５０℃で１５分のベーキングを行う。次
に、図１(c) に示すように、フォトレジスト膜７をエッ
チングマスクとして使用し、エッチングガスにＳｉＣｌ
4 、Ｎ2 、Ｃｌ2 およびＮＨ3 を用いたリアクティブイ
オンエッチング（ＲＩＥ）法により、フォトレジスト膜
７で覆われていない部分のＴｉＮ膜６、Ｃｕ膜５、Ｔｉ
Ｎ膜４およびＴｉ膜３を除去する。エッチングには、カ
ソ−ド電極に１３．５６ＭＨｚの高周波を印加した枚葉
処理カソ−ドカップリング平行平板型ＲＩＥ装置を用い
る。エッチング時のシリコン基板１の温度は２７０℃、
エッチング時の圧力は３Ｐａである。ＳｉＣｌ4 、
Ｎ2、Ｃｌ2 およびＮＨ3 の流量はそれぞれ、１００SCC
M、３０SCCM、１０SCCM、２０SCCMである。エッチング
ガスにＳｉＣｌ4 およびＮＨ3 を用いているため、エッ
チングの進行とともにＣｕ膜５の側壁にはＳｉＮ系の窒
化膜８が形成される。窒化膜８の厚さは数１０から数１
００Åである。
に配線を形成するため、膜厚１．５μｍのフォトレジス
ト膜７を塗布した後、露光を行い未露光部のフォトレジ
スト膜を現像液により除去し、配線パタ−ンを形成す
る。その後、耐熱性を向上させるため、紫外線を照射
し、続いて２５０℃で１５分のベーキングを行う。次
に、図１(c) に示すように、フォトレジスト膜７をエッ
チングマスクとして使用し、エッチングガスにＳｉＣｌ
4 、Ｎ2 、Ｃｌ2 およびＮＨ3 を用いたリアクティブイ
オンエッチング（ＲＩＥ）法により、フォトレジスト膜
７で覆われていない部分のＴｉＮ膜６、Ｃｕ膜５、Ｔｉ
Ｎ膜４およびＴｉ膜３を除去する。エッチングには、カ
ソ−ド電極に１３．５６ＭＨｚの高周波を印加した枚葉
処理カソ−ドカップリング平行平板型ＲＩＥ装置を用い
る。エッチング時のシリコン基板１の温度は２７０℃、
エッチング時の圧力は３Ｐａである。ＳｉＣｌ4 、
Ｎ2、Ｃｌ2 およびＮＨ3 の流量はそれぞれ、１００SCC
M、３０SCCM、１０SCCM、２０SCCMである。エッチング
ガスにＳｉＣｌ4 およびＮＨ3 を用いているため、エッ
チングの進行とともにＣｕ膜５の側壁にはＳｉＮ系の窒
化膜８が形成される。窒化膜８の厚さは数１０から数１
００Åである。
【００１７】その後、図１(d) に示すように、酸素アッ
シングによりフォトレジスト膜７を除去する。最後に、
パタ−ン形成した配線を保護するため図１(e) に示すよ
うに、ＡＰＣＶＤ法により４ｗｔ％のＰを含んだＰＳＧ
膜９を１０００Å堆積した後、プラズマＣＶＤ法により
厚さ９０００Åのプラズマ窒化膜１０を形成する。
シングによりフォトレジスト膜７を除去する。最後に、
パタ−ン形成した配線を保護するため図１(e) に示すよ
うに、ＡＰＣＶＤ法により４ｗｔ％のＰを含んだＰＳＧ
膜９を１０００Å堆積した後、プラズマＣＶＤ法により
厚さ９０００Åのプラズマ窒化膜１０を形成する。
【００１８】このように構成された半導体装置およびそ
の製造方法によると、Ｃｕ膜５の表面はＴｉＮ膜６でカ
バーされ、Ｃｕ膜５の側壁は窒化膜８でカバ−されてい
るため、フォトレジスト膜７を除去する際に酸素プラズ
マによりＣｕ膜５が酸化するのを防ぐことができる。な
お、Ｃｕ膜５の下層の第１の高融点金属膜にＴｉ膜３と
ＴｉＮ膜４の２層を、Ｃｕ膜５の上層の第２の高融点金
属膜にＴｉＮ膜６を用いているが、Ｗ膜あるいはＴｉＷ
膜等の高融点金属をＣｕ膜５の下層および上層に用いて
もよい。また、Ｃｕ膜５に抵抗率を大幅に低下させるこ
となく耐熱性等の特性向上を図るために、０．０１％の
Ａｇ等の不純物を添加したＣｕ膜を使用してもよい。
の製造方法によると、Ｃｕ膜５の表面はＴｉＮ膜６でカ
バーされ、Ｃｕ膜５の側壁は窒化膜８でカバ−されてい
るため、フォトレジスト膜７を除去する際に酸素プラズ
マによりＣｕ膜５が酸化するのを防ぐことができる。な
お、Ｃｕ膜５の下層の第１の高融点金属膜にＴｉ膜３と
ＴｉＮ膜４の２層を、Ｃｕ膜５の上層の第２の高融点金
属膜にＴｉＮ膜６を用いているが、Ｗ膜あるいはＴｉＷ
膜等の高融点金属をＣｕ膜５の下層および上層に用いて
もよい。また、Ｃｕ膜５に抵抗率を大幅に低下させるこ
となく耐熱性等の特性向上を図るために、０．０１％の
Ａｇ等の不純物を添加したＣｕ膜を使用してもよい。
【００１９】また、シリコン化合物にＳｉＣｌ4 を使用
したが、エッチング条件の最適化により、ＳｉＨ2 Ｃｌ
2 、ＳｉＨＣｌ3 あるいはＳｉＨ4 等をエッチングガス
に使用してもよい。 第２の実施例 Ｃｕ膜の上層に形成した保護膜がＣｕ膜の酸化を防止す
る技術を用い、半導体基板上にＣｕを主材料とした配線
層を形成する製造方法を例にとり、図２(a) 〜(f) の工
程順断面図を用いて説明する。なお、本説明では簡略化
のためトランジスタの形成工程は省略した。
したが、エッチング条件の最適化により、ＳｉＨ2 Ｃｌ
2 、ＳｉＨＣｌ3 あるいはＳｉＨ4 等をエッチングガス
に使用してもよい。 第２の実施例 Ｃｕ膜の上層に形成した保護膜がＣｕ膜の酸化を防止す
る技術を用い、半導体基板上にＣｕを主材料とした配線
層を形成する製造方法を例にとり、図２(a) 〜(f) の工
程順断面図を用いて説明する。なお、本説明では簡略化
のためトランジスタの形成工程は省略した。
【００２０】まず、図２(a) に示すように、シリコン基
板１上に、所定の位置以外での配線層と電気的および物
理的に分離するために、ＣＶＤ法によりシリコンの酸化
膜からなる絶縁膜２を形成する。この絶縁膜２上に、ス
パッタ法によりＴｉ膜３、ＴｉＮ膜４およびＣｕ膜５を
堆積して導電膜を形成する。Ｔｉ膜３、ＴｉＮ膜４およ
びＣｕ膜５の厚さはそれぞれ２００Å、１０００Å，５
０００Åである。Ｔｉ膜３とＴｉＮ膜４で高融点金属膜
を形成している。また、ＴｉＮ膜４は、ＡｒにＮ2 を添
加した混合ガス中でスパッタして形成する。
板１上に、所定の位置以外での配線層と電気的および物
理的に分離するために、ＣＶＤ法によりシリコンの酸化
膜からなる絶縁膜２を形成する。この絶縁膜２上に、ス
パッタ法によりＴｉ膜３、ＴｉＮ膜４およびＣｕ膜５を
堆積して導電膜を形成する。Ｔｉ膜３、ＴｉＮ膜４およ
びＣｕ膜５の厚さはそれぞれ２００Å、１０００Å，５
０００Åである。Ｔｉ膜３とＴｉＮ膜４で高融点金属膜
を形成している。また、ＴｉＮ膜４は、ＡｒにＮ2 を添
加した混合ガス中でスパッタして形成する。
【００２１】次に、図２(b) に示すように、アルコ−ル
とベンゾトリアゾ−ルを１対１の比率で混合した３０℃
の溶液にシリコン基板１を１分間浸漬し、Ｃｕ膜表面
に、厚さ５００Åのキレ−ト化合物膜１１を形成する。
その後、図２(c) に示すように、所定の位置に配線を形
成するため、膜厚１．５μｍのフォトレジスト膜７を塗
布した後、露光を行い未露光部を現像液により除去し、
配線パタ−ンを形成する。その後、耐熱性を向上させる
ため、紫外線を照射し、続いて２５０℃で１５分のベー
キングを行う。
とベンゾトリアゾ−ルを１対１の比率で混合した３０℃
の溶液にシリコン基板１を１分間浸漬し、Ｃｕ膜表面
に、厚さ５００Åのキレ−ト化合物膜１１を形成する。
その後、図２(c) に示すように、所定の位置に配線を形
成するため、膜厚１．５μｍのフォトレジスト膜７を塗
布した後、露光を行い未露光部を現像液により除去し、
配線パタ−ンを形成する。その後、耐熱性を向上させる
ため、紫外線を照射し、続いて２５０℃で１５分のベー
キングを行う。
【００２２】次に、図２(d) に示すように、フォトレジ
スト膜７をエッチングマスクとして使用し、エッチング
ガスにＳｉＣｌ4 、Ｎ2 、Ｃｌ2 およびＮＨ3 を用いた
リアクティブイオンエッチング（ＲＩＥ）法により、フ
ォトレジスト膜７で覆われていない部分のキレ−ト化合
物膜１１、Ｃｕ膜５、ＴｉＮ膜４およびＴｉ膜３を除去
する。エッチングにはカソ−ド電極に１３．５６ＭＨｚ
の高周波を印加した枚葉処理カソ−ドカップリング平行
平板型ＲＩＥ装置を用いる。エッチング時のシリコン基
板１の温度は２７０℃、エッチング時の圧力は３Ｐａで
ある。ＳｉＣｌ 4 、Ｎ2 、Ｃｌ2 およびＮＨ3 の流量は
それぞれ、１００SCCM、３０SCCM、１０SCCM、２０SCCM
である。エッチングガスにＳｉＣｌ4 およびＮＨ3 を用
いているため、エッチングの進行とともにＣｕ膜５の側
壁にはＳｉＮ系の窒化膜８が形成される。窒化膜８の厚
さは数１０から数１００Åである。
スト膜７をエッチングマスクとして使用し、エッチング
ガスにＳｉＣｌ4 、Ｎ2 、Ｃｌ2 およびＮＨ3 を用いた
リアクティブイオンエッチング（ＲＩＥ）法により、フ
ォトレジスト膜７で覆われていない部分のキレ−ト化合
物膜１１、Ｃｕ膜５、ＴｉＮ膜４およびＴｉ膜３を除去
する。エッチングにはカソ−ド電極に１３．５６ＭＨｚ
の高周波を印加した枚葉処理カソ−ドカップリング平行
平板型ＲＩＥ装置を用いる。エッチング時のシリコン基
板１の温度は２７０℃、エッチング時の圧力は３Ｐａで
ある。ＳｉＣｌ 4 、Ｎ2 、Ｃｌ2 およびＮＨ3 の流量は
それぞれ、１００SCCM、３０SCCM、１０SCCM、２０SCCM
である。エッチングガスにＳｉＣｌ4 およびＮＨ3 を用
いているため、エッチングの進行とともにＣｕ膜５の側
壁にはＳｉＮ系の窒化膜８が形成される。窒化膜８の厚
さは数１０から数１００Åである。
【００２３】その後、図２(e) に示すように、酸素アッ
シングによりフォトレジスト膜７を除去する。最後に、
パタ−ン形成した配線を保護するため図２(f) に示すよ
うに、ＡＰＣＶＤ法により４ｗｔ％のＰを含んだＰＳＧ
膜９を１０００Å堆積した後、プラズマＣＶＤ法により
厚さ９０００Åのプラズマ窒化膜１０を形成する。
シングによりフォトレジスト膜７を除去する。最後に、
パタ−ン形成した配線を保護するため図２(f) に示すよ
うに、ＡＰＣＶＤ法により４ｗｔ％のＰを含んだＰＳＧ
膜９を１０００Å堆積した後、プラズマＣＶＤ法により
厚さ９０００Åのプラズマ窒化膜１０を形成する。
【００２４】このように構成された半導体装置およびそ
の製造方法によると、Ｃｕ膜５の表面はキレ−ト化合物
膜１１でカバ−され、Ｃｕ膜５の側壁は窒化膜８でカバ
−されているため、フォトレジスト膜７を除去する際に
酸素プラズマによりＣｕ膜５が酸化するのを防ぐことが
できる。なお、Ｃｕ膜５の下層の第１の高融点金属膜に
Ｔｉ膜３とＴｉＮ膜４の２層を用いているが、Ｗ膜ある
いはＴｉＷ膜等の高融点金属をＣｕ膜５の下層に用いて
もよい。また、Ｃｕ膜５に抵抗率を大幅に低下させるこ
となく耐熱性等の特性向上を図るために、０．０１％の
Ａｇ等の不純物を添加したＣｕ膜を使用してもよい。
の製造方法によると、Ｃｕ膜５の表面はキレ−ト化合物
膜１１でカバ−され、Ｃｕ膜５の側壁は窒化膜８でカバ
−されているため、フォトレジスト膜７を除去する際に
酸素プラズマによりＣｕ膜５が酸化するのを防ぐことが
できる。なお、Ｃｕ膜５の下層の第１の高融点金属膜に
Ｔｉ膜３とＴｉＮ膜４の２層を用いているが、Ｗ膜ある
いはＴｉＷ膜等の高融点金属をＣｕ膜５の下層に用いて
もよい。また、Ｃｕ膜５に抵抗率を大幅に低下させるこ
となく耐熱性等の特性向上を図るために、０．０１％の
Ａｇ等の不純物を添加したＣｕ膜を使用してもよい。
【００２５】また、シリコン化合物にＳｉＣｌ4 を使用
したが、エッチング条件の最適化により、ＳｉＨ2 Ｃｌ
2 、ＳｉＨＣｌ3 あるいはＳｉＨ4 等をエッチングガス
に使用してもよい。さらに、キレート化合物膜１１の形
成に際しては、ベンゾトリアゾールを含んだ水に半導体
基板１を浸漬させてもよい。
したが、エッチング条件の最適化により、ＳｉＨ2 Ｃｌ
2 、ＳｉＨＣｌ3 あるいはＳｉＨ4 等をエッチングガス
に使用してもよい。さらに、キレート化合物膜１１の形
成に際しては、ベンゾトリアゾールを含んだ水に半導体
基板１を浸漬させてもよい。
【００２６】第３の実施例 Ｃｕ膜の上層に形成した２層の膜を、Ｃｕ膜の酸化防止
とＣｕ膜をエッチングする際のマスクに使用し、微細パ
ターン形成に有利な技術を用い半導体基板上にＣｕを主
材料とした配線層を形成する製造方法を例にとり、図３
(a) 〜(g) の工程順断面図を用いて説明する。なお、本
説明では簡略化のためトランジスタの形成工程は省略し
た。
とＣｕ膜をエッチングする際のマスクに使用し、微細パ
ターン形成に有利な技術を用い半導体基板上にＣｕを主
材料とした配線層を形成する製造方法を例にとり、図３
(a) 〜(g) の工程順断面図を用いて説明する。なお、本
説明では簡略化のためトランジスタの形成工程は省略し
た。
【００２７】まず、図３(a) に示すように、シリコン基
板１上に、所定の位置以外での配線層と電気的および物
理的に分離するために、ＣＶＤ法によりシリコンの酸化
膜からなる絶縁膜２を形成する。この絶縁膜２上に、ス
パッタ法によりＴｉ膜３、ＴｉＮ膜４、Ｃｕ膜５および
ＴｉＮ膜６を堆積して導電膜を形成する。Ｔｉ膜３、Ｔ
ｉＮ膜４、Ｃｕ膜５、およびＴｉＮ膜６の厚さはそれぞ
れ２００Å、１０００Å，５０００Å、１０００Åであ
る。Ｔｉ膜３とＴｉＮ膜４で第１の高融点金属膜を形成
し、ＴｉＮ膜６で第２の高融点金属膜を形成している。
また、ＴｉＮ膜４およびＴｉＮ膜６は、ＡｒにＮ2 を添
加した混合ガス中でスパッタして形成する。
板１上に、所定の位置以外での配線層と電気的および物
理的に分離するために、ＣＶＤ法によりシリコンの酸化
膜からなる絶縁膜２を形成する。この絶縁膜２上に、ス
パッタ法によりＴｉ膜３、ＴｉＮ膜４、Ｃｕ膜５および
ＴｉＮ膜６を堆積して導電膜を形成する。Ｔｉ膜３、Ｔ
ｉＮ膜４、Ｃｕ膜５、およびＴｉＮ膜６の厚さはそれぞ
れ２００Å、１０００Å，５０００Å、１０００Åであ
る。Ｔｉ膜３とＴｉＮ膜４で第１の高融点金属膜を形成
し、ＴｉＮ膜６で第２の高融点金属膜を形成している。
また、ＴｉＮ膜４およびＴｉＮ膜６は、ＡｒにＮ2 を添
加した混合ガス中でスパッタして形成する。
【００２８】次に、図３(b) に示すように、ＴｉＮ膜６
の上に、酸素を主元素に含まない膜として膜厚０．５μ
ｍのプラズマ窒化膜１２を堆積する。反応ガスには、Ｓ
ｉＨ 4 ，ＮＨ3 を使用する。堆積時の温度は、３００℃
である。その後、図１(c) に示すように、所定の位置に
配線を形成するため、膜厚１．５μｍのフォトレジスト
膜７を露光し、未露光部を現像液により除去し、配線パ
タ−ンを形成する。
の上に、酸素を主元素に含まない膜として膜厚０．５μ
ｍのプラズマ窒化膜１２を堆積する。反応ガスには、Ｓ
ｉＨ 4 ，ＮＨ3 を使用する。堆積時の温度は、３００℃
である。その後、図１(c) に示すように、所定の位置に
配線を形成するため、膜厚１．５μｍのフォトレジスト
膜７を露光し、未露光部を現像液により除去し、配線パ
タ−ンを形成する。
【００２９】次に、図３(d) に示すように、フォトレジ
スト膜７をエッチングマスクとして使用し、エッチング
ガスにＣＨＦ3 、Ｏ2 を用いたドライエッチング法によ
りプラズマ窒化膜１２をエッチングする。その後、図３
(e) に示すように、酸素アッシングによりフォトレジス
ト膜７を除去する。
スト膜７をエッチングマスクとして使用し、エッチング
ガスにＣＨＦ3 、Ｏ2 を用いたドライエッチング法によ
りプラズマ窒化膜１２をエッチングする。その後、図３
(e) に示すように、酸素アッシングによりフォトレジス
ト膜７を除去する。
【００３０】続いて、図３(f) に示すように、プラズマ
窒化膜１２をエッチングマスクとして使用し、エッチン
グガスにＳｉＣｌ4 、Ｎ2 、Ｃｌ2 およびＮＨ3 を用い
たリアクティブイオンエッチング（ＲＩＥ）法により、
プラズマ窒化膜１２で覆われていない部分のＴｉＮ膜
６、Ｃｕ膜５、ＴｉＮ膜４およびＴｉ膜３を除去する。
エッチングにはカソ−ド電極に１３．５６ＭＨｚの高周
波を印加した枚葉処理カソ−ドカップリング平行平板型
ＲＩＥ装置を用いる。エッチング時のシリコン基板１の
温度は２７０℃、エッチング時の圧力は３Ｐａである。
ＳｉＣｌ4 、Ｎ2、Ｃｌ2 およびＮＨ3 の流量はそれぞ
れ、１００SCCM、３０SCCM、１０SCCM、２０SCCMであ
る。エッチングガスにＳｉＣｌ4 およびＮＨ3 を用いて
いるため、エッチングの進行とともにＣｕ膜５の側壁に
はＳｉＮ系の窒化膜８が形成される。窒化膜８の厚さは
数１０から数１００Åである。
窒化膜１２をエッチングマスクとして使用し、エッチン
グガスにＳｉＣｌ4 、Ｎ2 、Ｃｌ2 およびＮＨ3 を用い
たリアクティブイオンエッチング（ＲＩＥ）法により、
プラズマ窒化膜１２で覆われていない部分のＴｉＮ膜
６、Ｃｕ膜５、ＴｉＮ膜４およびＴｉ膜３を除去する。
エッチングにはカソ−ド電極に１３．５６ＭＨｚの高周
波を印加した枚葉処理カソ−ドカップリング平行平板型
ＲＩＥ装置を用いる。エッチング時のシリコン基板１の
温度は２７０℃、エッチング時の圧力は３Ｐａである。
ＳｉＣｌ4 、Ｎ2、Ｃｌ2 およびＮＨ3 の流量はそれぞ
れ、１００SCCM、３０SCCM、１０SCCM、２０SCCMであ
る。エッチングガスにＳｉＣｌ4 およびＮＨ3 を用いて
いるため、エッチングの進行とともにＣｕ膜５の側壁に
はＳｉＮ系の窒化膜８が形成される。窒化膜８の厚さは
数１０から数１００Åである。
【００３１】最後に、パタ−ン形成した配線を保護する
ため図３(g) に示すように、ＡＰＣＶＤ法により４ｗｔ
％のＰを含んだＰＳＧ膜９を１０００Å堆積した後、プ
ラズマＣＶＤ法により厚さ９０００Åのプラズマ窒化膜
１０を形成する。このように構成された半導体装置およ
びその製造方法によると、Ｃｕ膜５の表面はＴｉＮ膜６
でカバ−されているため、フォトレジスト膜７を除去す
る際に酸素プラズマによりＣｕ膜５が酸化するのを防ぐ
ことができる。
ため図３(g) に示すように、ＡＰＣＶＤ法により４ｗｔ
％のＰを含んだＰＳＧ膜９を１０００Å堆積した後、プ
ラズマＣＶＤ法により厚さ９０００Åのプラズマ窒化膜
１０を形成する。このように構成された半導体装置およ
びその製造方法によると、Ｃｕ膜５の表面はＴｉＮ膜６
でカバ−されているため、フォトレジスト膜７を除去す
る際に酸素プラズマによりＣｕ膜５が酸化するのを防ぐ
ことができる。
【００３２】また、フォトレジスト膜７をマスクにＣｕ
膜５をエッチングしないため、耐熱性向上を目的とした
紫外線線照射および２６０℃のハードなベーキングを必
要としない。そのため、ハードベーキングによるフォト
レジスト膜７の収縮、膨張あるいは変形による寸法変換
の影響を避けることができ、微細パターンの形成が容易
である。
膜５をエッチングしないため、耐熱性向上を目的とした
紫外線線照射および２６０℃のハードなベーキングを必
要としない。そのため、ハードベーキングによるフォト
レジスト膜７の収縮、膨張あるいは変形による寸法変換
の影響を避けることができ、微細パターンの形成が容易
である。
【００３３】なお、Ｃｕ膜５の下層の第１の高融点金属
膜にＴｉ膜３とＴｉＮ膜４の２層を、Ｃｕ膜５の上層の
第２の高融点金属膜にＴｉＮ膜６を用いているが、Ｗ膜
あるいはＴｉＷ膜等の高融点金属をＣｕ膜５の下層およ
び上層に用いてもよい。また、Ｃｕ膜５に抵抗率を大幅
に低下させることなく耐熱性等の特性向上を図るため
に、０．０１％のＡｇ等の不純物を添加したＣｕ膜を使
用してもよい。
膜にＴｉ膜３とＴｉＮ膜４の２層を、Ｃｕ膜５の上層の
第２の高融点金属膜にＴｉＮ膜６を用いているが、Ｗ膜
あるいはＴｉＷ膜等の高融点金属をＣｕ膜５の下層およ
び上層に用いてもよい。また、Ｃｕ膜５に抵抗率を大幅
に低下させることなく耐熱性等の特性向上を図るため
に、０．０１％のＡｇ等の不純物を添加したＣｕ膜を使
用してもよい。
【００３４】また、シリコン化合物にＳｉＣｌ4 を使用
したが、エッチング条件の最適化により、ＳｉＨ2 Ｃｌ
2 、ＳｉＨＣｌ3 あるいはＳｉＨ4 等をエッチングガス
に使用してもよい。
したが、エッチング条件の最適化により、ＳｉＨ2 Ｃｌ
2 、ＳｉＨＣｌ3 あるいはＳｉＨ4 等をエッチングガス
に使用してもよい。
【００３５】
【発明の効果】この発明の半導体装置およびその製造方
法によれば、銅膜表面に第２の高融点金属膜またはキレ
ート化合物膜を形成したので、フォトレジスト膜をマス
クにエッチングした後、酸素アッシングによりフォトレ
ジスト膜を除去する際、銅膜表面の酸化を防止できる。
また、ＮＨ3 とシリコン化合物からなるエッチングガス
にてエッチングを行うので、エッチング時に銅膜の側壁
に窒化膜が形成し、フォトレジスト膜を除去する際の銅
膜側壁の酸化を防止できる。よって、酸化による比抵抗
の増大を防止し、ＰＳＧ膜との密着性が良く、耐腐食性
に優れた低抵抗のＣｕ配線を有する半導体装置を製造で
きる。
法によれば、銅膜表面に第２の高融点金属膜またはキレ
ート化合物膜を形成したので、フォトレジスト膜をマス
クにエッチングした後、酸素アッシングによりフォトレ
ジスト膜を除去する際、銅膜表面の酸化を防止できる。
また、ＮＨ3 とシリコン化合物からなるエッチングガス
にてエッチングを行うので、エッチング時に銅膜の側壁
に窒化膜が形成し、フォトレジスト膜を除去する際の銅
膜側壁の酸化を防止できる。よって、酸化による比抵抗
の増大を防止し、ＰＳＧ膜との密着性が良く、耐腐食性
に優れた低抵抗のＣｕ配線を有する半導体装置を製造で
きる。
【図１】第１の実施例を用いて低抵抗のＣｕ配線を形成
する場合の製造工程の手順を示す断面図である。
する場合の製造工程の手順を示す断面図である。
【図２】第２の実施例を用いて低抵抗のＣｕ配線を形成
する場合の製造工程の手順を示す断面図である。
する場合の製造工程の手順を示す断面図である。
【図３】第３の実施例を用いて低抵抗のＣｕ配線を形成
する場合の製造工程の手順を示す断面図である。
する場合の製造工程の手順を示す断面図である。
【図４】従来例の製造工程の手順を示す断面図である。
１ シリコン基板 ２ 絶縁膜 ３ Ｔｉ膜 ４ ＴｉＮ膜 ５ Ｃｕ膜 ６ ＴｉＮ膜 ７ フォトレジスト膜 ８ 窒化膜 ９ ＰＳＧ膜 １０ プラズマ窒化膜 １１ キレ−ト化合物膜 １２ プラズマ窒化膜
Claims (5)
- 【請求項１】 半導体基板と、この半導体基板上に形成
した絶縁膜と、この絶縁膜上に第１の高融点金属膜と銅
膜および第２の高融点金属膜またはキレート化合物膜を
順次堆積してなる配線層と、前記銅膜の側壁に形成した
窒化膜と、前記配線層を覆った保護膜とを備えた半導体
装置。 - 【請求項２】 半導体基板上に絶縁膜を形成する工程
と、前記絶縁膜上に第１の高融点金属膜と銅膜および第
２の高融点金属膜を順次堆積してなる導電膜を形成する
工程と、前記導電膜上にフォトレジストにて配線パター
ンを形成する工程と、前記フォトレジストをマスクにし
て前記導電膜をＮＨ3 とシリコン化合物からなるエッチ
ングガスにてエッチングして配線層を形成する工程と、
前記配線層を保護膜にて覆う工程とを含む半導体装置の
製造方法。 - 【請求項３】 半導体基板上に絶縁膜を形成する工程
と、前記絶縁膜上に高融点金属膜と銅膜を順次堆積して
なる導電膜を形成する工程と、ベンゾトリアゾールを含
んだ水あるいはアルコール溶液に前記銅膜を浸漬し前記
銅膜上にキレート化合物膜を形成する工程と、前記キレ
ート化合物膜上にフォトレジストにて配線パターンを形
成する工程と、前記フォトレジストをマスクにして前記
キレート化合物膜と前記導電膜をＮＨ3 とシリコン化合
物からなるエッチングガスにてエッチングして配線層を
形成する工程と、前記配線層を保護膜にて覆う工程とを
含む半導体装置の製造方法。 - 【請求項４】 半導体基板上に絶縁膜を形成する工程
と、前記絶縁膜上に第１の高融点金属膜と銅膜および第
２の高融点金属膜を順次堆積してなる導電膜を形成する
工程と、前記導電膜上に酸素を構成元素としない膜を形
成する工程と、前記酸素を構成元素としない膜にて配線
パターンを形成する工程と、前記酸素を構成元素としな
い膜をマスクにして前記導電膜をＮＨ3 とシリコン化合
物からなるエッチングガスにてエッチングして配線層を
形成する工程と、前記配線層を保護膜にて覆う工程とを
含む半導体装置の製造方法。 - 【請求項５】 シリコン化合物が、ＳｉＣｌ4 ，ＳｉＨ
2 Ｃｌ2 ，ＳｉＨＣｌ3 ，ＳｉＨ4 のいずれかの物質か
らなる請求項２，３，４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03183293A JP3323264B2 (ja) | 1993-02-22 | 1993-02-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03183293A JP3323264B2 (ja) | 1993-02-22 | 1993-02-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244181A true JPH06244181A (ja) | 1994-09-02 |
| JP3323264B2 JP3323264B2 (ja) | 2002-09-09 |
Family
ID=12342047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03183293A Expired - Fee Related JP3323264B2 (ja) | 1993-02-22 | 1993-02-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3323264B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2795746A1 (fr) * | 1999-07-01 | 2001-01-05 | Commissariat Energie Atomique | Procede de depot d'un materiau dielectrique a base de silicium sur du cuivre |
| JP2001223345A (ja) * | 1999-11-30 | 2001-08-17 | Hitachi Ltd | 半導体装置とその製造方法 |
-
1993
- 1993-02-22 JP JP03183293A patent/JP3323264B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2795746A1 (fr) * | 1999-07-01 | 2001-01-05 | Commissariat Energie Atomique | Procede de depot d'un materiau dielectrique a base de silicium sur du cuivre |
| JP2001223345A (ja) * | 1999-11-30 | 2001-08-17 | Hitachi Ltd | 半導体装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3323264B2 (ja) | 2002-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4410622A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
| US7534721B2 (en) | Semiconductor device manufacturing device | |
| US6468896B2 (en) | Method of fabricating semiconductor components | |
| US6242358B1 (en) | Method for etching metal film containing aluminum and method for forming interconnection line of semiconductor device using the same | |
| US6274932B1 (en) | Semiconductor device having metal interconnection comprising metal silicide and four conductive layers | |
| US6057230A (en) | Dry etching procedure and recipe for patterning of thin film copper layers | |
| JP2639369B2 (ja) | 半導体装置の製造方法 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| JP3348564B2 (ja) | 誘電体キャパシタの製造方法 | |
| JPH07201851A (ja) | 半導体装置の製造方法 | |
| US6103633A (en) | Method for cleaning metal precipitates in semiconductor processes | |
| JPH1187507A (ja) | 半導体装置およびその製造方法 | |
| JPS6113375B2 (ja) | ||
| US6309963B1 (en) | Method for manufacturing semiconductor device | |
| TW399313B (en) | The method of improving the process of metal back-etching | |
| JPH11238732A (ja) | 配線構造およびボンディングパッド開口の形成法 | |
| JP3519641B2 (ja) | 金配線を有する半導体装置およびその製造方法 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JPH08288255A (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JPH06163714A (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| JPH05183058A (ja) | 半導体装置の製造方法 | |
| JPH06334051A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3378693B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |