JPS5961160A - 薄膜混成集積回路の製造方法 - Google Patents
薄膜混成集積回路の製造方法Info
- Publication number
- JPS5961160A JPS5961160A JP57171208A JP17120882A JPS5961160A JP S5961160 A JPS5961160 A JP S5961160A JP 57171208 A JP57171208 A JP 57171208A JP 17120882 A JP17120882 A JP 17120882A JP S5961160 A JPS5961160 A JP S5961160A
- Authority
- JP
- Japan
- Prior art keywords
- tantalum
- film
- layer
- substrate
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は薄膜混成集積回路、特にタンタルコンデンサ素
子とタンタル抵抗素子を同一基板に形成した薄膜混成集
積回路の製造方法に関する。
子とタンタル抵抗素子を同一基板に形成した薄膜混成集
積回路の製造方法に関する。
（ｂ） 技術の背景
タンタル薄膜混成集積回路は、クレーズドアルミナ等に
てなる基板上にタンタルコンデンサ素子やタルタル抵抗
素子等の回路素子を薄膜形成し、さらに半導体素子等の
個別回路素子を搭載して構成される。そしてタンタルコ
ンデンサ素子は、基板表面に被着したタンタル薄膜を選
択的にエツチングして形成されるが、該エツチングに対
して基板のカラス質表層部を保護する必要がある。
てなる基板上にタンタルコンデンサ素子やタルタル抵抗
素子等の回路素子を薄膜形成し、さらに半導体素子等の
個別回路素子を搭載して構成される。そしてタンタルコ
ンデンサ素子は、基板表面に被着したタンタル薄膜を選
択的にエツチングして形成されるが、該エツチングに対
して基板のカラス質表層部を保護する必要がある。
（Ｃｌ 従来技術と問題点
第１一図は前記タンタル薄膜混成集積回路の従来構成を
示すため、その主要部を断面図で示したものである。第
１図において、混成集Ｖｔｔ回路１はグレーズドアルミ
ナ基板２の表面に、まずコンデン→ノー素子及び抵抗素
子構成用タンタル膜のエツチングに対して耐性を有する
下地層、即ち基板２の表面にタンタル薄膜を被着し該薄
膜を熱酸化させてなるＩｌｌ ａ□０５）帖３を形成す
る。次いで、Ｔａ２０５薄膜 ３の表面に被着したタン
タル層を選択的にエツチングしてタンタル電極（コンデ
ンサ下部電極）４を形成し、その一部分を陽極酸化させ
て誘電体４６５を形成させる。さらに次いで、基板表面
に被着したタンタル層を選択的にエツチングしてタンタ
ル抵抗層６を形成し、密着層（ＮｉＣｒ層）７と導電層
（Ａｕｆ？ａ）８とでなる電極をエツチング手段てパ、
奸コ形成し、抵抗層６の表面に窒化タンク・・（Ｔａ
Ｎ）Ｍ９が化成手段で形成されている。
示すため、その主要部を断面図で示したものである。第
１図において、混成集Ｖｔｔ回路１はグレーズドアルミ
ナ基板２の表面に、まずコンデン→ノー素子及び抵抗素
子構成用タンタル膜のエツチングに対して耐性を有する
下地層、即ち基板２の表面にタンタル薄膜を被着し該薄
膜を熱酸化させてなるＩｌｌ ａ□０５）帖３を形成す
る。次いで、Ｔａ２０５薄膜 ３の表面に被着したタン
タル層を選択的にエツチングしてタンタル電極（コンデ
ンサ下部電極）４を形成し、その一部分を陽極酸化させ
て誘電体４６５を形成させる。さらに次いで、基板表面
に被着したタンタル層を選択的にエツチングしてタンタ
ル抵抗層６を形成し、密着層（ＮｉＣｒ層）７と導電層
（Ａｕｆ？ａ）８とでなる電極をエツチング手段てパ、
奸コ形成し、抵抗層６の表面に窒化タンク・・（Ｔａ
Ｎ）Ｍ９が化成手段で形成されている。
このように、図示混成集積回路１ては回路素子形成用エ
ッチャントとして、ＨＦとＨＮ Ｏ３の混合液を使用し
、該エンチング液からカラス質の基板表面を保ｉφする
下地層３を、独立］二稈でイル着形成しなければならな
かった。
ッチャントとして、ＨＦとＨＮ Ｏ３の混合液を使用し
、該エンチング液からカラス質の基板表面を保ｉφする
下地層３を、独立］二稈でイル着形成しなければならな
かった。
（（リ 発明の目的
（ｅ）発明の構成
上記目的は、基板の表面に所要厚さのタンタル膜を被着
し、少なくとも該タンタル膜のコンデンサ素子部分にレ
ジスト層を形成し、該タンタル膜の露呈部を適量の０２
ガスを含むＣＦ４カスでプラズマエツチングすることに
より該コンデンサ素子部分のタンタル膜を残存形成させ
、その他部分の基板表面にＴａ２Ｏ，薄膜を形成し、該
Ｔａ２０５薄膜の表面にタンタル抵抗素子等を形成さぜ
たことを特徴とする薄膜混成集積回路の製造方法により
達成される。
し、少なくとも該タンタル膜のコンデンサ素子部分にレ
ジスト層を形成し、該タンタル膜の露呈部を適量の０２
ガスを含むＣＦ４カスでプラズマエツチングすることに
より該コンデンサ素子部分のタンタル膜を残存形成させ
、その他部分の基板表面にＴａ２Ｏ，薄膜を形成し、該
Ｔａ２０５薄膜の表面にタンタル抵抗素子等を形成さぜ
たことを特徴とする薄膜混成集積回路の製造方法により
達成される。
（ｆ） 発明の実施例
以下、本発明方法の一実施例に係わる第２図及び第３図
について説明する。
について説明する。
第２図は本発明方法になるタンタル薄膜混成集積回路の
主要部を示す断面図１、第３図は該主侠部のタンタル電
極と下地層を同時形成させる工程の説明図である。
主要部を示す断面図１、第３図は該主侠部のタンタル電
極と下地層を同時形成させる工程の説明図である。
第２図において、混成集積回路１１はクレーズドアルミ
ナ基板１２の表面に、クンタル電極（コンデンサ下部電
極）１３と下地層１４を同時形成し、クンタル電極１３
の一部に陽極酸化手段て誘雷２体ＪｉＷ１５を形成し、
下地ノー１４の表面にタンタル抵抗層Ｉ６をエツチング
手段でパターン形成する。次いて、密着層（Ｎ ｉ Ｃ
ｒ ＩＮ ） １７に導Ｎ Ｊ’％ （Ａ ｕ ｌｆｔ
１ ）１８を積層してなる電イヴを、誘電体層１５の表
面から下地ノ０１４の表面へ、タンタルＴＫ、 −１３
の表面から下地層１４の表面を通って抵抗層１６の一端
部表面へ、抵抗層１６の他端部表面へそわぞ、ｌフェノ
チンク手段でパターン形成し、抵抗層１６の籟呈中間部
に化成手段で９化タンタル層１９が形成されている。
ナ基板１２の表面に、クンタル電極（コンデンサ下部電
極）１３と下地層１４を同時形成し、クンタル電極１３
の一部に陽極酸化手段て誘雷２体ＪｉＷ１５を形成し、
下地ノー１４の表面にタンタル抵抗層Ｉ６をエツチング
手段でパターン形成する。次いて、密着層（Ｎ ｉ Ｃ
ｒ ＩＮ ） １７に導Ｎ Ｊ’％ （Ａ ｕ ｌｆｔ
１ ）１８を積層してなる電イヴを、誘電体層１５の表
面から下地ノ０１４の表面へ、タンタルＴＫ、 −１３
の表面から下地層１４の表面を通って抵抗層１６の一端
部表面へ、抵抗層１６の他端部表面へそわぞ、ｌフェノ
チンク手段でパターン形成し、抵抗層１６の籟呈中間部
に化成手段で９化タンタル層１９が形成されている。
かかる混成集積回路工１において、タンタル電極１３と
下地ＪＶ４．１４はまず第３図イに示す如く、基板１２
の表面にタンタルｔ４ｉＶ（１３）の形成に必要な厚さ
でクンタル（α−Ｔａ）薄膜２０を被着する。
下地ＪＶ４．１４はまず第３図イに示す如く、基板１２
の表面にタンタルｔ４ｉＶ（１３）の形成に必要な厚さ
でクンタル（α−Ｔａ）薄膜２０を被着する。
次いて第３図口に示す如く、タンタル膜２ｏの表面に被
着したレジスト膜の不要部をエツチングして、タンタル
電４ｉｆｉ（１３）の表面を覆うレジスト層２１がパタ
ーン形成さオ］る。
着したレジスト膜の不要部をエツチングして、タンタル
電４ｉｆｉ（１３）の表面を覆うレジスト層２１がパタ
ーン形成さオ］る。
然るのち、０２ガスをｉＱ％（例えは５チ）含むＣＦ４
ガスを反応管に封入して高周波プラズマを発生させるプ
ラズマエツチング手段で、クンタル膜２０をエツチング
すると第３図ハに示す如く、レジスト層２１の下にタン
タル電極１３が残存形成されるとともに、レジスト層２
１で切われない基板表面にＴａ□０５層（下地層）１４
が形成されるようになる。
ガスを反応管に封入して高周波プラズマを発生させるプ
ラズマエツチング手段で、クンタル膜２０をエツチング
すると第３図ハに示す如く、レジスト層２１の下にタン
タル電極１３が残存形成されるとともに、レジスト層２
１で切われない基板表面にＴａ□０５層（下地層）１４
が形成されるようになる。
従って、本発明方法によれは第１図のクンタル電槓４に
相当するタンタル′俄極１３さ、第１図の下地層３に相
当する下地層１４よは同一工程でされる。
相当するタンタル′俄極１３さ、第１図の下地層３に相
当する下地層１４よは同一工程でされる。
（ｇ） 発明の詳細
な説明した如く、本発明方法はクンタル電極を形成する
に際し、クンタル膜の不要部分をエンチング液で除去し
て、従来方法に換えて、数多の０２カスを含むＣＦ４ガ
スでプラズマエツチングすることによって下地層（Ｔａ
□０５層）を生成させる独立工程が不要とな“す、その
分タンタル薄膜混成集積回路の製造工程を簡易化した効
果は柘めて犬きい。
に際し、クンタル膜の不要部分をエンチング液で除去し
て、従来方法に換えて、数多の０２カスを含むＣＦ４ガ
スでプラズマエツチングすることによって下地層（Ｔａ
□０５層）を生成させる独立工程が不要とな“す、その
分タンタル薄膜混成集積回路の製造工程を簡易化した効
果は柘めて犬きい。
第１図はタンタル薄膜コンデンサ素子とタンタル薄膜抵
抗素子を同一基板に形成した薄膜混成集積回路の主要部
の従来構成を示す断面図、第２図は本発明の一実施例に
係わりタンタル薄膜コンデンサ素子さタンタル薄膜抵抗
素子を同一基板に形成した薄膜混成集積回路の主要部構
成を示す断面図、第３図は第２図に示したタンタル電極
と下地層を同時形成させる主要工程を説明するための図
である。 図中において、１，１１はタンタル薄膜混成果梗回路、
２．１２はクレーズド基板、３．１４は下地層（Ｔ８２
０５薄朦）、４，１３はタンタル電極（残存タンクルＭ
）、２０はタンタル膜、２１はレジスト層を示す。 第 ２ 図 ノ
抗素子を同一基板に形成した薄膜混成集積回路の主要部
の従来構成を示す断面図、第２図は本発明の一実施例に
係わりタンタル薄膜コンデンサ素子さタンタル薄膜抵抗
素子を同一基板に形成した薄膜混成集積回路の主要部構
成を示す断面図、第３図は第２図に示したタンタル電極
と下地層を同時形成させる主要工程を説明するための図
である。 図中において、１，１１はタンタル薄膜混成果梗回路、
２．１２はクレーズド基板、３．１４は下地層（Ｔ８２
０５薄朦）、４，１３はタンタル電極（残存タンクルＭ
）、２０はタンタル膜、２１はレジスト層を示す。 第 ２ 図 ノ
Claims (2)
- （１） タンタル薄膜コンデンザ素子とタンタル薄膜
抵抗素子とがカラス等にてなる基板の表１ｎ１に形成さ
れた薄膜混成集積回路において、基板の表面に所要厚さ
のタンタル膜を被着し、少なくとも該タンタル膜のコン
デンサ素子部分にレジスト層を形成し、該タンタル膜の
露呈部を適量の０２カスを含むＣＦ４ガスでプラズマエ
ソヂングすることにより該コンデンサ素子部分のタンタ
ル膜を残存形成させ、その他部分の基板表面にＴａｚ０
５？Ｗ膜を形成し、該”ａ２０５薄膜の表面にタンタル
抵抗素子等を形成させたことを特徴とする薄膜混成集積
回路の製造方法。 - （２）前記０２カスを約５％としたことを特徴とする特
許 集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171208A JPS5961160A (ja) | 1982-09-30 | 1982-09-30 | 薄膜混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171208A JPS5961160A (ja) | 1982-09-30 | 1982-09-30 | 薄膜混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5961160A true JPS5961160A (ja) | 1984-04-07 |
Family
ID=15919030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57171208A Pending JPS5961160A (ja) | 1982-09-30 | 1982-09-30 | 薄膜混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961160A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0274006A (ja) * | 1988-09-09 | 1990-03-14 | Matsushita Electric Ind Co Ltd | 酸化ルテニウム系薄膜のエッチング方法 |
| JPH02177509A (ja) * | 1988-12-28 | 1990-07-10 | Matsushita Electric Ind Co Ltd | 酸化ルテニウム系薄膜のエッチング方法 |
-
1982
- 1982-09-30 JP JP57171208A patent/JPS5961160A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0274006A (ja) * | 1988-09-09 | 1990-03-14 | Matsushita Electric Ind Co Ltd | 酸化ルテニウム系薄膜のエッチング方法 |
| JPH02177509A (ja) * | 1988-12-28 | 1990-07-10 | Matsushita Electric Ind Co Ltd | 酸化ルテニウム系薄膜のエッチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3256588A (en) | Method of fabricating thin film r-c circuits on single substrate | |
| US3617373A (en) | Methods of making thin film patterns | |
| JPS60138918A (ja) | 半導体装置の製造方法 | |
| JPH0122961B2 (ja) | ||
| GB1424980A (en) | Thin-film electrical circuits | |
| US3337426A (en) | Process for fabricating electrical circuits | |
| US3387952A (en) | Multilayer thin-film coated substrate with metallic parting layer to permit selectiveequential etching | |
| JP4984855B2 (ja) | 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法 | |
| GB1354956A (en) | Process for making a thin film network | |
| US4283485A (en) | Conductor crossovers for integrated RC-circuits | |
| JPS5961160A (ja) | 薄膜混成集積回路の製造方法 | |
| JP2749489B2 (ja) | 回路基板 | |
| US4200502A (en) | Method for producing an electrical thin layer circuit | |
| IE32016B1 (en) | Method of producing a thin-film integrated circuit | |
| US3867193A (en) | Process of producing a thin film circuit | |
| JP3163761B2 (ja) | 集積回路装置 | |
| CA1128669A (en) | Method for producing and electrical thin layer circuit | |
| JPS6184065A (ja) | 薄膜トランジスタの製造方法 | |
| JPH10135077A (ja) | 薄膜キャパシタ | |
| JPH08148795A (ja) | 薄膜回路基板 | |
| JPS5818954A (ja) | 混成集積回路の製造方法 | |
| JPH06151460A (ja) | 逆スタッガ型ｔｆｔの製造方法 | |
| JPS60762A (ja) | 混成集積回路の製造方法 | |
| JPS606546B2 (ja) | ハイブリッドｉｃの製造方法 | |
| JP2000216051A (ja) | 薄膜コンデンサ内蔵電子回路基板及びその製造方法 |