JPS5814226A - 電子計算機の電源制御方式 - Google Patents

電子計算機の電源制御方式

Info

Publication number
JPS5814226A
JPS5814226A JP56113161A JP11316181A JPS5814226A JP S5814226 A JPS5814226 A JP S5814226A JP 56113161 A JP56113161 A JP 56113161A JP 11316181 A JP11316181 A JP 11316181A JP S5814226 A JPS5814226 A JP S5814226A
Authority
JP
Japan
Prior art keywords
power supply
voltage
buffer
constant voltage
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56113161A
Other languages
English (en)
Inventor
Satoru Takeuchi
悟 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Usac Electronic Ind Co Ltd
Original Assignee
Usac Electronic Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Usac Electronic Ind Co Ltd filed Critical Usac Electronic Ind Co Ltd
Priority to JP56113161A priority Critical patent/JPS5814226A/ja
Publication of JPS5814226A publication Critical patent/JPS5814226A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、電源装置の電圧設定値をプログラムで以て変
化させ、これにより電子計算機の電源電圧を変化するよ
う和した電子計算機の電源制御方式に関するものである
・ 電子計算機の電源電圧を変化させて種々のテストを行う
ことは従来から行われている◎電源内蔵型の電子計算機
において電源電圧を変化させて種々のテストを行う場合
、従来技術においては電子計算機の筐体カバーを取外し
、ドライバなどで電圧設定用可変抵抗器を調整して電源
電圧を変化させ、しかる後にテスト優プログラムを走行
させていた。このような従来方式では上記のようなテス
トを行う場合に非常に不便であるので、内蔵電源ypt
gI!用せず1.、/電圧設定つまみを有する別体の電
源装置ン準備してこの別体の電源装置から電子計算機に
電力を供給することが工場内におい、ては行われている
。しかしながら、この方式は電子計算機が顧客に引渡さ
れた後は採用しかたいとい5欠点ン有し1いる◎ 本発明は、上記の考察に基づくものであって、電源電圧
!簡単に可変できるようにした電子計算機の電源制御方
式を提供することを目的としている0そしてそのため本
発明の電子計算機の電源制御方式は、計算機の各部に電
力を供給する定電圧、f!置を肩する電源装置と、上記
定電圧装置の設定値を記憶する電源電圧データ・バッフ
ァと、該電源電圧データ・バッファを制御する電源制御
装置と、該電源制御装置と計算機本体側とt接続する電
源制御インタフェースとン備え、上記電源制御装置は、
上記電源制御インタフェースを介して上記電子計算機本
体側から送られ【来る制御情報に基づいて上記電源電圧
データ・バッフアン制御することン特徴とするものであ
る。以下、本発明を図面を参照しつつ説明する口 第1図は本発明の1実施例のシステム構成を示す図、第
2図は本発明の電源装置の1実施例の概l!を示す図、
jtll!3図は本発明の定電圧装置の1実施例を示す
図、第4図は電源電圧パターンの1実施例を示す図、1
1!5図は電圧マージンを変化させてテストを行う場合
の手順を説明するフローチャートである。
第1図において、1は制御記憶、2は中央処理装置、3
はフロッピィ・ディスク装置、4は主メモリ、5は電源
装置、6は電源制御装置、7はディスプレイ!装置、8
はディスプレイ装(17のキーボード、9はシリアルΦ
プリンタ、10ないし13は電源レジスタtそれぞれ示
している。
第1図の電子計算機の入出力制御方式はどのような方式
であっても差支えないか、こ〜ではチャネル制御方式l
採用しているものとして説明する。
本発明の1実施例では電源装置5も1個の入出力機器と
され、これに機番が与えられている。電源制御装置6は
、電源装置5を制御するものであり、図示しないチャネ
ルに接続されている。電源レジスタ10ないし13は、
電圧設定値となるものであり、主メモリ4に形成されて
いる。なお、主メモリには処理プログラムA、 B、 
C,D・・・なども格納されている。
第2図は電源装置5の1実施例の構腐を示すものであり
て、14ないし17は電源電圧デー−〇バッファ、1B
ないし21は定電圧装置tそれぞれ示している。電源電
圧データ・バッファ14には電源レジスタ10の内容が
セットされ、電源電圧デーI・バッファ15には電源レ
ジスタ11の内容がセットされ、電源電圧セット・バッ
ファ16には電源レジスタ12の内容がセットされ、電
源電圧データ・バッファ17には電源レジスタ13の内
容がセットされる・電源電圧データ・バッファ14の内
容は定電圧装置18の設定値となり、電源電圧データ・
バッファ15の内容は定電圧装fllGf)設定値とな
り、電源電圧データーバッファ16の内容は・定電圧装
置120の設定値となり、電源電圧データ・バッファ1
7の内容は定電圧装fl121の設定値となる。定電圧
装置18はDC5V用、i電E装flL 19 tXD
 C+ 12 V用、定電圧装置20はDC71KV用
、定電圧装置21)−!DC+z4v用である・ 第3図は定電圧装置1Bの1実施例を示すものである◎
第3図において、22は商用交流電源、23は整流平滑
回路、24はゼナー・ダイオード、25はディジタル・
アナログ変換器、26は出力電圧制御部、27は電圧比
較制御vII部、28は電圧検出部、29は負荷回路、
30はスイッチをそれiれ示している0なお他の定電圧
装置も同様な構成Yllている0 データ・バッフ714の内容はディジタル・アナログ変
換器25でアナログ信号に変換されるO商用交流電源の
出力は整流平滑回路28により曵整流平滑される。ゼナ
ー・ダイオード24はノーマル時における電圧設定値を
定めるものであるOスイッチ30が左側に倒されると、
ゼナー・ダイオードで電圧設定値は決定され、右側に倒
されると、ディジタル・アナログ変換器!!5の出力が
電圧設定値となる0出力電圧制御11$16は、例えば
トツyジスタ形のものであるO電圧比較制御10?は、
設定値と電圧検出impsからの電圧の差を検出し、こ
の差信号を制御信号として出力電圧制御部j16に送出
するものである・電圧検IB1M2Bは、実際の出力電
圧を検出するものである・本発明を実施す少ためには、
電源電圧セット・コマンドと電源電圧りセット・コマン
ドとか準備される。これらのコマンドは、通常のチャネ
ル・コマンドと同様な構成を有しているものである◎電
源電圧設定コマンドが発行されると、図示しな゛いチャ
ネルはこの電源電圧セット・コマンドv電源制御装置6
に送り、続いて電源電圧セット・コマンドのアドレス部
で指定される電源レジスタ1O111,12,13の内
容を電源制御装置6へ送る◎電源制御装置6は、電源電
圧セット・コマンドを受取、ると、続いて送られて来る
電源レジスタ1O111,1!、130円容1対応する
電源電圧データ・バッファ14.15.16.17#C
セツトする・電源電圧リセット・コマンドが送られ【来
ると、電源制御B!I置6は、電源電圧データ舎バッフ
ァ14.15.116.17の内容tクリアする@ #E4図は電圧!−ジyv変化させてテス)!行う場合
の電源供給パターンの例y示すものである0第4aにお
いて、MHは最大設定値、Hは上位設定値、Cは中心値
、MLは最小設定置、Lは下位設定値tそれぞれ示して
いるoMllは中心値Ct−+10nないし15511
アツプしたものであり、Lは中心値CV+41ないし+
6%アクプした値でした値であり、MLは中心値CY−
1011ないし一15チダウンした値である・ 第5図は電圧マージンを変化させてテストを行う場合の
手順を説明する図である・テストは下記のようにして行
われる@ ■ 電源投入が行われると、初期リセットが行われる。
■ 電圧マージン・テスト用プログラムのイニシャル・
プログラム@ロードか行われる。
■ 標準テスト・プログラムのイニシャルe、ロードが
行われる◎ ■ スイッチ30vテスト側へ倒す。
■ 電圧設定値を電源供給I11パターンとし【テスト
・プログラムを実行する。
■ テスト・プログラムが正常終了したか否かを調べる
。Yesであれば■の処理を行い%Noであれば[株]
の感層を行う。
■ テスト・プログラムの実行結果をプリントするO ■ 電源供給パターンを次のパターンに更新する◎■ 
最終電源供給パターンwlli遇したか否かt’sぺる
・Y・8であれば電源値断を行い、Noであれば■の処
l1t−行5゜ 0 初期リセットを行5゜ ■ 電圧マージン・テスト・プロダッふと標準テスト・
プログラムのイニシャル・プログラム・ロードを行5゜ Oi’41目の電源供給バターyKおけるプクグラム異
常終了のプリント−アラ)Y行5゜以上の説明から明ら
かなように、本発明によれば・j”fシトで電源電圧を
調整できるので、電圧調整時間を短縮できること、電圧
マージン!変化させながらテスト・プaグラムVt*行
させることが簡単に行い得ること等の効果か得られる。
なお、ディスプレイ装置のキーボードから所定のコマン
ドを入力して電源電圧V変化させるよ5にすることも出
来る◎
【図面の簡単な説明】
41図は本発明の1実施例のシステム構成を示す図、第
2図は本発明の電源装置の1実施例の概4v示す図、第
3図は本発明の定電圧装置の1実施例を示す図、第4図
は電源電圧パターンの1実施例ケ示す図、第5図は電圧
マージンt′変化させてテスト!行う場合の手順を説明
するフローチャートである◎ 1・・・制御記憶、2・・・中央処理装置、3・・・7
aツビイ・ディスク装置、4・・・主メモリ、5・・・
電源装置、6・・・電源制御装置、7・・・ディスプレ
イ装置、8・・・ディスプレイ装量7のキーボード、9
・・・シリアル・プリンタ、10ないし13・・・電源
レジスタ、14ないし17・・・電源電圧データ・バッ
ファ、1gないし21・・・定電圧装置、22・・・商
用交流電源、23・・・整流平滑回路、24・・・ゼナ
ー拳ダイオード、25・・・ディジタル・アナログ変換
器、26・・・出力電圧制御部、27・・・電圧比較制
御部、28・・・電圧検出部、29・・・負荷回路、3
0・・・スイッチ。

Claims (1)

    【特許請求の範囲】
  1. 計算機の各部忙電力を供給する定電圧装置を有する電源
    装置と、上記定電圧装置の設定値を記憶する電源電圧デ
    ータ・バッファと、皺電源電圧データ・バッファを制御
    する電源制御装置と、該電源制御装置と計算機本体側と
    t接続する電源制御インタフェースとt備え、上記電源
    制御装置は、上記電源制御インタフェースを介して上記
    電子計算機本体側から送られて来る制御情報に基づいて
    上記電源電圧データ・バッファ奮制御することを特徴と
    する電子計算機の電源制御方式。
JP56113161A 1981-07-20 1981-07-20 電子計算機の電源制御方式 Pending JPS5814226A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56113161A JPS5814226A (ja) 1981-07-20 1981-07-20 電子計算機の電源制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56113161A JPS5814226A (ja) 1981-07-20 1981-07-20 電子計算機の電源制御方式

Publications (1)

Publication Number Publication Date
JPS5814226A true JPS5814226A (ja) 1983-01-27

Family

ID=14605091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56113161A Pending JPS5814226A (ja) 1981-07-20 1981-07-20 電子計算機の電源制御方式

Country Status (1)

Country Link
JP (1) JPS5814226A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61114322A (ja) * 1984-10-18 1986-06-02 バロース・コーポレーシヨン パワー制御ネツトワーク
JPS62500269A (ja) * 1984-09-25 1987-01-29 バロ−ス・コ−ポレ−ション 信頼性ある通信プロトコルを用いる電源制御ネットワ−ク
JP2007259634A (ja) * 2006-03-24 2007-10-04 Fujitsu Ltd 電子機器、システム電源、及び電圧供給方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62500269A (ja) * 1984-09-25 1987-01-29 バロ−ス・コ−ポレ−ション 信頼性ある通信プロトコルを用いる電源制御ネットワ−ク
JPS61114322A (ja) * 1984-10-18 1986-06-02 バロース・コーポレーシヨン パワー制御ネツトワーク
JPH0479005B2 (ja) * 1984-10-18 1992-12-14 Unisys Corp
JP2007259634A (ja) * 2006-03-24 2007-10-04 Fujitsu Ltd 電子機器、システム電源、及び電圧供給方法

Similar Documents

Publication Publication Date Title
US6191758B1 (en) Computer having auxiliary display device
Scherr An analysis of time-shared computer systems
JPS6017539A (ja) エミユレ−シヨン方式
US4972312A (en) Multiprocess computer and method for operating same having context switching in response to a peripheral interrupt
JPS5814226A (ja) 電子計算機の電源制御方式
JPH03196225A (ja) プログラマブル割込みコントローラ
US5481754A (en) Apparatus and method for bios interface to features in multiple adapter cards in one operation using registers with bits distributed across the adapter cards
JPH0420496B2 (ja)
EP0059758A1 (en) Numerical control unit
US5229958A (en) Data input device having arithmetical function
JPH09152926A (ja) 可変誘導入力機能付き画像情報処理装置
EP0867811A1 (en) Accounting-information outputting device
JPS60220406A (ja) 制御装置
JPH10283081A (ja) 情報処理システムおよびその運転方法並びに記憶媒体
JPH06266540A (ja) モジュール入出力共用方式
JP3177423B2 (ja) 周辺装置の試験システム
JPS61175816A (ja) 印字制御方式
JP3210511B2 (ja) 手書き入力方法及び装置
JPH02178725A (ja) 印字制御装置
JPH01204768A (ja) プリンタ装置
JPH074669Y2 (ja) 割込要求処理回路
JPS622325A (ja) モ−ド切換え制御方式
JPS6020243A (ja) 中央演算処理回路応用装置
JPS6240721B2 (ja)
JPH06150154A (ja) 電子レジスタ