JPS581336A - Am受信機 - Google Patents

Am受信機

Info

Publication number
JPS581336A
JPS581336A JP9990981A JP9990981A JPS581336A JP S581336 A JPS581336 A JP S581336A JP 9990981 A JP9990981 A JP 9990981A JP 9990981 A JP9990981 A JP 9990981A JP S581336 A JPS581336 A JP S581336A
Authority
JP
Japan
Prior art keywords
output
circuit
local
pll
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9990981A
Other languages
English (en)
Inventor
Akira Imaeda
彰 今枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP9990981A priority Critical patent/JPS581336A/ja
Publication of JPS581336A publication Critical patent/JPS581336A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0041Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
    • H03J1/005Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、MY及びLWバンドが受信可能なム舅受11
11に関すゐ。
一般に、複数バンド仕様のPLL受信sFi、各バンド
毎に局部発振回路を有しており、これらの局部発振回路
とPLL劃御側とが各バンド毎に閉ループを構成し、P
LI#受信が行なわれる。ところが、MW専用のPLL
受信機においては、PLL制御部ijMW用のデータし
か有してい表いため他のバンド例えばLWバンドをこの
ような受信機でPI、XI受信することはできない。
そこで、MY用のPb11311部の出力に応じてLW
バンド全域を掃引できるようなLW用の局S斃lI回路
を設け、このLy用局部発振回路の出力を受信部の混合
a路へ入力するようにすれげLWバンドを受信すること
も可能となる。しかしながら、前述した如(MWJlf
lOPLL制御部が有しているデータはあくtfMY用
のデータであるためこのPLL制amの出力をLW用局
部発lI回路に入力してもやはり最適な同調点を得るこ
とはできず、場らK11fドリフトの影響も受けてしま
う。
本発明は斯る点KfIkみ、MY用局部発振回路と、M
Wp/APLL制御部とで閉ループを構成し%MY用P
LL制御部の出力tLW用局部発振回路へ入力し、この
LW用局謬発II回路の出力を受信部の混合1路に入力
すると共に、受信部の中間周波増幅回路の出力に基づい
て8力−ブ信号を発生させ、こ08力−ブ信号をLW用
局部発a回路に加えゐ所■ムシ0@作を行なわぜること
により、MY用のrbL$J御部しか有しないムM受信
atにおいても、LWバンドが受信できるようにし次新
規なムM受信機を提供するものである。
以下、本発明の実織例を図面を参照しながら説明する。
第1図は本発明によるムM受信IIO実總例を示すブロ
ック図であり、(11tiMW用局部発a回路、(21
はI、W側周部発振回路、(否は輩W用のデータしか有
していないMY用PIIIgであり、MY用局部発an
路(υの出力を分周するグログツ!プルデイパイ〆14
1と、基準信号発生回路+51からの基準信号foとプ
ログラマプルデイパイダG41の出力fBとを入力する
位相比較器16)と、ローパスフィルタ(7)と、プp
グラマプルデイバイダ(4)に分周比データを設定する
ためのコントロール−路(8)とを含む。
又、(!l ti M W用高周波1111DI)及(
lWMI高jlll胞路11スイッチ(2)及び0、混
合回路I#、牛間周鋏増幅aha!A、検波回路及び低
周波増幅回路(至)とを會むム菖受信部であ抄、轡は1
力−ブ検出回路(至)及び8力−ブ信号増−am@よ妙
構成される8力−ブll@発生口路であって、その出力
である8力−ブ償号ムFO“は、ローパスフィルタ(7
)の出力を入力するパツファアングaOO*に饋続され
た抵抗(2)及びυによる抵抗加算I略0に入力場れる
更に、−及び(ト)はMY及びLWのバンド切換用スイ
ッチであり、受@1l(91のスイッチ圓及びα3はこ
のバンド切換用スイッチa4@に応動する0叉、後で詳
述するが、MW用局部発振口路(1)の出力fMと1&
l−Iw開**発握−路(2)の出力fl、はこのノ(
ノド切換用スイッチ(財)−に応答していずれ−fi一
方の出力が混合回路@4 K 11 mされるようIl
或されている0次に、木実施例の動作を説明する。
先ず、パ゛ンド切換スイッチ関及び(2)のうちスイッ
チ−を抑圧してMYバンドを選択する。
すると、Nム’II)ゲート(至)の出力はrHJとな
9、゛トランジスター及び四がオンす本ため、MY用電
源電圧MW+BがtW用局部発振回路(1)中のトラン
ジスターに供給される0このとき、MA)JDゲート鰭
O出力は[LEあり、トランジスタ圓及び−はオフして
いるので、LW用電源電圧I、W+Bi!LW用局部発
li回路(2)には供給されず、又、混合回路l楊への
入力を切換えるためのスイッチングトランジスタ011
4オフする。従って、この状態ではMY用局部発振回路
(1)の出力fMが混合回路ti番へ入力される。
即ち、MYバンドが選択きれたときには、PLL部(2
)KてMY用局部発lI@路(1)が制misれ、この
出力fMが混合回路11JK入力されて通常の1’LL
受信が行なわれる。
尚、この場合、8カー”ブ信号発生目略りより出力8力
−ブ信号AFOが得られるが、この信号ム1Cはパラフ
チアンプ圓があるため、tW用局部発all−路1)に
印加される仁とはなく、したがって、MYバンドでFi
AFO動作は行なわれない。
次に、バンド切換スイッチ(ハ)を押圧してLWバンド
を選択する。
すると、葺ム[ゲート■の出力はrHJとなり、トラン
ジ”スタ■及び(9)はオンし、11ANI)ゲート−
の出力はrLJとな抄、トランジスター及び(至)はオ
フする。このため、MWM電源電圧MW+BがVW用局
部発rA回路(1)中のトランジスタ(至)に供給され
なくなゐと共に、LW用電源電圧LW+ISがLW用局
駆蟲編向路(2)に供給され、さらに、この電圧LW+
Bはスイッチングトランジスターのベースに印加され仁
のトランジスターをオンするため、結局、混合回路a番
へFiLW用局部側周O路(2)の出力fLが入力され
ることとなる。
ところで、PLLIm(31のプログラマプルディパイ
ダ(4)への入力嫁、コレクタがLV+Bとは異なる電
源電圧十BE接続されているトランジスターの工々ツタ
から取り出されているので、MYバンド選択時だけでな
(I、Wバンド選択Wj#−にもPl橡にPLLII(
!1が動作状−となあ。
又、LW局部発am路121KtiPLLIりのローパ
スフィルタ(7)の出力がパツファアングalOを介し
て印加されると共に、8力−ブ信号発生口路Oから08
力−ブ信号ムシCが抵抗加算回路llt介して印加され
ムFC動作が行なわれる。
このように、I、Wバンド選択時には、MY用側周弗f
iIta路(1)を含んでPLLの閉ルーズを形成す!
PLL郵(31のローパスフィルタ(7)の出力を入力
するLW用側周発a−路(2)の出力fLが、受(1部
(旦)の混合回路041に入力されると共に、8力−ブ
l1号によるムFO動作によりLWバンドの受信が行な
われることとなる。
ここで、一般に輩Wバンドでのや信局波数範囲は522
〜160Km、LWバンドでの受信周波数範囲は155
〜281 KHtxであ一1MYバンドでFi9KHw
毎のステップ選局が行なわれるため、全受信周波数範囲
では122ステツプとなる。従って、LWバンドの1ス
テツプに対する移動周波数は(281−155)/’1
21−1.04FHg即ち約I KHsとなり、AFC
動作により最適同調点への補正が行なわれる。
とζろて、第1図の実権例には、Bカーブ信号発生囲路
■の出カムFOと基準電圧Vref倉入カする絶対値検
出回路−と、中間周波増@回路−の゛出力を増幅する増
幅INとを含み出力信号876Pを発生するストップ信
号発生回路(財)が設けられてお抄、掃引スイッチ−か
らの信号白Rで開始された掃引はこの信9BTOPKよ
り停止される。
第2図(イ)〜に)に示す信号波形図は、ストップ信号
発生回路−の各部の波形であ抄、トランジスタ!+1t
i増幅器−の出力V、がスレシ冒ルド電圧Vt+以上に
なるとオンし、以下ではオフとなる。又、絶対値検出回
路−の出力v、Fi第2図(ハ)に示すようになす、ト
ランジスターはこの電圧V、がスレショルド電圧Vtt
以下になゐとオンし、以上ではオフする。従って信号ε
テOPとしては、最適同調点でのみ「Ljレベルとなる
第2図に)に示すgM@が得られる0 ところで、本実論においては、上述の如(,8力−ブl
1号がAFCilCI用されると共にストップ信@にも
利用されているが、掃引時にBカーブ信号増幅回路の利
得が高すぎると、6力−ブ信号の帯域が狭くなるため、
掃引に誤動作が生ずる恐れがあり、又、受信時Kitム
シC動作を行なわせるため受信精tt上げる必要があゐ
そこで、木実總において社、コントロール回路−)から
発生するliJMUTIKよりeカーブ信号増幅fil
 i13 Qlの利得を掃引時と受信時とで変化ぢせる
ようにしている。即ち、信号MUTIEは、掃引開始直
後K「H」レベルとなり、掃引停止後rLJレベルとな
る第3図(ロ)に示すような(1号であり、受信機が概
略掃引状態か受信状態であるかを示す。この信号MAT
TEが「H」となるとトランジ支I−幻によ抄抵抗@4
のショート回路が形成され、結局、掃引時に祉8カーブ
信号増幅回路(至)の利得は信号MUYIがrLJレベ
ルの時即ち受信時と比べて低くなる。
尚、第3図(ハ)祉、コントロールII!(8)に會壕
れプログラマプルディパイ〆(4)K分周比データを設
定するための7ツグダウンカクンタ(図示せず)の内容
を示す図であり、信号8テOPがrLJレベルになると
その内1!は停止される。
本発明によるムy受信機祉、上述の如(、MY用PLI
、制御部しか有しない受信機においても、簡単な回路を
付加するだけて客易にLWバンドを受信可能にできる。
又、8力−ブ信号を利用してムya動作を行なわせて1
.+Wバンドの受信を行なうようにしているので、最適
同調点を得ることができ、−匿ドリフト等の影畳も軽減
できる。更に、8力−ブ信号増幅回路の利得を掃引選局
時と受信□時とで変化させるように構成したので、同調
−Kt下けることなく確実な掃引を行なうことができ4
【図面の簡単な説明】
第115!!Iは本発明によるムM受信機の夷總儒を示
すプルツク図、第2図H))(ロ)(ハ)Httストッ
プ信号発生nIIo各部の被形を示す波形図、第6図G
()(ロ)(ハ)に)蝶信IJMυ〒1を説明するため
のタイ2ングチヤートである。 主な図書の説明 (11・・・MY用側周発振回路、(2)・・・LW用
側周発振飽路、(旦)・・・PLL部、(71−・・ロ
ーパスフィルタ、憶)・・・受信部、l尋・−・混合回
路、O・・・8力−ブ信号発生−路、備・・・Bカーブ
検出回路、a嘗・・・8力−ブ信号増幅回路、114m
・・・バンド切換スイッチ、(財)・・・ストップ信号
発止回路。 出−人 三洋電機株式会社外1名

Claims (1)

    【特許請求の範囲】
  1. (1)  混合回路及び中間周波増幅回路を含む受信部
    と、MY用局部発*a路と、プロダテ!プルデイパイダ
    と位相比較器及びローパスフィルタとを含み曽記MY用
    局墨発ra路の出力を制御するMWJ91PLLllと
    を有するムM受信11において、前ぽ「″配−−バスフ
    ィルタO出力を入力するLW用局部aiia路と、MY
    及びLWのバンド選択に応じて該I、W用局部発11a
    路と前記MY用局部発振回路の出力をweえて曽記渦合
    回路へ入力する切換手段、前記中藺周被増@81%0出
    力を入力し8カーブl!@を発生する一カーブ信号発生
    回路とを備え、前記ローパスフィルタの出力を前記MY
    用局部発!!IIIIK印加すると共K、前記8力−ブ
    信号発生回路かCも08力−1償号を前記ローパスフィ
    ルタの出力に加算して前記LW用局部発!11回路に加
    える仁とによ−LWバンドの受信を行なうようにした仁
    とを特徴とす41AM受信機0 (2、特許請求の範囲第1項において、MY用PLL部
    Fi8カーブ信号発生(ロ)路より得られる8−I#−
    プ償号及び中間周波増幅回路の出力信@に応じて形成さ
    れる制all!号により掃引を停止させる制御手段を有
    し、Bカーブ信号発生回路は、掃引時と俊信時とで利得
    を変化させるように構成した8力−ブ信号増幅回路を含
    むことを特徴とするムM受信機。
JP9990981A 1981-06-26 1981-06-26 Am受信機 Pending JPS581336A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9990981A JPS581336A (ja) 1981-06-26 1981-06-26 Am受信機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9990981A JPS581336A (ja) 1981-06-26 1981-06-26 Am受信機

Publications (1)

Publication Number Publication Date
JPS581336A true JPS581336A (ja) 1983-01-06

Family

ID=14259901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9990981A Pending JPS581336A (ja) 1981-06-26 1981-06-26 Am受信機

Country Status (1)

Country Link
JP (1) JPS581336A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1081409C (zh) * 1996-07-31 2002-03-20 阿尔卑斯电气株式会社 长波信号及中波信号接收电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5255807A (en) * 1975-09-16 1977-05-07 Texas Instruments Deutschland Tuning circuit
JPS5593329A (en) * 1979-01-10 1980-07-15 Matsushita Electric Ind Co Ltd Channel selection unit
JPS55153423A (en) * 1979-05-18 1980-11-29 Trio Kenwood Corp Fm receiver of frequency synthesizer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5255807A (en) * 1975-09-16 1977-05-07 Texas Instruments Deutschland Tuning circuit
JPS5593329A (en) * 1979-01-10 1980-07-15 Matsushita Electric Ind Co Ltd Channel selection unit
JPS55153423A (en) * 1979-05-18 1980-11-29 Trio Kenwood Corp Fm receiver of frequency synthesizer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1081409C (zh) * 1996-07-31 2002-03-20 阿尔卑斯电气株式会社 长波信号及中波信号接收电路

Similar Documents

Publication Publication Date Title
US6133773A (en) Variable delay element
US6859081B2 (en) Duty cycle correction circuit and delay locked loop having the same
US5386437A (en) Phase-locked loop circuit
US4758801A (en) Dynamic control system with switchable filter-function groups
US10530186B2 (en) Wireless power transmission with fractional timing resolution
JPS627728B2 (ja)
US6737901B2 (en) Integrable, controllable delay device, delay device in a control loop, and method for delaying a clock signal using a delay device
CA1134520A (en) Tuning apparatus
JPH0251288B2 (ja)
JPS581336A (ja) Am受信機
KR920005495A (ko) Pll 회로 및 pll 회로를 사용한 반도체 집적회로
CN107431615B (zh) 接收装置和接收方法
JPS6247381B2 (ja)
US3849736A (en) Frequency synthesizer having frequency control loop with keyed fixed frequency oscillator
JP2001094541A (ja) クロックリカバリ回路
JP2003234666A (ja) 無線機用半導体集積回路及び無線通信機
KR840000227B1 (ko) 수신기의 동조제어장치
CN116599523B (zh) 相位插值电路、锁相环电路
JP2870839B2 (ja) 遅延回路装置
US20020075088A1 (en) Multi-frequency band controlled oscillator
JPH01273422A (ja) サンプルパルス制御型pll回路
US3566273A (en) Broadband high-q antenna system
US3201671A (en) Rotor controlled step motor
US3448386A (en) Automatic muting networks for signal seeking receivers
JPS5852374B2 (ja) 周波数シンセサイザ受信機