JPH01273422A - サンプルパルス制御型ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はサンプルパルス制御型Ｐ　Ｌ　Ｌ　（Ｐｈａｓ
ｅＬｏｃｋｅｄ　Ｌｏｏｐ　）回路に係り２例えば半導
体メモリーの制御用クロック発生装置に好適するサンプ
ルパルス制御型ＰＬＬ回路の改良に関する。

〔従来の技術〕

従来、この種のサンプルパルス制御型ＰＬＬ回路は、第
５図に示すような構成が知られている。

すなわち、誤差信号（エラー信号）によって発振周波数
が変化する電圧制御発振回路（以下ＶＣＯとする）１か
らのパルス信号を外部へ出力する一部、そのパルス信号
を分周回路３で分周して台形波発４１＝、回路５から台
形信号りをサンプルホールド回路７へ出力し、基準信号
から波形整形回路９でパルス波形に整形したサンプルパ
ルス信号Ｆをサンプルホールド回路７のスイッチ素子１
１へ出力し、スイッチ素子１１によって台形信号りのダ
ウンエツジまたはアンプエツジのスロープ部分をサンプ
リングしてコンデンサＣとＯＰアンプ（オベレーショナ
ル・アンプ）１３にてホールドし。

そのホールド信号をループフィルタ１５に出力して誤差
信号を生成し、これをＶＣＯ１へ加える閉ループ構成を
有していた。

このようなサンプルパルス制御型ＰＬＬ回路は。

第６図に示すように、サンプルパルス信号Ｆによってサ
ンプルホールド回路７のスイッチ素子１１がＯＮとなっ
てコンデンサＣで台形信号りがサンプリングされ、スイ
ッチ素子１１がＯＦＦになるとコンデンサＣのホールド
電圧ＧがＯＰアンプ１３から出力され１例えば台形信号
りのダウンエツジのスロープ部分のある点がサンプルパ
ルス信号Ｆとの位置関係でサンプルホールドされる。

例えば、ｖｃｏｉの発振周波数が高い方に変化すると１
台形信号りが０里に変化してサンプルパルス信号Ｆより
進む状態となり、サンプルホールド電圧Ｇが低下してＶ
ＣＯＩの発振周波数を下げるような誤差信号がループフ
ィルタ１５から出力される。

逆に、ｖｃｏｉの発振周波数が低くなると２台形信号り
がＤ２に変化してサンプルパルス信号Ｆより遅れた状態
となってサンプルホールド電圧が高くなり、ＶＣＯＩの
発振周波数を高めるような誤差情報が出力される。

〔発明が解決しようとする課題〕

しかし、上述したサンプルパルス制御型ＰＬＬ回路は２
台形波発生回路５からの台形信号りのスロープ部分に対
するサンプルパルス信号Ｆの位置関係の変化のみ・によ
って誤差信号を生成してＶＣＯｌの発振周波数を制御す
る構成であったから。

所望の発振周波数と実際の発振周波数との位相誤差情報
が十分に誤差信号となってＶＣＯＬへ伝達されず、制御
の追従性に改良の余地があった。

本発明はこのような従来の欠点を解決するためになされ
たもので、所望の発振周波数に対する誤差情報をＶＣＯ
へ十分に伝達可能で追従性の良好なサンプルパルス制御
型ＰＬＬ回路を提供するものである。

〔課題を解決するための手段〕

このような課題を解決するために本発明は、誤差信号に
よって発振周波数が単調に変化するＶＣＯに分周回路を
接続し、これに台形波形発生回路を接続して台形信号を
発生させ、その台形波発生回路にサンプルホールド回路
を接続してその台形信号のスロープ部分をサンプルパル
ス信号でサンプルホールドし、サンプルホールド回路を
ループフィルタを介してＶＣＯへ接続し、ホールド信号
を積分して上記誤差信号をＶＣＯへ出力するとともに、
パルス化された所定の基準信号に基づきＶＣＯからのパ
ルス信号の所定数倍のパルス幅を有するパルス信号をサ
ンプルパルス発生回路で発生させて上記サンプルパルス
信号としてサンプルホールド回路へ加える構成となって
いる。

〔作　用］ このような手段を備えた本発明では、基準信号に基づい
てサンプルパルス発生回路においてＶＣＯからの発振パ
ルス信号の数パルス分をカウントして数パルス分のパル
ス幅を有するサンプルパルス信号を生成してサンプルホ
ールド回路に加え。

サンプルホールド回路ではそのサンプルパルス信号によ
って台形波形発生回路からの台形信号のスロープ部分を
サンプルホールドする。

従って、ＶＣＯからの発振周波数が変化すると。

サンプルパルス信号のパルス幅とこれに対する台形信号
の位置も変化することとなり、これらの両度化量がサン
プルホールド電圧の変化となって誤差信号が決定され、
ＶＣＯを制御する。

〔実　施　例〕

以下本発明の実施例を図面を参照して説明する。

なお、従来例と共通する部分には同一の符号を付す。

第１図は本発明に係るサンプルパルス制御型ＰＬＬ回路
の一実施例を示すブロック図である。

ｖｃｏｔはパルス信号を発振出力するものであり、直流
化された後述する誤差信号を制御信号として発振周波数
が単調に変化する従来公知の構成を有し、第２図中の符
号Ｅのようなパルス信号が例えばメモリー回路の制御用
クロ・ツクとして外部に出力される。

ＶＣＯ１は分周回路３にも接続されており、この分周回
路３はＶＣＯｌからの発振出力を所定の分周数Ｎで分周
し１例えば後述する基準信号Ａの周波数ｆｏと同じ周波
数のパルス信号（第２図中符号Ｉ）を出力する機能を有
し１台形波発生回路５に接続されている。

台形波発生回路５は例えばＣＲ発振回路から形成され、
第２図のような台形信号りを発生するものであり、サン
プルホールド回路７のスイッチ素子例えばＦＥＴ）ラン
ジスタ１７のソースに接続されている。

サンプルホールド回路７は、ＦＥＴ）ランジスタ１７の
ドレインをＯＰアンプ１３の非反転入力端子に接続する
とともにコンデンサＣを介して接地し、ｏｐアンプ１３
の出力側をその反転入力端子にフィードバック接続する
とともにループフィルタ１５に接続して構成されている
。

ループフィルタ１５は、従来公知の例えばラグフィルタ
、完全積分３次フィルタ、デジタルフィルタ等からなり
、ＯＰアンプ１３からのホールド電圧を積分平滑して直
流化された誤差信号をＶＣＯｆへ加えるものである。

第２図の符号Ａの如き基準信号の入力される波形整形回
路９は、所定のしきい値Ｓでその基準信号Ａを波形整形
して同図Ｂの如きパルス信号を生成するものであり、サ
ンプルパルス発生回路１９に接続されている。

サンプルパルス発生回路１９にはＶＣＯＩからのパルス
信号Ｅと波形整形回路９からのパルス信号Ｂが入力され
、サンプルパルス発生回路１９ではパルス信号Ｂのある
立ち上がりを起点としてパルス信号Ｅの数パルス分をカ
ウントして数倍のパルス幅Ｗを有するパルス信号をサン
プルパルス信号ＦとしてＦＥＴ）ランジスタ１７のゲー
トへ出力するものである。

従って、サンプルパルス発生回路１９からのサンプルパ
ルス信号Ｆのパルス幅Ｗは、ＶＣＯＩのパルス信号Ｅの
周波数変化によって変化する。すなわち、ＶＣＯＩの発
振周波数が低くなるとパルス幅が広くなり１発振周波数
が高くなるとパルス幅が狭くなる。

このように構成された本発明のサンプルパルス制御型Ｐ
ＬＬ回路は９次のように動作する。

基準信号Ａの周波数をｆｏとし、ループフィルタ１５か
ら誤差信号がＶＣＯＩに加えられない状態におけるＶＣ
ＯＩの発振周波数をｋＪ’ｏ（ｋは定数）とすると、第
２図のようにＶＣＯｌからのパルス信号Ｅは分周回路３
で分周数Ｎで分周されて基準信号と同じ周波数Ｊ’ｏに
分周され９分周信号■が台形波形発生回路５へ加えられ
る。台形波形発生回路５では分周信号■から台形信号り
を発生させ、サンプルホールド回路７のＦＥＴｌ−ラン
ジスタ１７のソースに加えられる。

一方、基準信号Ａは波形整形回路９でしきい値Ｓに基づ
いてパルス化され、パルス信号Ｂがサンプルパルス発生
回路１９に入力される。

サンプルパルス発生回路１９は、パルス信号Ｂのある立
ち上がり時点からＶＣＯＩのパルス信号Ｅ（７）ハルス
数ヲカウントし、数パルス分のパルス幅Ｗを有するサン
プルパルス信号Ｆを生成してＦＥＴトランジスタ１７の
ゲートに加える。

いま、ＶＣＯＩの発振周波数がｋｆｏのときサンプルパ
ルス信号Ｆのパルス幅をＷｏとし、第３図のように１台
形信号りのダウンエツジのスロープ部分にサンプルパル
ス信号Ｆが同期しているとする。

この場合、サンプルパルス信号ＦによってＦＥＴトラン
ジスタ１７がＯＮになるとコンデンサＣが充電開始し、
ＦＥＴ）ランジスタ１７がＯＦＦになるとサンプルパル
ス信号Ｆの立ち下がり時の充電電圧がホールドされて波
形ＣＯがＯＰアンプ１３で増幅され、ループフィルタ１
５を介して誤差信号が生成され、ＶＣＯＩに加えられる
。

なお、第３図中の符号Ｈ，はホールド波形Ｇ。

の振幅であり９台形信号りのサンプル点の最大振幅値ｔ
、ｏを１００％としたとき振幅Ｈ，をＴ％とすると、値
ＴはＯ＜Ｔ＜１００％を満たす正の値をとる。

ここで、なんらかの要因でｖｃｏｔの発振周波数がｋｆ
ｏから低くなって（ｋｎ）ｆｏになると（ｎは０〜ｋ）
、第３図のようにサンプルバル大信号Ｆのパルス幅がＷ
ｌとなってパルス幅Ｗ。

よりも広くなる。そのため、ホールド波形Ｇ１の振幅が
Ｈｌとなって振幅Ｈ，より大きくなり、大きな誤差信号
がＶＣＯＩに加えれられ、ｖｃｏｉの発振周波数は上が
る方向に変化して目標の周波数に近づく。

また、ｖｃｏｉの発振周波数が低くなっても仮にサンプ
ルパルス信号のパルス幅が変化しないとした場合９台形
信号りに対するサンプルパルス信号Ｆｌ　は、第４図に
示すように１時間軸を上でサンプルパルス信号Ｆ、より
も早くサンプリングする。なお、第４図は台形信号りを
変化させずにサンプルパルス信号を相対的に変化させた
状態で示しており、サンプルパルス信号Ｆ、はＶＣＯＩ
の発振周波数がｋｊｏのときのものである。

そのため、ホールド波形Ｇ！はサンプルパルス信号Ｆ、
に対応するホールド波形ＣＯよりも振幅が大きくなって
大きな誤差信号が出力され、サンプルパルス信号Ｆのパ
ルス幅がＷｏからＷｌに変化するときと同様に、低かっ
たＶＣＯＩの発振周波数をｋ　、７’　ｏに近づける。

他方、ＶＣＯＩの発振周波数がｋｆｏより太きく（ｋ＋
ｎ）ｆｏとなった場合には、第３図のようにサンプルパ
ルス信号Ｆのパルス幅はＷ２となってパルス幅Ｗｏより
も狭くなる。

そのため、サンプルパルス信号Ｆに対するホールド波形
Ｇ２は振幅Ｈ２となって振幅ＨＯより小さくなり、小さ
な誤差信号がＶＣＯＩに加えられてＶＣＯＩの発振周波
数は下がる方向に変化し。

ｋｆｏより高かった発振周波数がｋｆｏに近づく。

また、ＶＣＯＩの発振周波数が高くなる場合。

サンプルパルス信号のパルス幅が変化しないと仮定した
場合１台形信号りに対するサンプルパルス信号Ｆ！は第
４図のように時間軸を上で遅い位置になるので、サンプ
ルパルス信号Ｆ！のホールド波形Ｇ２は波形ＣＯより振
幅が小さくなり、パルス幅の変化と同様にｋｊｏより高
かったＶＣＯＩの発振周波数がｋｊａに近づく。

上述の説明では２便宜上ＶＣＯ１の発振周波数の変化に
対し、サンプルパルス信号Ｆのパルス幅がＷｏからＷｌ
　とＷｌに変化した場合と、パルス幅を一定にしたサン
プルパルス信号ＦＯ＝Ｆ１＋Ｆ２と台形信号りとの位置
関係を別々に説明したが、実際には双方の動作がミック
スされ状態でサンプルホールドされて誤差信号が生成さ
れ、ＶＣＯ１の発振周波数が位相ロック制御される。

すなわち２本発明はサンプルパルス信号のパルス幅に位
相誤差情報を持たせる一部、従来のように台形信号のス
ロープ部分のサンプル点の変化に位相誤差情報を持たせ
、これらをミックスしてＶＣＯＩへの制御信号を生成し
て動作させるものである。

また、上述した実施例では９台形波発生回路５から出力
された台形信号りのダウンエツジのスロープ部分をサン
プル点とする構成であったが１台形信号りのアップエツ
ジのスロープ部分をサンプル点としてもよく、それに応
じて他の回路構成を変形すればよい。

さらに、上述したＶＣＯＩ、分周回路３２台形波発生回
路５．−９−ンブルホールド回路７．ループフィルタ１
５は従来公知の任意の構成で構成可能である。基準信号
が整形されたパルス信号であれば、直接基準信号をサン
プルパルス発生回路１９に入力可能であって波形整形回
路９は必須ではない。

しかも２分周回路３の分周数も任意であり、Ｖｃｏｉの
発振周波数によっては分周回路３の省略も可能であるし
、サンプルパルス発生回路１９におけるパルスカウント
数も可変する構成にすることが可能である。

〔発明の効果〕

以上説明したように本発明は、パルス化された所定の基
準信号に基づきＶＣＯからのパルス信号ノ数パルス分の
パルス幅を有するサンプルパルス信号をサンプルパルス
発生回路からサンプルホールド回路へ加え、このサンプ
ルホールド回路において台形信号をサンプルホールドす
る構成としたから、ＶＣＯの発振周波数の変化によって
サンプルパルス信号のパルス、幅および台形信号のスロ
ープ部分に対するサンプルパルス信号のサンプル点の双
方が変化し、サンプルパルス信号のパルス幅と台形信号
の双方に位相誤差情報を持たせ、それを混合した状態で
誤差信号を生成してＶＣＯを制御することが可能となる
。

そのため、所望の発振周波数に対する誤差情報の伝達効
率が高まり、追従性が良好となる。例えば、第５図に示
す従来構成において位相誤差情報の伝達効率が約７０％
であったとすると１本発明のサンプルパルス制御型ＰＬ
Ｌ回路においては約８５％に向上する。

【図面の簡単な説明】

第１図は本発明に係るサンプルパルス制御型ＰＬＬ回路
の一実施例を示すブロック図、第２図は第１図中の主要
部からの出力信号の波形図、第３図および第４図は本発
明の詳細な説明、する図、第５図は従来のサンプルパル
ス制御型ＰＬＬ回路を説明するブロック図、第６図は第
５図の構成の動作を説明する図である。 ｌ・・・・・・・・・・・・・・・電圧制御発振回路（
ＶＣＯ）３・・・・・・・・・・・・・・・分周回路５
・・・・・・・・・・・・・・・台形波発生回路７・・
・・・・・・・・・・・・・サンプルホールド回路９・
・・・・・・・・・・・・・・波形整形回路１１．１７
・・・・・・スイッチ素子 （ＦＥＴ）ランジスタ）

Claims (1)

1. 【特許請求の範囲】 誤差信号によって発振周波数が単調に変化する電圧制御
   発振回路と、 この電圧制御発振回路からの出力パルス信号に基づく信
   号から台形信号を発生する台形波発生回路と、 この台形波発生回路からの台形信号のスロープ部分をサ
   ンプルパルス信号でサンプルホールドするサンプルホー
   ルド回路と、 このサンプルホールド回路からの信号を積分して前記誤
   差信号を出力するループフィルタと、パルス化された所
   定の基準信号に基づき前記電圧制御発振回路からの出力
   パルス信号の所定数倍のパルス幅を有する前記サンプル
   パルス信号を発生するサンプルパルス発生回路と、 を具備してなることを特徴とするサンプルパルス制御型
   ＰＬＬ回路。