JPS58132849A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPS58132849A JPS58132849A JP715883A JP715883A JPS58132849A JP S58132849 A JPS58132849 A JP S58132849A JP 715883 A JP715883 A JP 715883A JP 715883 A JP715883 A JP 715883A JP S58132849 A JPS58132849 A JP S58132849A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- contents
- digit
- display
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 abstract description 414
- 238000012545 processing Methods 0.000 abstract description 114
- 239000000872 buffer Substances 0.000 abstract description 51
- 238000000034 method Methods 0.000 description 191
- 230000008569 process Effects 0.000 description 177
- 238000012546 transfer Methods 0.000 description 38
- 230000000295 complement effect Effects 0.000 description 21
- 238000010586 diagram Methods 0.000 description 19
- 238000002360 preparation method Methods 0.000 description 18
- 238000007781 pre-processing Methods 0.000 description 13
- 230000004397 blinking Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000003068 static effect Effects 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 230000010365 information processing Effects 0.000 description 5
- 101000963440 Bacillus subtilis (strain 168) Biotin carboxylase 1 Proteins 0.000 description 4
- 102100021334 Bcl-2-related protein A1 Human genes 0.000 description 4
- 101000894929 Homo sapiens Bcl-2-related protein A1 Proteins 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 241000201776 Steno Species 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 101100457315 Arabidopsis thaliana MIP3 gene Proteins 0.000 description 1
- YJCDGKMVAYETOP-UHFFFAOYSA-N BL V Chemical compound CC(=O)OC1=C(OC(C)=O)C(C2=CC(O)=C(O)C=C2O2)=C2C(O)=C1C1=CC=C(O)C=C1 YJCDGKMVAYETOP-UHFFFAOYSA-N 0.000 description 1
- 102100036850 C-C motif chemokine 23 Human genes 0.000 description 1
- 206010010071 Coma Diseases 0.000 description 1
- 101100005560 Homo sapiens CCL23 gene Proteins 0.000 description 1
- 101150006573 PAN1 gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 208000003580 polydactyly Diseases 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Calculators And Similar Devices (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、文字記号等を複数記憶し、必要な時表示する
機能と計算機能を合せ持った電子装置に関するものであ
る。
機能と計算機能を合せ持った電子装置に関するものであ
る。
従来より、文字記号等をキーより入力し記憶させるもの
として電話番号や氏名を記憶できるもの等があるが、こ
れらは表示部の表示桁数以上の文字記号を同時に表示す
ることができない。
として電話番号や氏名を記憶できるもの等があるが、こ
れらは表示部の表示桁数以上の文字記号を同時に表示す
ることができない。
これに対し本発明は、表示部の表示桁数以上の文字記号
を区切ることなく記憶し、これを連続的にシフトさせな
がら表示することができる。即ち、記憶させる場合は設
定モードにして所望の文字記号をキーより入力するが、
表示桁数以上入力することができるため文章として記憶
させることができ、またこれを表示させる場合、記憶内
容をランニング表示することにより表示桁数以上の文字
記号も区切ることなく連続的に表示することができる。
を区切ることなく記憶し、これを連続的にシフトさせな
がら表示することができる。即ち、記憶させる場合は設
定モードにして所望の文字記号をキーより入力するが、
表示桁数以上入力することができるため文章として記憶
させることができ、またこれを表示させる場合、記憶内
容をランニング表示することにより表示桁数以上の文字
記号も区切ることなく連続的に表示することができる。
一方、計算機として使用する場合は桁の読み誤りを防止
するためスタティック（静止）表示とさせる。本発明は
このような電子機器を提供するものである。すなわち本
発明は下記に列挙する電子機器を提供することを目的と
している。
するためスタティック（静止）表示とさせる。本発明は
このような電子機器を提供するものである。すなわち本
発明は下記に列挙する電子機器を提供することを目的と
している。
（１）外部入力により文字記号等を記憶し必要に応じ表
示するものであって表示桁数以上の文字記号等を記憶し
これを順次シフトさせながら表示することが可能な文字
記憶電子機器。
示するものであって表示桁数以上の文字記号等を記憶し
これを順次シフトさせながら表示することが可能な文字
記憶電子機器。
（２）数値を表示する表示部において、演算数或いは被
演算数と共に演算記号を表示することを特徴とする電子
機器。
演算数と共に演算記号を表示することを特徴とする電子
機器。
（３）文字記憶部内の文字記号の末尾と先頭の間に特殊
記号を挿入し繰返し文字記号等の表示をする電子機器。
記号を挿入し繰返し文字記号等の表示をする電子機器。
（４）第１項に於て、記憶文字記号が一度に表示可能で
あるか否かを検出し、スタティック表示とランニング表
示を自動的に選択することを特徴とする電子機器。
あるか否かを検出し、スタティック表示とランニング表
示を自動的に選択することを特徴とする電子機器。
（５） 第１項の文字記憶、表示手段と計算手段とを
共に有するものであってキー人力部と表示部とを夫々共
用したことを特徴とする電子機器。
共に有するものであってキー人力部と表示部とを夫々共
用したことを特徴とする電子機器。
（６）第５項において計算途中或いは計算結果等のデー
タの表示はスタティック表示としたことを特徴とする電
子機器。
タの表示はスタティック表示としたことを特徴とする電
子機器。
（７）文字記号等を記憶する手段を持ち、文字記号等の
記憶状態を表示することを特徴とする電子機器。
記憶状態を表示することを特徴とする電子機器。
（８）第２項に於て演算記号は被演算数の右側に、又演
算数の左側に表示することを特徴とする電子機器。
算数の左側に表示することを特徴とする電子機器。
（９）第７項に於て文字記号書込み状態であるか否かの
区別と、文字記号の記憶状態とを同一の表示部で表示す
ることを特徴とする電子機器。
区別と、文字記号の記憶状態とを同一の表示部で表示す
ることを特徴とする電子機器。
（１０） 文字記号等を記憶、表示する手段と計算を
行う手段とを有するものに於て、文字記号等の表示状態
で割込み計算が可能であることを特徴とする電子機器。
行う手段とを有するものに於て、文字記号等の表示状態
で割込み計算が可能であることを特徴とする電子機器。
（ＩＩ）外部入力により文字記号等を記憶し必要に応じ
て表示するものであって、数字と文字を同時入力するこ
とが可能な文字記号等の記憶装置を有する電子機器。
て表示するものであって、数字と文字を同時入力するこ
とが可能な文字記号等の記憶装置を有する電子機器。
（１２）電１ｌＯＮ時に記憶されている文字記号等が自
動的に表示することを特徴とする電子機器。
動的に表示することを特徴とする電子機器。
（本発明実施例の構成）
本発明の全体構成は、第９図に示す通り、キーユニット
部、デスプレイユニット部、デスプレイユニットに表示
情報を与え制御する為のデスプレイユニット制御部、バ
ッファ部、デスプレイユニット制御部より表示用コード
を入力し、表示用パターン情報に変換するキャラクタ−
ジェネレータ一部、及びキー人力の制御、デスプレイ制
御部への表示情報の供給その他、演算処理、表示情報の
処理等を行うＣＰＵ部により構成される。
部、デスプレイユニット部、デスプレイユニットに表示
情報を与え制御する為のデスプレイユニット制御部、バ
ッファ部、デスプレイユニット制御部より表示用コード
を入力し、表示用パターン情報に変換するキャラクタ−
ジェネレータ一部、及びキー人力の制御、デスプレイ制
御部への表示情報の供給その他、演算処理、表示情報の
処理等を行うＣＰＵ部により構成される。
デスプレイユニットは表示媒体であり、表示情報はデス
プレイユニット制御部より供給される。
プレイユニット制御部より供給される。
すなわち、デスプレイユニット制御部は、デスプレイユ
ニットに供給する表示情報をキャラクタ−コードの形式
で保持するバッフ７メモリを有しており、その出力はキ
ャラクタ−ジェネレーターに人力され、表示用セグメン
ト情報に変換された後、デスプレイユニットに供給され
る。デスプレイユニット制御部の出力Ｃ１−Ｃｎはデス
プレイユニットに対する制御信号であり、この信号によ
りデスプレイユニット制御部内のキャラクタ−コードは
セグメント情報に変換され常時表示されている。
ニットに供給する表示情報をキャラクタ−コードの形式
で保持するバッフ７メモリを有しており、その出力はキ
ャラクタ−ジェネレーターに人力され、表示用セグメン
ト情報に変換された後、デスプレイユニットに供給され
る。デスプレイユニット制御部の出力Ｃ１−Ｃｎはデス
プレイユニットに対する制御信号であり、この信号によ
りデスプレイユニット制御部内のキャラクタ−コードは
セグメント情報に変換され常時表示されている。
したがって、今何らかの表示を行いたい場合には、デス
プレイユニットの表示桁あるいは、セグメントに対応し
たデスプレイユニット制御部内のバッファメモリに所望
のキャラクタ−コードあるいは、ビット情報を書き込む
ことにより、常にデスプレイユニットに情報が出力され
表示される。
プレイユニットの表示桁あるいは、セグメントに対応し
たデスプレイユニット制御部内のバッファメモリに所望
のキャラクタ−コードあるいは、ビット情報を書き込む
ことにより、常にデスプレイユニットに情報が出力され
表示される。
デスプレイユニット制御部内のバッファメモリは、ＲＡ
Ｍの形で構成されており、その情報を逆に読み出すこと
もできる。デスプレイユニット制御部への書き込み読み
出しの制御を行う回路がＣＰＵで構成されている。ＣＰ
Ｕから出力されるＢＭ。
Ｍの形で構成されており、その情報を逆に読み出すこと
もできる。デスプレイユニット制御部への書き込み読み
出しの制御を行う回路がＣＰＵで構成されている。ＣＰ
Ｕから出力されるＢＭ。
ＢＬ倍信号、デスプレイユニット制御部のバッファメモ
リの番地を指定するアドレス信号、ＤＩＯ信号はデータ
バス信号、Ｒ／Ｗ信号はバッファメモリへの書込み信号
である。キーユニットは、ＣＰＵよりの出力信号Ｓｏｎ
及びＣＰＵへの人力信号Ｋｉｎとの組み合わせで制御さ
れる。
リの番地を指定するアドレス信号、ＤＩＯ信号はデータ
バス信号、Ｒ／Ｗ信号はバッファメモリへの書込み信号
である。キーユニットは、ＣＰＵよりの出力信号Ｓｏｎ
及びＣＰＵへの人力信号Ｋｉｎとの組み合わせで制御さ
れる。
デスプレイユニット制御部内のバッファメモリは第１θ
図の構成になっており、ｌアドレス４ビツトとすると、
ＢＬ＝０ 、１ 、・・・・・の各８ビツトで１キャラ
クタ−コードを記憶するものとする。そしてデスプレイ
ユニット制御部の前記メモリと全く対応したメモリを、
ＣＰＵ内のＲＡＭエリアに構成させている。ＣＰＵの処
理により、表示内容を準備する時はこのＣＰＵ内のＲＡ
Ｍにキャラクタ−コードの形式で記憶しておき、表示す
る時点でこれらのコードをデスプレイユニット制御部の
バッフアメＣモリに転送する。前に説明した通り、バッ
ファメモリに転送されたキャラクタ−コードは常時キャ
ラクタジェネレータを介してセグメント情報に変換され
デスプレイユニットに与えられている。
図の構成になっており、ｌアドレス４ビツトとすると、
ＢＬ＝０ 、１ 、・・・・・の各８ビツトで１キャラ
クタ−コードを記憶するものとする。そしてデスプレイ
ユニット制御部の前記メモリと全く対応したメモリを、
ＣＰＵ内のＲＡＭエリアに構成させている。ＣＰＵの処
理により、表示内容を準備する時はこのＣＰＵ内のＲＡ
Ｍにキャラクタ−コードの形式で記憶しておき、表示す
る時点でこれらのコードをデスプレイユニット制御部の
バッフアメＣモリに転送する。前に説明した通り、バッ
ファメモリに転送されたキャラクタ−コードは常時キャ
ラクタジェネレータを介してセグメント情報に変換され
デスプレイユニットに与えられている。
第２５図にＣＰＵの回路ブロック構成図を示す。
図における各部の記号及びその内容は次の通りである。
なお■、■、・・・の数字はプログラム装置から指定さ
れる制御命令を表している。また下記の説明においてフ
リップ７０ツブをＦ／Ｆと略記する。
れる制御命令を表している。また下記の説明においてフ
リップ７０ツブをＦ／Ｆと略記する。
ＲＡＭ （ランダムアクセスメモリ）、入出力は４ビッ
ト単位に行われ、ディジットアドレスとファイルアドレ
スを指定することによって所望ディジット内容を入出力
できるメモリである。
ト単位に行われ、ディジットアドレスとファイルアドレ
スを指定することによって所望ディジット内容を入出力
できるメモリである。
ＢＬ ： メモリＲＡＭのディジットアドレスカウンタ
である。
である。
ＤＣｌ： メモリＲＡＭのディジットアドレスデコー
ダである。
ダである。
ＢＭ： メモリＲＡＭのファイルアドレスカウンタで
ある。
ある。
ＤＣ２： メモリＲＡＭのファイルアドレスデコーダ
である。
である。
’ＡＤ１： 制御命令■が与えられた時は減算器とし
て、■が与えられぬ時は加算器として動作する加減算器
である。
て、■が与えられぬ時は加算器として動作する加減算器
である。
ＡＤ２： 加算器である。
Ｇ１ 、加減算器ＡＤ１の一方の入力に数値１或いはオ
ペランドＩＡのいずれかを与えるためのゲートである。
ペランドＩＡのいずれかを与えるためのゲートである。
■の時は１を［相］の時はＩＡを出力する。
Ｇ２ ； メモリディジットアドレスカウンタＢＬの入
力ゲートである。＠）の時は加減算器ＡＤＩの出力を、
■の時はオペランドＩＡり、＠の時はオペランドＩＢを
それぞれ出力する。
力ゲートである。＠）の時は加減算器ＡＤＩの出力を、
■の時はオペランドＩＡり、＠の時はオペランドＩＢを
それぞれ出力する。
Ｇ３ 、加算器ＡＤ２の一方の入力に数値１、或いはオ
ペランドＩＡのいずれかを与えるためのゲヘトである。
ペランドＩＡのいずれかを与えるためのゲヘトである。
■の時は数値１を、■の時はオペランドＩＡをそれぞれ
出力する。
出力する。
Ｇ４ ： メモリファイルアドレスＢＭの入力ゲートで
ある。■の時は加算器ＡＤ２の出力を、■はオペランド
ＩＡを、■はアキュムレータＡＣＣの内容を出力する。
ある。■の時は加算器ＡＤ２の出力を、■はオペランド
ＩＡを、■はアキュムレータＡＣＣの内容を出力する。
Ｇ５ ： メモリＲＡＭのファイル選択ゲートである。
ＤＣ３オペランドＩＡのデコーダである。オペランドＩ
Ａを解読し、メモリの所望ビット指定信号をゲー）Ｇ６
に入力させる。
Ａを解読し、メモリの所望ビット指定信号をゲー）Ｇ６
に入力させる。
Ｇ６ メモ’ＪＲＡＭの人力ゲートである。■の時は
オペランドデコーダＤＣ３で指定されたメモリの所望ビ
ットに２進数ｌを人力させ、■の時はＤＣ３で指定され
たメモリの所望ビットに２進数０を入力させる回路を内
蔵し、又、■でアキュムレータＡＣＣの内容を出力する
。
オペランドデコーダＤＣ３で指定されたメモリの所望ビ
ットに２進数ｌを人力させ、■の時はＤＣ３で指定され
たメモリの所望ビットに２進数０を入力させる回路を内
蔵し、又、■でアキュムレータＡＣＣの内容を出力する
。
ＲＯＭ： リードオンリーメモリである。
ＰＬ リードオンリーメモリＲＯＭの所望ステップ
を指定するプログラムカウンタである。
を指定するプログラムカウンタである。
ＤＣ４： リードオンリーメモリＲＯＭのステップア
クセスデコーダである。
クセスデコーダである。
Ｇ７ ： リードオンリーメモリＲＯＭの出力ゲートで
ある。ジャッジＦ／Ｆ Ｊがセットされた時は、ＲＯＭ
の出力のインストラクションデコーダＤＣ５への伝達が
遮断される。
ある。ジャッジＦ／Ｆ Ｊがセットされた時は、ＲＯＭ
の出力のインストラクションデコーダＤＣ５への伝達が
遮断される。
ＤＣ５インストラクションデコーダである。
ＲＯＭからのインストラクションフードを解読するもの
で、ＲＯＭのインストラクションコードはオペレーショ
ンコード部分ＩＱとオペランド部分ＩＡ＋ＩＢに分けら
れ、オペレーションコードヲ解読し、そのオペレーショ
ンコードに対応して制御命令■〜＠のいずれがを発生さ
せる。
で、ＲＯＭのインストラクションコードはオペレーショ
ンコード部分ＩＱとオペランド部分ＩＡ＋ＩＢに分けら
れ、オペレーションコードヲ解読し、そのオペレーショ
ンコードに対応して制御命令■〜＠のいずれがを発生さ
せる。
又、オペランドをともなうオペレーションコードである
ことを判断し、その時に、オペランドＩＡ又はＩＢをそ
のまま出力させる回路を内蔵する。
ことを判断し、その時に、オペランドＩＡ又はＩＢをそ
のまま出力させる回路を内蔵する。
ＡＤ３ ： プログラムカウンタＰＬの内容に数値ｌ
を加え、カウントアツプさせるための加算器である。
を加え、カウントアツプさせるための加算器である。
Ｃ８プログラムカウンタＰ２の入力ゲートである。ΦＯ
の時はオペランドｒＡを出力しζ弔υの時はプログラム
スタックレジスタＳＰの内容を伝達する。＠［相］の処
理時及びゲ−トＧ３９用の０の処理時は、加算器ＡＤ３
の出力は伝達されない。［相］［相］０以外はＡＤ３出
力を伝達し、自動的にプログラムカウンタＰＬの内容に
１を加える。
の時はオペランドｒＡを出力しζ弔υの時はプログラム
スタックレジスタＳＰの内容を伝達する。＠［相］の処
理時及びゲ−トＧ３９用の０の処理時は、加算器ＡＤ３
の出力は伝達されない。［相］［相］０以外はＡＤ３出
力を伝達し、自動的にプログラムカウンタＰＬの内容に
１を加える。
ＦＣフラッグＦ／Ｆである。
Ｃ９フラッグＦ／ＦＦＣの入力ゲートである。
■の時は２進数１を、［相］の時は２進数０をそれぞれ
ＦＣに入力させる。
ＦＣに入力させる。
Ｇ１０ キー信号発生ゲートである。フラッグＦ／
Ｆ ＦＣがリセット状態（０）の時はメモリディジット
アドレスデコーダの所望出力をそのまま出力させ、フラ
ッグＦ／ＦＦＣがセット状態（１）の時はＤＣ，出力の
いかんにかかわらずｌｌ−１，の出力を一斉にｌにする
回路を内蔵する。
Ｆ ＦＣがリセット状態（０）の時はメモリディジット
アドレスデコーダの所望出力をそのまま出力させ、フラ
ッグＦ／ＦＦＣがセット状態（１）の時はＤＣ，出力の
いかんにかかわらずｌｌ−１，の出力を一斉にｌにする
回路を内蔵する。
ＡＣＣ： ４ビツトで構成されるアキュムレータである
。
。
Ｘ ° ４ビツトで構成されるテンポラリ−レジスタ
である。
である。
Ｇ１１ ： テンポラリレジスタＸの入力ゲートである
。［相］の時はアキュムレータＡＣＣの内容を伝達し、
０の時はスタックレジスタＳＸの内容を伝達する。
。［相］の時はアキュムレータＡＣＣの内容を伝達し、
０の時はスタックレジスタＳＸの内容を伝達する。
ＡＤ４： 加算器である。アキュムレータＡＣＣの内
容と他のデータを２進加算するために用いられる。２進
加算の際第４ビツトの加算でキャリイが出ればＣ４出力
を１にする。
容と他のデータを２進加算するために用いられる。２進
加算の際第４ビツトの加算でキャリイが出ればＣ４出力
を１にする。
Ｃ： キャリイＦ／Ｆである。
Ｇ１２ ： キャリイＦ／Ｆ入カゲートである。■
の時にもし第４ビツトキヤリイＣ４が１であればキャリ
イ、Ｆ／Ｆ Ｃに１を入力し、Ｃ４が０であればＣに０
を入力する回路を内蔵する。■の時はＣに１を、＠の時
はＣにＯを入力する。
の時にもし第４ビツトキヤリイＣ４が１であればキャリ
イ、Ｆ／Ｆ Ｃに１を入力し、Ｃ４が０であればＣに０
を入力する回路を内蔵する。■の時はＣに１を、＠の時
はＣにＯを入力する。
Ｇ１３ 、キャリイを含めた２進加算を加算器ＡＤ４で
行わせるためのキャリイＣ入カゲートである。［相］の
時にキャリイＦ／Ｆ Ｃの出力を加算器ＡＤ４に伝達す
る。
行わせるためのキャリイＣ入カゲートである。［相］の
時にキャリイＦ／Ｆ Ｃの出力を加算器ＡＤ４に伝達す
る。
Ｇ１４ 加算器ＡＤ４の入力ゲートである。＠の時
はメモＩＪ ＲＡ Ｍの出力を、＠の時はオペランドＩ
Ａを伝達する。
はメモＩＪ ＲＡ Ｍの出力を、＠の時はオペランドＩ
Ａを伝達する。
Ｆ 、４ヒントで構成される出力バッファレジスタで
ある。
ある。
ＧＩｓ ’ （ＢカバノファレジスタＦの入力ゲー
トである。［有］の時にアキュムレータＡＣＣの内容を
伝達し、Ｆに入力する。
トである。［有］の時にアキュムレータＡＣＣの内容を
伝達し、Ｆに入力する。
ＳＤ 出力デコーダである。出力バッファレジスタ
Ｆの内容を解読し、表示体セグメント信号ＳＳ、〜ＳＳ
ｏに変換する。
Ｆの内容を解読し、表示体セグメント信号ＳＳ、〜ＳＳ
ｏに変換する。
Ｗ 、出力バッファレジスタである。
ＳＨＣ： 出力バッファレジスタＷの全ピット内容ヲ
ー斉に１ビツト右シフトするための出力バッフ７レジス
タＷのシフト回路である。■又は［相］が発生した時に
動作する。
ー斉に１ビツト右シフトするための出力バッフ７レジス
タＷのシフト回路である。■又は［相］が発生した時に
動作する。
Ｇ１６ ： 出力バッファレジスタＷの入力ゲート
である。［相］の時にはＷの第１ビツトに１を入力し、
［相］の時にはＷの第１ビツトに０を人力させる。Ｗの
第１ビツトに１又は０を入力する直前で出カバソファレ
ジスタシフト回路ＳＨＣが動作しシフトした後に入力さ
れる様に構成されている。
である。［相］の時にはＷの第１ビツトに１を入力し、
［相］の時にはＷの第１ビツトに０を人力させる。Ｗの
第１ビツトに１又は０を入力する直前で出カバソファレ
ジスタシフト回路ＳＨＣが動作しシフトした後に入力さ
れる様に構成されている。
ＮＰ ： 出力コントロールフラッグＦ／Ｆである。
Ｇ１７ ° 出力コントロールフラッグＦ／ＦＮＰの
人力ゲートである。［有］の時は１を入力し［相］の時
は０を入力する。
人力ゲートである。［有］の時は１を入力し［相］の時
は０を入力する。
Ｇ１８ ： バッファレジスタＷの出力フントロー
ルゲートである。フラッグＦ／ＦＮＰがセット（Ｉ）に
なっている時のみ、Ｗの各ビットの出力を一斉に出力さ
せる。
ルゲートである。フラッグＦ／ＦＮＰがセット（Ｉ）に
なっている時のみ、Ｗの各ビットの出力を一斉に出力さ
せる。
Ｊ ： ジャッジＦ／Ｆである。
ＩＶｌ ： インバータ回路である。
ＩＶ２： （同上）
ＩＶ３ ： インバータ回路である。
ＩＶ４： （同上）Ｇ２４
Ｇ１９ ° ジャッジＦ／Ｆ Ｊの入力ゲートである
。
。
＠）の時に入力ＫＮ１の状態をＪに伝達する。ただしイ
ンバータＩＶ１を介してい Ｇ２５るのでＫＮ１＝
０の時にＪ＝１となる。
ンバータＩＶ１を介してい Ｇ２５るのでＫＮ１＝
０の時にＪ＝１となる。
Ｇ２０ ： ジャッジＦ／Ｆ Ｊの入力ゲートであ
る。 ■１■の時に入力ＫＮ２の状態をＪに伝達す
る。ただしインバータＩＶ２を介しているのでＫＮ２＝
０の時にＪ＝１となる。
る。 ■１■の時に入力ＫＮ２の状態をＪに伝達す
る。ただしインバータＩＶ２を介しているのでＫＮ２＝
０の時にＪ＝１となる。
Ｇ２１ ： ジャッジＦ／Ｆ Ｊの人力ゲートである。
■の時に入力ＫＦＩの状態をＪに伝達する。ただしイン
バータＩＶ３を介してい Ｇ２６るのでＫＦ１＝０
の時にＪ二１となる。
バータＩＶ３を介してい Ｇ２６るのでＫＦ１＝０
の時にＪ二１となる。
６２２ ； ジャッジＦ／Ｆ Ｊの入力ゲートである。
＠の時に人力ＫＦ２の状態をＪに伝達する。ただしイン
バータＩＶ４を介しているのでＫＦ２＝Ｏの時にＪ二Ｉ
となる。
バータＩＶ４を介しているのでＫＦ２＝Ｏの時にＪ二Ｉ
となる。
Ｇ２３ ジャッジＦ／Ｆ Ｊの人力ゲートである。
＠の時に入力ＡＫの状態をＪに伝達する。
ＡＫ＝１の時、Ｊ二１となる。
： ジャッジＦ／Ｆ Ｊの入力ゲートである。
■の時に人力ＴＡＢの状態をＪに伝達する。ＴＡＢ＝１
の時、Ｊ＝１となる。
の時、Ｊ＝１となる。
： ジャッジＦ／Ｆ Ｊのセット用ゲートである。＠の
時に１をＪに入力する。
時に１をＪに入力する。
： 比較回路である。メモリディジットアドレスカウン
タＢＬの内容とあらかじめ定められたデーターとを比較
し、一致していれば出力１を発生する。＠又は［有］が
発生された時に回路が動作する。比較すべきデーターは
ゲートＧ２６より出力される。
タＢＬの内容とあらかじめ定められたデーターとを比較
し、一致していれば出力１を発生する。＠又は［有］が
発生された時に回路が動作する。比較すべきデーターは
ゲートＧ２６より出力される。
： 比較回路Ｖ１への比較値入力ゲートである。比較値
ｎ１はメモリＲＡＭの制御上の利用の高い側の特定アド
レス値に対応し、ｎ２はメモリＲＡＭの制御上利用の低
い側の特定アドレス値に対応する。■の時はｎｌを比較
値にするために出力させ、■の時はｎ２を比較値にする
ために出力させる。
ｎ１はメモリＲＡＭの制御上の利用の高い側の特定アド
レス値に対応し、ｎ２はメモリＲＡＭの制御上利用の低
い側の特定アドレス値に対応する。■の時はｎｌを比較
値にするために出力させ、■の時はｎ２を比較値にする
ために出力させる。
Ｇ２７ ： ジャッジＦ／Ｆ Ｊの入力ゲートである。
［相］の時キャリイＦ／Ｆ Ｃの内容が１の時Ｊに１を
人力する。
人力する。
ＤＣ６オペランドＩＡの解読器である。オペラ Ｇ
２９ンドＩＡを解読し、メモリＲＡ Ｍの所望ビットの
内容が１かどうかの判断を行う。
２９ンドＩＡを解読し、メモリＲＡ Ｍの所望ビットの
内容が１かどうかの判断を行う。
６２８ ： メモリＲＡＭのオペランド解読器ＤＣ６で
指定されたビット内容をジャッジＦ、／ＦＦＡＪに伝達
するゲートである。［相］の時に動 Ｇ３□作する
。ＲＡＭの指定ビットが１の時Ｊ＝１となる。
Ｇ３゜Ｖ２ 比較回路で
ある。アキュムレータＡＣＣの内容とオペランドＩＡの
内容が等しいかどうかを判断し、等しい時出力ｌを発
ＦＢ生する。■の時に動作する。
Ｇ３３■３ 、比較回路である。メモリティジットア
ドレスカウンタＢＬの内容とオペランドＩＡ Ｇ
３４の内容が等しいかどうかを判断し、等しい時出力１
を発生する。■の時動作する。
指定されたビット内容をジャッジＦ、／ＦＦＡＪに伝達
するゲートである。［相］の時に動 Ｇ３□作する
。ＲＡＭの指定ビットが１の時Ｊ＝１となる。
Ｇ３゜Ｖ２ 比較回路で
ある。アキュムレータＡＣＣの内容とオペランドＩＡの
内容が等しいかどうかを判断し、等しい時出力ｌを発
ＦＢ生する。■の時に動作する。
Ｇ３３■３ 、比較回路である。メモリティジットア
ドレスカウンタＢＬの内容とオペランドＩＡ Ｇ
３４の内容が等しいかどうかを判断し、等しい時出力１
を発生する。■の時動作する。
■４ 、比較回路である。アキュムレータＡＣＣ３８５
− の内容とメモリＲＡＭの内容が等しいかどうかを判断し
、等しい時、出力１を発生する。
− の内容とメモリＲＡＭの内容が等しいかどうかを判断し
、等しい時、出力１を発生する。
： 加算第４ビツトキヤリイＣ４のジャッジＦ／Ｆ Ｊ
への伝達ゲートである。■の時Ｃ４をＦ／Ｆ Ｊに伝達
する。Ｃ４−１の時、Ｊ＝１となる。
への伝達ゲートである。■の時Ｃ４をＦ／Ｆ Ｊに伝達
する。Ｃ４−１の時、Ｊ＝１となる。
： フラッグＦ／Ｆである。
、フラッグＦ／ＦＦＡの入力ゲートである。
Ｏの時ｌを出力Ｏの時Ｏを出力する。
： ジャッジＦ／Ｆ Ｊの入力ゲートである。
フラッグＦ／ＦＦＡが１の時、Ｆ／Ｆ Ｊをセット（１
）する。
）する。
： フラッグＦ／Ｆである。
、フラッグＦ／ＦＦＢの人力ゲートである。
■の時Ｉを出力し、■の時Ｏを出力する。
： ジャッジＦ／Ｆ Ｊの入力ゲートである。
フラッグＦ／ＦＦＢの内容をＦ／Ｆ Ｊに伝達する。■
の時動作する。したがって ＦＢ＝１の時、Ｊ−１となる。
の時動作する。したがって ＦＢ＝１の時、Ｊ−１となる。
Ｇ３５ ： ジャッジＦ／Ｆ Ｊの入力ゲートである。
入力βの内容を伝達するもので［相］によって動作する
。β＝１の時Ｊ二１となる。
。β＝１の時Ｊ二１となる。
Ｇ３６ アキュムレータＡＣＣの入力ゲートである
。［相］の時は加算器ＡＤ４の出力を伝達し、＠の時は
インバータＩＶ５にてアキュムレータの内容を反転し伝
達する。［相］の時はメモリＲＡＭの内容を伝達し、［
相］の時はオペランドＩＡの内容を伝達する。
。［相］の時は加算器ＡＤ４の出力を伝達し、＠の時は
インバータＩＶ５にてアキュムレータの内容を反転し伝
達する。［相］の時はメモリＲＡＭの内容を伝達し、［
相］の時はオペランドＩＡの内容を伝達する。
■の時は入力に、−に４の４ビツトの内容を伝達する。
０の時はスタックレジスタＳＡの内容を伝達する。
ＩＶ５： インバータ回路である。
ＳＡ スタックレジスタである。出力がシステム外
に導出されている。
に導出されている。
ＳＸ スタックレジスタである。出力がシステム外に
導出されている。
導出されている。
Ｇ３７ ： スタックレジスタＳＡの入力ゲートである
。■の時、アキュムレータＡＣＣの内容を伝達する。
。■の時、アキュムレータＡＣＣの内容を伝達する。
６３８ ： スタックレジスタＳＸの入力ゲートである
。■の時、テンポラリレジスタＸの内容を伝達する。
。■の時、テンポラリレジスタＸの内容を伝達する。
ＳＰ ： プログラムスタックレジスタである。
Ｇ３９ ： プログラムスタックレジスタＳＰの入力ゲ
ートである。Ｏの時、プログラムカウンタＰＬの内容に
加算器ＡＤ３にてｌを加えたものをプログラムスタック
レジスタに導入する。
ートである。Ｏの時、プログラムカウンタＰＬの内容に
加算器ＡＤ３にてｌを加えたものをプログラムスタック
レジスタに導入する。
ＦＤ ： フラッグＦ／Ｆである。
ＦＥ ： フラッグＦ／Ｆである。
Ｇ４０ ’ ジャッジＦ／Ｆ Ｊの人力ゲートであ
る。
る。
フラッグＦ／ＦＦＤの内容Ｆ／Ｆ Ｊに伝達する。［相
］の時、動作する。したがってＦＤ＝１の時、Ｊ＝１と
なる。
］の時、動作する。したがってＦＤ＝１の時、Ｊ＝１と
なる。
Ｇ４１ ： フラッグＦ／ＦＦＤの入力ゲートである。
［株］の時ｌを出力、Ｑの時Ｏを出力する。
Ｇ４２ ： ジャッジＦ／Ｆ Ｊの入力ゲートである。
フラッグＦ／ＦＦＨの内容をＦ／Ｆ Ｊに伝達する。［
相］の時、動作する。したがってＦＥ＝１の時、Ｊ二１
となる。
相］の時、動作する。したがってＦＥ＝１の時、Ｊ二１
となる。
Ｇ４３： フラッグＦ／ＦＦＥの入力ゲートである。
０の時１を出力、［株］の時、０を出力する。
Ｇ４４ ° ジャッジＦ／Ｆ Ｊの入力ゲートである
。
。
入力βの内容を伝達し＠によって動作する。α−１の時
、Ｊ＝１となる。
、Ｊ＝１となる。
Ｇ４５ アキュムレータＡＣＣの内容をＤ＋１０端
子に伝達するゲートである。＠によって動作する。
子に伝達するゲートである。＠によって動作する。
Ｇ４６ ’ オペランドＩＡＩＩＢを表示制御、キ
ー人力制御用フラッグＮ１．Ｎ２に導入するゲートであ
る。［株］によって動作する。
ー人力制御用フラッグＮ１．Ｎ２に導入するゲートであ
る。［株］によって動作する。
Ｇ４７ メモＩＪ ＲＡ Ｍ内の所定の数ビットの
内容を伝達するゲートである。キー人力制御用フラッグ
Ｎ２の状態により動作する。
内容を伝達するゲートである。キー人力制御用フラッグ
Ｎ２の状態により動作する。
ＥＯメモリファイルアドレスカウンタＢＭの内容とオペ
ランドＩＡとのＥＸ−ＯＲをとる論理回路である。
ランドＩＡとのＥＸ−ＯＲをとる論理回路である。
ＳＢ ： メモリディジットアドレスカウンタＢＬの内
容より１減する回路である。［相］により動作する。
容より１減する回路である。［相］により動作する。
ＸＢ 、一時記憶用メモリディジットアドレスカウンタ
である。＠によりＧ２出力はｘＢに記憶し、またｘＢの
内容をＤＣ，へ出力する。
である。＠によりＧ２出力はｘＢに記憶し、またｘＢの
内容をＤＣ，へ出力する。
Ｙ 、一時記憶用メモリディジットアドレスカウンタ
である。＠によりＧ２出力はＹに記憶し、またＹの内容
をＤＣｌへ出力する。
である。＠によりＧ２出力はＹに記憶し、またＹの内容
をＤＣｌへ出力する。
Ｓ 。一時記憶用メモリディジットアドレスカウンタ
である。＠によりＧ２出力はＳに記憶し、またＳの内容
をＤＣｌへ出力する。
である。＠によりＧ２出力はＳに記憶し、またＳの内容
をＤＣｌへ出力する。
ＲＷ 、外部メモリに対する書込み読出し信号を発生す
るための信号発生回路である。＠■によって動作する。
るための信号発生回路である。＠■によって動作する。
ＰＳＣ： 電源制御回路である。■の発生によりシス
テム電源■ＤＤを出力（ＯＮ）する。
テム電源■ＤＤを出力（ＯＮ）する。
ＺＩ メモリファイルアドレスを０に選択する回路
である。［株］によって動作する。
である。［株］によって動作する。
次に、本発明実施例の説明に用いているインストラクシ
ョンの記号とそのインストラクション番こより指定され
る制御命令を表１に示す。なおインストラクションコー
ド欄にインストラクションのワード構成を略記する。
ョンの記号とそのインストラクション番こより指定され
る制御命令を表１に示す。なおインストラクションコー
ド欄にインストラクションのワード構成を略記する。
表１ その１
表１ その２
表１ その３
表１ その４
表１ その５
表１に挙げたインストラクションの命令内容は次の通り
である。
である。
５ＫＩＰ ： 次のプログラムステップの命令を実行せ
ず、プログラムカウンタＰＬのみアップさせ実質的にス
キップする。
ず、プログラムカウンタＰＬのみアップさせ実質的にス
キップする。
ＡＤ：アキュムレータＡＣＣの内容とメモリＲＡＭの内
容を２進加算し、加算結果をアキュムレータＡＣＣに戻
す。
容を２進加算し、加算結果をアキュムレータＡＣＣに戻
す。
ＡＤＣ：アキュムレータＡＣＣ，メモリＲＡＭ。
キャリイＦ／Ｆ Ｃの内容を２進加算し、加算結果をア
キュムレータＡＣＣに戻す。
キュムレータＡＣＣに戻す。
ＡＤＣ５Ｋ ： ７キユＡレータＡｃｃ、 メー１１
−！ＪＲＡＭ。
−！ＪＲＡＭ。
キャリイＦ／Ｆ Ｃの内容を２進加算し、加算結果をア
キュムレータＡＣＣに戻すと共に、この加算結果で第４
ビツトキヤリイＣ４が発生すれば次のプログラムステッ
プをスキップする。
キュムレータＡＣＣに戻すと共に、この加算結果で第４
ビツトキヤリイＣ４が発生すれば次のプログラムステッ
プをスキップする。
ＡＤＩ ：アキュムレータＡＣＣの内容とオペランドＩ
Ａを２進加算し、加算結果をアキュムレータＡＣＣに戻
すと共に、この加算結果で第４ビソトキヤリイＣ４が発
生すれば、次のプログラムステノブをスキップする。
Ａを２進加算し、加算結果をアキュムレータＡＣＣに戻
すと共に、この加算結果で第４ビソトキヤリイＣ４が発
生すれば、次のプログラムステノブをスキップする。
ＤＣ，オペランド■Ａを１０１０（１０進数１０）に定
め、ＡＤＩ命令と同様に、アキュムレータＡＣＣの内容
と、このオペランドＩＡを２進加算することによって実
質的にアキュムレータＡＣＣの内容にｌＯ進数１０を加
算し、その結果をアキュムレータＡＣＣに戻す。
め、ＡＤＩ命令と同様に、アキュムレータＡＣＣの内容
と、このオペランドＩＡを２進加算することによって実
質的にアキュムレータＡＣＣの内容にｌＯ進数１０を加
算し、その結果をアキュムレータＡＣＣに戻す。
ＳＣ，キャリイＦ／Ｆ Ｃをセントする（Ｃに１を人力
する）。
する）。
ＲＣ，キャリイＦ／Ｆ Ｃをリセットする（Ｃに０を入
力する）。
力する）。
ＳＭ：オペランド■Ａの内容を解読し、オペランドで指
定されたメモリの所望ビットをセラ）Ｔる（ｌを入力す
る）。
定されたメモリの所望ビットをセラ）Ｔる（ｌを入力す
る）。
ＲＭ オペランドＩＡの内容を解読し、オペランドで指
定されたメモリの所望ビットをリセットする（０を入力
する）。
定されたメモリの所望ビットをリセットする（０を入力
する）。
ＣＯＭＡ アキュムレータＡＣＣの各ビットの内容を
反転し、１５の補数をとりアキュムレータＡＣＣに戻す
。
反転し、１５の補数をとりアキュムレータＡＣＣに戻す
。
ＬＤＩ：アキュムレータＡＣＣにオペランドＩＡを導入
する。
する。
Ｌ：メモリＲＡＭの内容をアキュムレータＡＣＣに導入
すると共に、オペランドＩＡをメモリファイルアドレス
カウンタＢＭに入力する。
すると共に、オペランドＩＡをメモリファイルアドレス
カウンタＢＭに入力する。
ＬＩ：メモリＲＡＭの内容をアキュムレータＡＣＣに導
入すると共に、オペランドＩＡをメモリファイルアドレ
スカウンタＢＭに入力する。さらにメモリディジットア
ドレスカウンタＢＬをアップさせる。ただしＢＬの内容
があらかじめ定めた値ｎ１に等しい時は次のプログラム
ステップをスキップする。
入すると共に、オペランドＩＡをメモリファイルアドレ
スカウンタＢＭに入力する。さらにメモリディジットア
ドレスカウンタＢＬをアップさせる。ただしＢＬの内容
があらかじめ定めた値ｎ１に等しい時は次のプログラム
ステップをスキップする。
ＬＤ、メモリＲＡＭの内容をアキュムレータＡＣＣに導
入すると共に、オペランドｒＡをメモリファイルアドレ
スカウンタＢＭに人力する。さらにメモリディジットア
ドレスカウンタＢＬをダウンさせる。ただしＢＬの内容
があらかじめ定めた値ｎ２に等しい時は次のプログラム
ステノブをスキップする。
入すると共に、オペランドｒＡをメモリファイルアドレ
スカウンタＢＭに人力する。さらにメモリディジットア
ドレスカウンタＢＬをダウンさせる。ただしＢＬの内容
があらかじめ定めた値ｎ２に等しい時は次のプログラム
ステノブをスキップする。
Ｘ：メモリＲＡＭの内容とアキュムレータＡＣＣの内容
を交換すると共に、オペランドＩＡをメモリファイルア
ドレスカウンタＢＭに入力スル。
を交換すると共に、オペランドＩＡをメモリファイルア
ドレスカウンタＢＭに入力スル。
ＸＩ：メモリＲＡＭの内容とアキュムレータＡＣＣの内
容を交換すると共に、オペランドＩＡをメモリファイル
アドレスカウンタＢＭに入力する。
容を交換すると共に、オペランドＩＡをメモリファイル
アドレスカウンタＢＭに入力する。
さらにメモリディジットアドレスカウンタＢＬをアップ
させる。ただしＢＬの内容があらかじめ定めた値ｎｌに
等しい時は次のプログラムステップをスキップする。
させる。ただしＢＬの内容があらかじめ定めた値ｎｌに
等しい時は次のプログラムステップをスキップする。
ＸＤ二メモリＲＡＭの内容とアキュムレータＡＣＣの内
容を交換すると共に、オペランドＩＡをメモリファイル
アドレスカウンタＢＭに入力する。
容を交換すると共に、オペランドＩＡをメモリファイル
アドレスカウンタＢＭに入力する。
さらにメモリディジットアドレスカウンタＢＬをダウン
させる。ただしＢＬの内容があらかじめ定めた値ｎ２に
等しい時は次のプログラムステップをスキップする。
させる。ただしＢＬの内容があらかじめ定めた値ｎ２に
等しい時は次のプログラムステップをスキップする。
ＬＢＬＩ ：オペランドＩＡをメモリディジットアド
レスカウンタＢＬに入力する。
レスカウンタＢＬに入力する。
ＬＢ：オペランドＩＡをメモリファイルアドレスカウン
タＢＭに入力すると共に、オペランドＩＢをメモリディ
ジットアドレスカウンタＢＬに人力する。
タＢＭに入力すると共に、オペランドＩＢをメモリディ
ジットアドレスカウンタＢＬに人力する。
ＡＢＬＩ ： メモリディジットアドレスカウンタＢ
Ｌの内容とオペランドＩＡを２進加算し、加算結果をＢ
Ｌに戻す。ただしＢＬの内容があらかじめ定めた値ｎ１
に等しい時は、次のプログラムステップをスキップする
。
Ｌの内容とオペランドＩＡを２進加算し、加算結果をＢ
Ｌに戻す。ただしＢＬの内容があらかじめ定めた値ｎ１
に等しい時は、次のプログラムステップをスキップする
。
ＡＢＭＩ メモリファイルアドレスカウンタＢＭの
内容とオペランドＩＡを２進加算し、加算結果をＢＭに
戻す。
内容とオペランドＩＡを２進加算し、加算結果をＢＭに
戻す。
Ｔ、オペランドＩＡをプログラムステップカウンタＰＬ
に入力する。
に入力する。
ＳＫＣ：キャリイＦ／Ｆ Ｃが１ならば次のプログラム
ステップをスキップする。
ステップをスキップする。
Ｓ Ｋ Ｍ オペランドＩＡの内容を解読し、オペラ
ンドで指定されたメモリの所望ビットがｌであれば、次
のプログラムステノブをスキ・ノブする。
ンドで指定されたメモリの所望ビットがｌであれば、次
のプログラムステノブをスキ・ノブする。
ＳＫＢ Ｉ メモリディジットアドレスカウンタＢ
Ｌの内容と、オペランドＩＡを比較し、等しい時には次
のプログラムステップをスキップする。
Ｌの内容と、オペランドＩＡを比較し、等しい時には次
のプログラムステップをスキップする。
５ＫＡＩ ： アキュムレータＡＣＣの内容と、オ
ペランドＩＡを比較し、等しい時には次のプログラムス
テップをスキップする。
ペランドＩＡを比較し、等しい時には次のプログラムス
テップをスキップする。
ＳＫＡＭ アキュムレータＡＣＣの内容と、メモＩＪ
ＲＡ Ｍの内容を比較し、等しい時には次のプログラ
ムステップをスキップする０ ５ＫＮｌ ： ＫＮｔ入力が０の時、次のプログラムス
テツブをスキップする。
ＲＡ Ｍの内容を比較し、等しい時には次のプログラ
ムステップをスキップする０ ５ＫＮｌ ： ＫＮｔ入力が０の時、次のプログラムス
テツブをスキップする。
５ＫＮ２ ： ＫＮ２人力がＯの時、次のプログラム
ステノブをスキップする。
ステノブをスキップする。
５ＫＦＩ ：ＫＦ、入力が０の時、次のプログラムス
テップをスキップする。
テップをスキップする。
ＳＫＦ ２ °ＫＦ２人力が０の時、次のプログラム
ステップをスキップする。
ステップをスキップする。
５ＫＡＫ ： ＡＫ大入力ｌの時、次のプログラムステ
ノブをスキップする。
ノブをスキップする。
５ＫＴＡＢ ： ＴＡＢＡＢＭＩの時、次のプログラム
ステップをスキップする。
ステップをスキップする。
５ＫＦＡ ：フラッグＦ／ＦＦＡが１の時、次のプログ
ラムステップをスキップする。
ラムステップをスキップする。
５ＫＦＢ ：フラッグＦ／ＦＦ９が１の時、次のプロ
グラムステップをスキップする。
グラムステップをスキップする。
５ＫＦＤ ：フラッグＦ／ＦＦＤが１の時、次のプログ
ラムステップをスキップする。
ラムステップをスキップする。
５ＫＦＥ ：フラッグＦ／ＦＦＥが１の時、次のプロ
グラムステップをスキップする０ ＷＩＳ：バッフ７レジスタＷの内容をｌビット右シフト
すると共に、第１ビツト（最上位ビット）に１を人力す
る。
グラムステップをスキップする０ ＷＩＳ：バッフ７レジスタＷの内容をｌビット右シフト
すると共に、第１ビツト（最上位ビット）に１を人力す
る。
ＷＩＲバッファレジスタＷの内容を１ビツト右シフトす
ると共に、第１ビツト（最上位ビット）に０を入力する
。
ると共に、第１ビツト（最上位ビット）に０を入力する
。
ＮＰＳ゛バッファレジスタＷの出力コントロールＦ／Ｆ
ＮＰをセットする（１を入力する）。
ＮＰをセットする（１を入力する）。
ＮＰＲバッファレジスタＷの出力コントロールＦ／ＰＮ
Ｐをリセットする（０を入力する）。
Ｐをリセットする（０を入力する）。
ＡＴＦ ：アキュムレータＡＣＣの内容をバッファレジ
スタＦに転送する。
スタＦに転送する。
ＬＸＡ アキュムレータＡＣＣの内容をテンポラリ−
レジスタＸに転送する。
レジスタＸに転送する。
ＸＡＸ アキュムレータＡＣＣの内容とテンポラリ−
レジスタＸの内容を交換する。
レジスタＸの内容を交換する。
ＳＦＡ：フラッグＦ／ＦＦＡをセットする（１を入力す
る）。
る）。
ＲＦＡ フラッグＦ／ＦＦＡをリセットする（０を人
力する）。
力する）。
ＳＦＢ ：フラノグＦ／ＦＦＢをセットする（ｌを入力
する）。
する）。
ＲＦＢ フラッグＦ／ＦＦＢをリセットする（０を入
力する）。
力する）。
ＳＦＣ：人力テスト用フラッグＦ／ＦＦ（をセットする
（１を入力する）。
（１を入力する）。
ＲＦＣ：入力テスト用フラッグＦ／ＦＦｃをリセットす
る（０を入力する）。
る（０を入力する）。
ＳＦＤ：入力テスト用フラッグＦ／ＦＦＤをセットする
（１を入力する）。
（１を入力する）。
ＲＦＤ：入力テスト用フラッグＦ／ＦＦＤをリセットす
る（０を入力する）。
る（０を入力する）。
ＳＦＥ：入力テスト用フラッグＦ／ＦＦＥをセラ）−、
−、、。
−、、。
する（ｌを入力する）。
ＲＦＥ ：入力テスト用フラッグＦ／ＦＦＥをリセット
する（０を入力する）。
する（０を入力する）。
ＳＫＡ 入力αが１の時、次のプログラムステップを
スキップする。
スキップする。
ＳＫＢ 入力βが１の時、次のプログラムステップをス
キップする。
キップする。
ＫＴＡ ：入力に１〜に４の内容をアキュムレータＡＣ
Ｃに導入する。
Ｃに導入する。
５ＴＰＯ：アキュムレータＡＣＣの内容をスタックレジ
スタＳＡに、テンポラリ−レジスタＸの内容をスタック
レジスタＳＸに転送する。
スタＳＡに、テンポラリ−レジスタＸの内容をスタック
レジスタＳＸに転送する。
ＥＸＰＯ：アキュムレータＡＣＣの内容とスタックレジ
スタＳＡの内容を交換し、テンポラリ−レジスタＸの内
容とスタックレジスタＳＸの内容を交換する。
スタＳＡの内容を交換し、テンポラリ−レジスタＸの内
容とスタックレジスタＳＸの内容を交換する。
ＴＭＬニブログラムカウンタＰＬの内容に１を加えたも
のをプログラムスタックレジスタＳＰに転送する。さら
にオペランドＩＡをプログラムカウンタに導入する。
のをプログラムスタックレジスタＳＰに転送する。さら
にオペランドＩＡをプログラムカウンタに導入する。
ＲＩＴ プログラムスタックレジスタＳＰの内容をプ
ログラムカウンタＰＬに転送する。
ログラムカウンタＰＬに転送する。
ＬＮＩ 表示制御、キー人力制御用フラッグＮｌＮ２
にオペランドＩＡ、ＩＢを導入する。
にオペランドＩＡ、ＩＢを導入する。
ＲＥＡＤ 外部よりＤＩｌｏに入力されるデータをア
キュムレータＡＣＣに導入する。
キュムレータＡＣＣに導入する。
５ＴＯＰ アキュムレータＡＣＣの内容をＤ＋／。
に出力する。
ＥＸ、メモリＲＡＭの内容とアキュムレータＡＣＣの内
容を交換すると共にオペランドＩＡとメモリファイルア
ドレスカウンタＢＭの内容とのＥＸ−ＯＲをＢＭに入れ
る。
容を交換すると共にオペランドＩＡとメモリファイルア
ドレスカウンタＢＭの内容とのＥＸ−ＯＲをＢＭに入れ
る。
ＤＥＣＢ ： メモリディジットアドレスカウンタＢ
Ｌの内容をカウントダウンする。ただしＢＬの内容があ
らかじめ定められた値ｎ２に等しい時は次の命令をスキ
ップする。
Ｌの内容をカウントダウンする。ただしＢＬの内容があ
らかじめ定められた値ｎ２に等しい時は次の命令をスキ
ップする。
ＢＭＴＡ ： メモリファイルアドレスカウンタＢＭ
の内容をアキュムレータＡＣＣに導入する。
の内容をアキュムレータＡＣＣに導入する。
ＡＴＢＭ ：アキュムレータＡＣＣの内容をメモリフ
ァイルアドレスカウンタＢＭに導入する。
ァイルアドレスカウンタＢＭに導入する。
ＢＴＡ ：メモリディジットアドレスカウンタＢＬ。
ｘＢ、ｙ、ｓのうち指定されたカウンタの内容をアキュ
ムレータＡＣＣに導入する。
ムレータＡＣＣに導入する。
ＡＴＢ ：アキュムレータＡＣＣの内容をメモリディジ
ットアドレスカウンタＢＬ、ＸＢ、Ｙ、Ｓのうち指定さ
れたカウンタに導入する。
ットアドレスカウンタＢＬ、ＸＢ、Ｙ、Ｓのうち指定さ
れたカウンタに導入する。
ＭＴＢ ：メモリＲＡＭの内容をメモリディジットアド
レスカウンタＢＬ、ＸＢ、Ｙ、Ｓのうち指定されたカウ
ンタに導入する。
レスカウンタＢＬ、ＸＢ、Ｙ、Ｓのうち指定されたカウ
ンタに導入する。
ＳＡＧ ：次のステップで指定するメモリのファイルア
ドレスを００００とする。
ドレスを００００とする。
ＳＡＸ ：次のステップで指定するメモリのディジット
アドレスはｘＢの内容とする。
アドレスはｘＢの内容とする。
ＳＡＹ：次のステップで指定するメモリのディジットア
ドレスはＹの内容とし、ファイルアドレスをｏｏｏｏと
する。
ドレスはＹの内容とし、ファイルアドレスをｏｏｏｏと
する。
ＳＡＰ 次のステップで指定するメモリのディジット
アドレスはＳの内容とする。
アドレスはＳの内容とする。
ＬＤＹ：メモリＲＡＭの内容をアキュムレータＡＣＣに
導入、メモリファイルアドレスカウンタＢＭとオペラン
ドＩＡとのＥｘ−ＯＲをＢＭに入れＢＬ４．Ｘ、Ｙ、Ｓ
のうち指定されたカウンタを一つカウントアツプする。
導入、メモリファイルアドレスカウンタＢＭとオペラン
ドＩＡとのＥｘ−ＯＲをＢＭに入れＢＬ４．Ｘ、Ｙ、Ｓ
のうち指定されたカウンタを一つカウントアツプする。
ただし指定されたカウンタの内容があらかじめ定めた値
ｎ１に等しい時は次のプログラムステップをスキップす
る。
ｎ１に等しい時は次のプログラムステップをスキップす
る。
また次のステップで指定するメモリのディジットアドレ
スはＹの内容とする。
スはＹの内容とする。
ＯＦＦ ニジステム電源ＶＤＤをＯＦＦする。出力バッ
ファ内蔵ＲＡＭ電源コントロール部等には電源の供給を
続ける。
ファ内蔵ＲＡＭ電源コントロール部等には電源の供給を
続ける。
ＬＤＡ：メモリの内容をアキュムレータに導入すると共
にオペランドＩＡとメモリファイルアドレスカウンタＢ
Ｍの内容とのＥｘ−ＯＲをＢＭに入れる。
にオペランドＩＡとメモリファイルアドレスカウンタＢ
Ｍの内容とのＥｘ−ＯＲをＢＭに入れる。
ＲＯＴ：アキュムレータの内容をＣＦ／Ｆと連結して右
シフトする。
シフトする。
ＩＮＣＢ ：メモリデイジットアドレスカウンタＢＬの
内容をカウントアツプする。ただしＢＬの内容があらか
じめ定められた値ｎ１に等しい時は次の命令をスキップ
する。
内容をカウントアツプする。ただしＢＬの内容があらか
じめ定められた値ｎ１に等しい時は次の命令をスキップ
する。
ＥＸＣＩ ：アキュムレータの内容とメモリの内容を
交換すると共にメモリファイルアドレスカウンタＢＭと
オペランドＩＡとのＥｘ−ＯＲをＢＭに入れディジット
アドレスカウンタＢＬをカウントアツプする。ただしＢ
Ｌ＝ｎｌの時次の命令をスキップする。
交換すると共にメモリファイルアドレスカウンタＢＭと
オペランドＩＡとのＥｘ−ＯＲをＢＭに入れディジット
アドレスカウンタＢＬをカウントアツプする。ただしＢ
Ｌ＝ｎｌの時次の命令をスキップする。
ＥＸＣＤ ：アキュムレータの内容とメモリの内容を交
換すると共にメモリファイルアドレスカウンタＢＭとオ
ペランドＩＡとのＥｘ−ＯＲをＢＭに入れディジットア
ドレスカウンタＢＬをカウントダウンする。ただしＢＬ
＝ｎ２の時次の命令をスキップする。
換すると共にメモリファイルアドレスカウンタＢＭとオ
ペランドＩＡとのＥｘ−ＯＲをＢＭに入れディジットア
ドレスカウンタＢＬをカウントダウンする。ただしＢＬ
＝ｎ２の時次の命令をスキップする。
次に、本発明のマイクロプロセッサによる基本的な情報
処理の手順を説明する。
処理の手順を説明する。
ｌ）同じ数値Ｎをメモリの所望領域に導入する手段とし
て下記のＴｙｐｅｌ〜Ｔｙｐｅ３のいずれかを用いるこ
とができる。
て下記のＴｙｐｅｌ〜Ｔｙｐｅ３のいずれかを用いるこ
とができる。
表２において、
Ｐｌは、メモリの処理すべき第１番目のディジットを、
ファイルアドレスｍＡとディジットアドレスｒＨ）で指
定する。（第２６図参照）Ｐ２は、ＡＣＣに数値Ｎを導
入する。
ファイルアドレスｍＡとディジットアドレスｒＨ）で指
定する。（第２６図参照）Ｐ２は、ＡＣＣに数値Ｎを導
入する。
Ｐ３は、メモリとＡＣＣの内容を交換することによって
数値Ｎをメモリの指定された領域に導入する。メモリの
ファイルアドレスは変わらないのでｍＡを指定し、ディ
ジットアドレスは次の導入すべきディジットを決めるた
めにダウンされる。導入すべき最終ディジットｎＡの値
をあらかじめｎ２として決めておくことによって、数値
Ｎを所望全領域に導入し終えた状態でＢＬ＝ｎ２となる
ため、次のＰ４をスキップしてＴｙｐｅｌの処理を終え
る。
数値Ｎをメモリの指定された領域に導入する。メモリの
ファイルアドレスは変わらないのでｍＡを指定し、ディ
ジットアドレスは次の導入すべきディジットを決めるた
めにダウンされる。導入すべき最終ディジットｎＡの値
をあらかじめｎ２として決めておくことによって、数値
Ｎを所望全領域に導入し終えた状態でＢＬ＝ｎ２となる
ため、次のＰ４をスキップしてＴｙｐｅｌの処理を終え
る。
Ｐ４は、プログラムアドレスをＰ２に指定して、ＢＬ＝
Ｖになるまで、ＬＤＩとＸＤの処理を繰りかえす。
Ｖになるまで、ＬＤＩとＸＤの処理を繰りかえす。
表３において、
Ｐｌは、メモリの処理すべきディジットを、ファイルア
ドレスｍＢと、ディジットアドレスｎ（で指定する。
ドレスｍＢと、ディジットアドレスｎ（で指定する。
Ｐ２は、ＡＣＣに数値Ｎを導入する。
Ｐ３は、メモリとＡＣＣの内容を交換することによって
、数値Ｎをメモリの指定された領域に導入する。こうし
てＴｙｐｅ２の処理を終える。ＸＤのオペランド部分は
続く処理に必要なもので１本処理には関係ない。
、数値Ｎをメモリの指定された領域に導入する。こうし
てＴｙｐｅ２の処理を終える。ＸＤのオペランド部分は
続く処理に必要なもので１本処理には関係ない。
表４において、
Ｐｌは、メモリの処理すべき第１番目のディジットをフ
ァイルアドレスｍｃと、ディジットアドレスｎｐで指定
する。
ァイルアドレスｍｃと、ディジットアドレスｎｐで指定
する。
Ｐ２は、ＡＣＣに数値Ｎを導入する。
Ｐ３は、メモリとＡＣＣの内容を交換することによって
数値Ｎをメモリの指定された領域に導入する。メモリの
ファイルアドレスは変わらないのでｍ（を指定し、ディ
ジットアドレスは次の導入すべきディジットを決めるた
めにダウンされる。
数値Ｎをメモリの指定された領域に導入する。メモリの
ファイルアドレスは変わらないのでｍ（を指定し、ディ
ジットアドレスは次の導入すべきディジットを決めるた
めにダウンされる。
Ｐ４は、Ｐ３で処理したディジットが最終ディジッ）ｎ
Ｂであったかどうかのチェックで、ｎＢであった時、デ
ィジットアドレスはダウンしてｎＡになっているため、
ＳＫＩ命令のオペランド部分をｎＡにしておくことによ
って最終ディジットに数値Ｎを導入して、Ｐ４に進んだ
際、条件が満足し、次のアドレスＰ５をスキップしてＴ
ｙｐｅ３を終了する。条件が満足しない時はＰ５に進む
。
Ｂであったかどうかのチェックで、ｎＢであった時、デ
ィジットアドレスはダウンしてｎＡになっているため、
ＳＫＩ命令のオペランド部分をｎＡにしておくことによ
って最終ディジットに数値Ｎを導入して、Ｐ４に進んだ
際、条件が満足し、次のアドレスＰ５をスキップしてＴ
ｙｐｅ３を終了する。条件が満足しない時はＰ５に進む
。
Ｐ５は、プログラムアドレスをＰ２に指定しＢＬ−ｎＡ
になるまでＰ２〜Ｐ４の処理をくりかえす。
になるまでＰ２〜Ｐ４の処理をくりかえす。
２）あらかじめ定められた複数の異なる数値をメモリの
所望領域に導入する手段として下記のＴｙｐｅｌ−Ｔ！
ｐｅ２のいずれかを用いることができる。
所望領域に導入する手段として下記のＴｙｐｅｌ−Ｔ！
ｐｅ２のいずれかを用いることができる。
表５は４桁の数値Ｎ４Ｎ３Ｎ２Ｎ１をメモリに導入する
例であるが任意桁の導入も同じ考え方である。
例であるが任意桁の導入も同じ考え方である。
Ｐｌは、メモリの処理すべき第１番目のディジットヲ、
ファイルアドレスｍＡとディジットアドレスｎＨで指定
する。（第２７図参照） Ｐ２は、ＡＣＣに第１の定数Ｎｌを導入す≦。
ファイルアドレスｍＡとディジットアドレスｎＨで指定
する。（第２７図参照） Ｐ２は、ＡＣＣに第１の定数Ｎｌを導入す≦。
Ｐ３は、メモリとＡＣＣの内容を交換することによって
数値Ｎｌをメモリの指定された領域に導入する。メモリ
のファイルアドレスは変わらないのでｍＡを指定し、デ
ィジットアドレスは次の導入すべきディジットを決める
ためにアップする。
数値Ｎｌをメモリの指定された領域に導入する。メモリ
のファイルアドレスは変わらないのでｍＡを指定し、デ
ィジットアドレスは次の導入すべきディジットを決める
ためにアップする。
Ｐ４は、ＡＣＣに第２の定数Ｎ２を導入する。。
Ｐ５は、Ｐ３の処理でメモリは第２番目のディジットに
指定されているため、メモリとＡＣＣの内容交換によっ
て、第２の定数Ｎ２がメモリの第２番目のディジットに
導入される。
指定されているため、メモリとＡＣＣの内容交換によっ
て、第２の定数Ｎ２がメモリの第２番目のディジットに
導入される。
Ｐ６以下は上記と同様である。
（Ｔｙｐｅ２）０〜１５のうちの任意の数値をあらかじ
め定めたレジスタに導入スる。
め定めたレジスタに導入スる。
表６において、
Ｐｌは、ＡＣＣに数値Ｎを導入する。
Ｐｌは、ＡＣＣに入っている数値Ｎをテンポラリ−レジ
スタＸに導入する。
スタＸに導入する。
３）メモリの所望領域の内容をメモリの他の所望領域に
転送する手段として下記のＴＹｐｅｌ〜Ｔｙｐｅ３のい
ずれかを用いることができる。
転送する手段として下記のＴＹｐｅｌ〜Ｔｙｐｅ３のい
ずれかを用いることができる。
表７において、
Ｐｌは、処理すべき第１のメモリのファイルアドレスを
ｍＡで指定し、処理すべき第１のディジットアドレスを
ｎＥで指定する。（第２８図参照）Ｐｌは、第１のメモ
リの所望ディジットの内容をＡＣＣに導入すると共に、
Ｐ３での転送処理に備えて、転送先の第２のメモリのフ
ァイルアドレスをｍＢで指定する。
ｍＡで指定し、処理すべき第１のディジットアドレスを
ｎＥで指定する。（第２８図参照）Ｐｌは、第１のメモ
リの所望ディジットの内容をＡＣＣに導入すると共に、
Ｐ３での転送処理に備えて、転送先の第２のメモリのフ
ァイルアドレスをｍＢで指定する。
Ｐ３は、ＡＣＣに導入した第１のメモリの内容をＰｌで
指定した第２のメモリの同一ディジットの内容と交換し
て、実質的に第１メモリの内容を第２メモリに転送する
。同時にくり返してこの処理をするためにもとの第１の
メモリのファイルアドレスをｍＡで指定しておく。転送
すべき最終デイジッ）ｎＡの値をあらかじめｎｌとして
決めておくことによって、第１のメモリ内容を全て第２
のメモリに転送し終えた状態でＢＬ＝ｎ１となるため、
次のＰ４をスキップしてＴｙｐｅＩの処理を終える。
指定した第２のメモリの同一ディジットの内容と交換し
て、実質的に第１メモリの内容を第２メモリに転送する
。同時にくり返してこの処理をするためにもとの第１の
メモリのファイルアドレスをｍＡで指定しておく。転送
すべき最終デイジッ）ｎＡの値をあらかじめｎｌとして
決めておくことによって、第１のメモリ内容を全て第２
のメモリに転送し終えた状態でＢＬ＝ｎ１となるため、
次のＰ４をスキップしてＴｙｐｅＩの処理を終える。
ＢＬ＝Ｖになるまではディジットアドレスを順次アップ
してＰ４を介してＰｌに戻るファイルアドレスをｍＡに
しておき、第１メモリを指定する。
してＰ４を介してＰｌに戻るファイルアドレスをｍＡに
しておき、第１メモリを指定する。
Ｐ４は、プログラムアドレスをＰｌに指定して、ＢＬ＝
ｎ１になるまでＰｌとＰ３の命令をくり返し、１デイジ
ツト毎、転送処理を進めてゆく。
ｎ１になるまでＰｌとＰ３の命令をくり返し、１デイジ
ツト毎、転送処理を進めてゆく。
（Ｔｙｐｅ ２ ） Ｘ ｎ →Ｙｍ表８にお
いて、 Ｐｌは、処理すべきメモリの領域をファイルアドレスｍ
Ａとディジットアドレスｎ（で指定する。
いて、 Ｐｌは、処理すべきメモリの領域をファイルアドレスｍ
Ａとディジットアドレスｎ（で指定する。
（第２９図参照）
Ｐｌは、Ｐｌで指定したメモリ領域の内容をＡＣＣに導
入すると共に、Ｐ４での転送処理に備えて転送先のメモ
リのファイルアドレスをｍＣで指定する。
入すると共に、Ｐ４での転送処理に備えて転送先のメモ
リのファイルアドレスをｍＣで指定する。
Ｐ３は、転送先のメモリのディジットアドレスを指定す
る。ＰｌとＰ３の処理で転送先のメモリの領域を決定す
る。
る。ＰｌとＰ３の処理で転送先のメモリの領域を決定す
る。
Ｐ４は、八〇〇の内容をＰｌ、Ｐ３で指定され存メモリ
の領域と交換し、実質的に転送する。Ｘのオペランドは
本処理には直接関係しない。
の領域と交換し、実質的に転送する。Ｘのオペランドは
本処理には直接関係しない。
表９において、
Ｐｌは、処理すべきメモリの領域をファイルアドレスｍ
Ａとディジットアドレスｎ（で指定する。
Ａとディジットアドレスｎ（で指定する。
（第３０図参照）
Ｐｌは、Ｐｌで指定したメモリ領域の内容をＡＣＣに導
入する。
入する。
Ｐ３は、ＡＣＣに導入されたメモリの内容をレジスタＸ
に導入し、所望のＴｙｐｅ８の転送処理を実行する。
に導入し、所望のＴｙｐｅ８の転送処理を実行する。
４）メモリの所望領域の内容とメモリの他の所望領域の
内容とを交換する手段として下記のＴｙｐｅｌ−Ｔｙｐ
ｅ４のいずれかを用いることができる。
内容とを交換する手段として下記のＴｙｐｅｌ−Ｔｙｐ
ｅ４のいずれかを用いることができる。
（Ｔｙｐｅｌ） Ｘ＝Ｙ
表１０において、
Ｐ】は、処理すべき第１のメモリのファイルアドレスを
ｍＡで指定し、処理すべき第１のディジットアドレスを
ｎＥで指定する。（第３１図参照）Ｐｌは、第１のメモ
リの所望ディジットの内容をＡＣＣに導入すると共に、
Ｐ３での第２のメモリとの交換処理に備えて、第２のメ
モリのファイルアドレスをｍＢで指定する。
ｍＡで指定し、処理すべき第１のディジットアドレスを
ｎＥで指定する。（第３１図参照）Ｐｌは、第１のメモ
リの所望ディジットの内容をＡＣＣに導入すると共に、
Ｐ３での第２のメモリとの交換処理に備えて、第２のメ
モリのファイルアドレスをｍＢで指定する。
Ｐ３は、八〇〇に入っている第１メモリの所望ディジッ
トの内容と、Ｐｌで指定された第２のメモリの同一ディ
ジットの内容を交換すると共に、この処理でＡＣＣに転
送された第２のメモリの内容を第１のメモリに導入する
ために第１メモリのファイルアドレスをｍＡで指定して
おく。
トの内容と、Ｐｌで指定された第２のメモリの同一ディ
ジットの内容を交換すると共に、この処理でＡＣＣに転
送された第２のメモリの内容を第１のメモリに導入する
ために第１メモリのファイルアドレスをｍＡで指定して
おく。
Ｐ４は、ＡＣＣに導入された第２メモリの内容と、同一
ディジットの第１メモリの内容とを交換し、第２メモリ
の内容を第１メモリに転送する。Ｐ２〜Ｐ４の処理にて
メモリ所望ディジット間の内容交換を行う。第１メモリ
の指定はファイルアドレスｍＡの指定にて継続させ、デ
ィジットアドレスをアップさせ、次のディジットアドレ
スを指定し、交換を各ディジットに対して順次実行して
ゆく。
ディジットの第１メモリの内容とを交換し、第２メモリ
の内容を第１メモリに転送する。Ｐ２〜Ｐ４の処理にて
メモリ所望ディジット間の内容交換を行う。第１メモリ
の指定はファイルアドレスｍＡの指定にて継続させ、デ
ィジットアドレスをアップさせ、次のディジットアドレ
スを指定し、交換を各ディジットに対して順次実行して
ゆく。
なお交換すべき最終ディシソ）ｎＡの値をあらかじめｎ
ｌとして決めておくことによって、第１のメモリと第２
のメモリの内容を全ディジットにわたって交換し終えた
状態で、ＢＬ＝ｎｌとなるため、次のＰ５をスキップし
て、Ｔｙｐｅｌの処理を終える。
ｌとして決めておくことによって、第１のメモリと第２
のメモリの内容を全ディジットにわたって交換し終えた
状態で、ＢＬ＝ｎｌとなるため、次のＰ５をスキップし
て、Ｔｙｐｅｌの処理を終える。
Ｐ５は、プログラムアドレスをＰｌに指定し、Ｂｌ−＝
ｎ１になるまでＰ２〜Ｐ４の命令をくり返し、１デイジ
ツト毎、交換処理を進めてゆく。
ｎ１になるまでＰ２〜Ｐ４の命令をくり返し、１デイジ
ツト毎、交換処理を進めてゆく。
（Ｔｙｐｅ ２） Ｘｎ”Ｙｍ
表１１において、
Ｐｌは、処理すべき第１のメモリのファイルアドレスを
ｍＡで指定し、処理すべきディジットアドレスをｎ（で
指定する。（第３２図参照）Ｐｌは、第１のメモリの所
望ディシソ）の内容をＡＣＣに導入すると共に、第２メ
モリのファイルアドレスｍｃを指定し、内容交換に備え
る。
ｍＡで指定し、処理すべきディジットアドレスをｎ（で
指定する。（第３２図参照）Ｐｌは、第１のメモリの所
望ディシソ）の内容をＡＣＣに導入すると共に、第２メ
モリのファイルアドレスｍｃを指定し、内容交換に備え
る。
Ｐ３は、転送先の第２メモリのディジットアドレスｎｐ
を指定し、交換先のメモリアドレスを決定する。
を指定し、交換先のメモリアドレスを決定する。
Ｐ４は、ＡＣＣに入っている第１メモリの内容と第２メ
モリの内容を交換する。この時ＡＣＣに転送される第２
メモリの内容を第１メモリに転送させるため再び第１メ
モリのファイルアドレスをｍＢで指定する。
モリの内容を交換する。この時ＡＣＣに転送される第２
メモリの内容を第１メモリに転送させるため再び第１メ
モリのファイルアドレスをｍＢで指定する。
Ｐ５は、第１メモリのディジットアドレスｎ（を指定し
・転送先の第１メモリアドレスを決定する。
・転送先の第１メモリアドレスを決定する。
Ｐ６は、ＡＣＣに入っている第２メモリの内容と第１メ
モリの内容を交換し、第１メモリと第２メモリの内容の
交換を実行する。
モリの内容を交換し、第１メモリと第２メモリの内容の
交換を実行する。
表１２において、
Ｐｌは、処理すべき第１メモリのファイルアドレスをｍ
Ａで指定し、処理すべきディジットアドレスをｎ（で指
定する。（第３３図参照）Ｐ２は、第１のメモリ内容を
ＡＣＣに導入すると共に、交換先に第２メモリのファイ
ルアドレスｍ（で指定する。
Ａで指定し、処理すべきディジットアドレスをｎ（で指
定する。（第３３図参照）Ｐ２は、第１のメモリ内容を
ＡＣＣに導入すると共に、交換先に第２メモリのファイ
ルアドレスｍ（で指定する。
Ｐ３は、ＡＣＣの第１メモリの内容と、Ｐ ２で指定さ
れた第２メモリの内容を交換し、第１メモリ内容を第２
メモリに導入する。Ｐ４での処理に備え、再び第１メモ
リをファイルアドレスｍＢで指定しておく。
れた第２メモリの内容を交換し、第１メモリ内容を第２
メモリに導入する。Ｐ４での処理に備え、再び第１メモ
リをファイルアドレスｍＢで指定しておく。
Ｐ４は、ＡＣＣに導入された第２メモリの内容と第１メ
モリの内容を交換することによって第１メモリと第２メ
モリの内容交換を実行する。
モリの内容を交換することによって第１メモリと第２メ
モリの内容交換を実行する。
表１３において、
Ｐｉは、処理すべきメモリの領域をファイルアドレスｍ
Ｂとディジットアドレスｎ（を指定する。
Ｂとディジットアドレスｎ（を指定する。
（第３４図参照）
Ｐ２は、Ｐｌで指定されたメモリの内容をＡＣＣに導入
する。レジスタＸの内容との交換に備え、ファイルアド
レスｍＢを維持しておく。
する。レジスタＸの内容との交換に備え、ファイルアド
レスｍＢを維持しておく。
Ｐ３は、八〇〇に入っているメモリの内容とレジスタＸ
の内容を交換し、レジスタＸにメモリの内容を転送する
。
の内容を交換し、レジスタＸにメモリの内容を転送する
。
Ｐ４は、ＡＣＣに入っているレジスタＸの内容をメモリ
と交換することによって、レジスタＸの内容を実質的に
メモリに転送し、Ｔｙｐｅ４を実行させる。
と交換することによって、レジスタＸの内容を実質的に
メモリに転送し、Ｔｙｐｅ４を実行させる。
５）メモリの所望領域にあらかじめ定められた数値Ｎを
２進加算又は減算する手段として下記のＴｙｐｅｌ〜Ｔ
Ｖｐｅ９のいずれかを用いることができる。
２進加算又は減算する手段として下記のＴｙｐｅｌ〜Ｔ
Ｖｐｅ９のいずれかを用いることができる。
（Ｔｙｐｅ ｌ ） Ｍｌ ＋Ｎ−−Ｍｔ表１
４において、 Ｐ、は、メモリの処理すべき領域をファイルアドレスｍ
Ｂとディジットアドレスｎ（で指定する。
４において、 Ｐ、は、メモリの処理すべき領域をファイルアドレスｍ
Ｂとディジットアドレスｎ（で指定する。
（第３５図参照）
Ｐ２は、Ｐｌで指定されたメモリの内容をＡＣＣに導入
する。メモリファイルアドレスの指定は後に再び同じメ
モリに戻すためｍＢを指定しておく。
する。メモリファイルアドレスの指定は後に再び同じメ
モリに戻すためｍＢを指定しておく。
Ｐ３は、オペランドで加算すべき数値Ｎを指定し、ＡＣ
Ｃに導入されたメモリの内容と数値Ｎを加算し、その結
果をＡＣＣに求める。
Ｃに導入されたメモリの内容と数値Ｎを加算し、その結
果をＡＣＣに求める。
Ｐ４は、八〇Ｃに求められた和をＰ２で指定したもとの
メモリの内容とを交換し、Ｔｙｐｅ Ｉを実行する。
メモリの内容とを交換し、Ｔｙｐｅ Ｉを実行する。
（Ｔｙｐｅ ２ ） Ｘ ＋ Ｎ＋Ｘ表１５に
おいて、 Ｐｌは、レジスタＸの内容とＡＣＣの内容を交換する。
おいて、 Ｐｌは、レジスタＸの内容とＡＣＣの内容を交換する。
Ｐ２は、オペランドで加算すべき数値Ｎを指定し、ＡＣ
Ｃに導入されたレジスタＸの内容と数値Ｎを加算し、そ
の結果をＡＣＣに求める。
Ｃに導入されたレジスタＸの内容と数値Ｎを加算し、そ
の結果をＡＣＣに求める。
Ｐ３は、ＡＣＣに求められた和とレジスタＸの内容を交
換することによって実質的にＸ＋Ｎ−ＮなるＴｙｐｅ２
を実行する。
換することによって実質的にＸ＋Ｎ−ＮなるＴｙｐｅ２
を実行する。
（Ｔｙｐｅ ３ ） Ｍｌ 十Ｎ−Ｍ２表１６にお
いて、 Ｐｌは、第１メモリの処理すべき領域をファイルアドレ
スｎｃで指定する。
いて、 Ｐｌは、第１メモリの処理すべき領域をファイルアドレ
スｎｃで指定する。
Ｐ２は、Ｐｌで指定されたメモリの内容をＡＣＣに導入
する。メモリファイルアドレスの指定は、加算結果を第
２メモリに戻すため第２メモリのファイルアドレスｍ（
を指定しておく。
する。メモリファイルアドレスの指定は、加算結果を第
２メモリに戻すため第２メモリのファイルアドレスｍ（
を指定しておく。
Ｐ３は、オペランドで加算すべき数値Ｎを指定し、ＡＣ
Ｃに導入されたメモリの内容を数値Ｎと加算し、その結
果をＡＣＣに求める。
Ｃに導入されたメモリの内容を数値Ｎと加算し、その結
果をＡＣＣに求める。
Ｐ４は、ＡＣＣに求められた和をＰ２で指定した第２メ
モリの内容と交換し、Ｔｙｐｅ８を実行する。
モリの内容と交換し、Ｔｙｐｅ８を実行する。
表１７において、
Ｐｌは、処理すべきメモリのファイルアドレスｍＢとデ
ィジットアドレスｎｃを指定する。
ィジットアドレスｎｃを指定する。
Ｐ２は、減算は減数の補数を被減数に加える方式で、下
位桁がないのでボローがなく Ｆ／Ｆ Ｃをセットして
おく。
位桁がないのでボローがなく Ｆ／Ｆ Ｃをセットして
おく。
Ｐ３は、ＡＣＣに減数Ｎを導入する。
Ｐ４は、減数の１５の補数をとるための処理で、補数が
ＡＣＣに求まる。
ＡＣＣに求まる。
Ｐ５は、減算は下位桁からのボローがなければ、減数の
１６の補数と被減数を加算する処理で置換される。ボロ
ーのない状態をＣ＝ｔとし、ＡＣＣ十Ｃ＋Ｍ−ＡＣＣに
て純２進の減算が実行される。
１６の補数と被減数を加算する処理で置換される。ボロ
ーのない状態をＣ＝ｔとし、ＡＣＣ十Ｃ＋Ｍ−ＡＣＣに
て純２進の減算が実行される。
Ｐ６は、Ｐ５で求まった差を同じメモリに戻すためＡＣ
Ｃとメモリを交換する。
Ｃとメモリを交換する。
（Ｔｙｐｅ ５ ） Ｍｌ−Ｎ −Ｍ２表１８に
おいて、 Ｐｌ−Ｐ５はＴｙｐｅ４と同様である。
おいて、 Ｐｌ−Ｐ５はＴｙｐｅ４と同様である。
Ｐ６は、Ｐ５で求まった差を第２メモリに導入するため
、第２メモリのファイルアドレスｍＣとディジットアド
レスｎｃを指定する。
、第２メモリのファイルアドレスｍＣとディジットアド
レスｎｃを指定する。
Ｐｌは、Ｐ６で指定された第２メモリに、ＡＣＣに求ま
っている差データを交換によって転送する。
っている差データを交換によって転送する。
（Ｔｙｐｅ ６ ） Ｘ−Ｎ−Ｘ表蓋９において
、 Ｐｌは、Ｐ５での一時待避メモリのアドレスをファイル
アドレスｍＢとディジットアドレスｎｃで指定する。
、 Ｐｌは、Ｐ５での一時待避メモリのアドレスをファイル
アドレスｍＢとディジットアドレスｎｃで指定する。
Ｐ２は、減算は減数の補数を被減数に加える方式で、下
位桁がないのでボローがなく Ｆ／Ｆ Ｃをセットして
おく。
位桁がないのでボローがなく Ｆ／Ｆ Ｃをセットして
おく。
Ｐ３は、ＡＣＣに減数Ｎを導入する。
Ｐ４は、減数の１５の補数をとるための処理で、補数が
ＡＣＣに求まる。
ＡＣＣに求まる。
Ｐ５は、レジスタＸの内容との演算に備え、Ｐｌで指示
したメモリにＡＣＣの内容を導入する。
したメモリにＡＣＣの内容を導入する。
Ｐ６は、レジスタＸの内容をＡＣＣとの交換にて転送す
る、この処理を終えるとメモリには減数の１５の補数、
ＡＣＣにはＸの内容が入っている。
る、この処理を終えるとメモリには減数の１５の補数、
ＡＣＣにはＸの内容が入っている。
Ｐｌは、ＡＣＣ＋Ｍ＋ＣはＸ−Ｎに相当する処理で２進
の実質的な減算結果がＡＣＣに求まる。
の実質的な減算結果がＡＣＣに求まる。
Ｐ８は、ＡＣＣの内容とＸの内容を交換し、Ｘ−Ｎの値
をＸに転送し、Ｔｙｐｅ６の処理を終える。
をＸに転送し、Ｔｙｐｅ６の処理を終える。
表２０において、
Ｐｌは、処理すべきメモリのファイルアドレスｍＢとデ
ィジットアドレスｎ（を指定する。
ィジットアドレスｎ（を指定する。
Ｐ２は、１ディジット分の減算であり、減数の補数を被
減数に加える方式なのでＦ／Ｆ Ｃをセントしておく。
減数に加える方式なのでＦ／Ｆ Ｃをセントしておく。
（Ｔｙｐｅ ７） Ｎ Ｍｌ→ＭＩＰ３は、Ａ
ＣＣに被減数を導入する。
ＣＣに被減数を導入する。
Ｐ４は、メモリの内容（減数）とＡＣＣを交換し、又Ｐ
７の処理に備え、メモリファイルアドレスはｍＢのよま
としておく。
７の処理に備え、メモリファイルアドレスはｍＢのよま
としておく。
Ｐ５は、ＡＣＣの減数の１５の補数をとるための処理で
、補数がＡＣＣに求まる。
、補数がＡＣＣに求まる。
Ｐ６は、減算は下位桁からのボローがなければ、減数の
１６の補数と被減数を加算する処理で置換される。ボロ
ーのない状態をＣ＝１とし、ＡＣＣ＋Ｃ十Ｍにて、実質
的にＮ−Ｍを行い、ＡＣＣにその差を求める。
１６の補数と被減数を加算する処理で置換される。ボロ
ーのない状態をＣ＝１とし、ＡＣＣ＋Ｃ十Ｍにて、実質
的にＮ−Ｍを行い、ＡＣＣにその差を求める。
Ｐｌは、Ｐ４でメモリファイルアドレスはそのままｍＢ
になっているのでＡＣＣの差かもとのメモリに入り、Ｔ
ｙｐｅ７を実行し終える。
になっているのでＡＣＣの差かもとのメモリに入り、Ｔ
ｙｐｅ７を実行し終える。
（Ｔｙｐｅ ８ ） Ｎ−Ｍｌ −Ｍ２表２１に
おいて、 Ｐｌは、処理すべきメモリのファイルアドレスｍＢとデ
ィジットアドレスｎ（を指定する。
おいて、 Ｐｌは、処理すべきメモリのファイルアドレスｍＢとデ
ィジットアドレスｎ（を指定する。
Ｐ２は、Ｐｌで指定した減数に相当する内容をＡＣＣに
導入する。Ｐ５の処理に備え第２メモリのファイルアド
レスｍｃを指定しておく。
導入する。Ｐ５の処理に備え第２メモリのファイルアド
レスｍｃを指定しておく。
Ｐ３は、ＡＣＣの減数１５の補数をとるための処理で、
補数がＡＣＣに求まる。
補数がＡＣＣに求まる。
Ｐ４は、オペランドの内容は被減数に１を加えたものに
設定しておく。これはこの減算が１ディジット分のもの
であり、減数の補数と被減数を加算する処理で置換され
る。ボローのない状態での一般的な補数加算はＴｙｐｅ
７の如＜ ＡＣＣ十Ｃ十Ｍであり、Ｃ＝ｒとして処理さ
れる。ＡＤＩ命令ではＣがないのであらかじめＡＣＣ＋
１を行って処理する。これによってＮ−ＭのＴｙｐｅ８
の演算結果がＡＣＣに求まる。
設定しておく。これはこの減算が１ディジット分のもの
であり、減数の補数と被減数を加算する処理で置換され
る。ボローのない状態での一般的な補数加算はＴｙｐｅ
７の如＜ ＡＣＣ十Ｃ十Ｍであり、Ｃ＝ｒとして処理さ
れる。ＡＤＩ命令ではＣがないのであらかじめＡＣＣ＋
１を行って処理する。これによってＮ−ＭのＴｙｐｅ８
の演算結果がＡＣＣに求まる。
Ｐ５は、Ｐ４で求められた差データをＰ２で指定した第
２メモリに転送する。
２メモリに転送する。
表２２において、
Ｐｌは、（Ｍ＋１の時）ＡＣＣに２進数０００１（−１
）を導入する。
）を導入する。
Ｐｌ′は、（Ｍ−１の時）八〇〇に２進数１１！１（−
１５）を導入する。
１５）を導入する。
（Ｔｙｐｅ９） Ｍ±１−４Ｍ
Ｐ２は、処理すべきメモリのファイルアドレスｍＢとデ
ィジットアドレスｎ（を指定する。
ィジットアドレスｎ（を指定する。
Ｐ３は、Ｐ２で指定されたメモリの内容とＰｌ又はＰ１
′でＡＣＣの導入された内容を加算しＡＣＣに和を導入
する。Ｐｌの場合はＡＣＣ＋１になり、Ｐ１′の場合は
実質的にＡＣＣ’−１になる。
′でＡＣＣの導入された内容を加算しＡＣＣに和を導入
する。Ｐｌの場合はＡＣＣ＋１になり、Ｐ１′の場合は
実質的にＡＣＣ’−１になる。
Ｐ４は、ＡＣＣに求められた結果をもとのメモリに転送
し、Ｔｙｐｅ９を終える。
し、Ｔｙｐｅ９を終える。
６）メモリの所望領域の内容に他の領域の内容をＩＯ進
加算又は減算する手段として下記ＴＹｐｅＩ〜ＴＹｐｅ
２のいずれかを用いることができる。
加算又は減算する手段として下記ＴＹｐｅＩ〜ＴＹｐｅ
２のいずれかを用いることができる。
（Ｔｙｐｅ Ｉ ） Ｘ＋Ｗ−Ｘ表２３におい
て、 Ｐｌは、処理すべき第１メモリの第１デイジツトをファ
イルアドレスｍＡとディジットアドレスｎＥで指定する
。
て、 Ｐｌは、処理すべき第１メモリの第１デイジツトをファ
イルアドレスｍＡとディジットアドレスｎＥで指定する
。
Ｐ２は、第１デイジツトの加算の際、下位桁からの桁上
処理はないため桁上Ｆ／Ｆ Ｃをリセットしておく。
処理はないため桁上Ｆ／Ｆ Ｃをリセットしておく。
Ｐ３は、第１メモリの所望ディジットの内容をＡＣＣに
導入すると共に、Ｐ４での第２メモリの内容との加算に
備えて、ファイルアドレスを第２メモリのｍＢに指定し
ておく。
導入すると共に、Ｐ４での第２メモリの内容との加算に
備えて、ファイルアドレスを第２メモリのｍＢに指定し
ておく。
Ｐ４は、ＡＣＣに導入した第１メモリの所望ディジット
の内容に６を加え、Ｐ５での加算時の次桁への１０進桁
上の有無判断のために用いるＯＦ２は、Ｐ４で第１メモ
リに６補正をしたものがＡＣＣに求められていて、この
ＡＣＣの内容とＰ３で指定した第２メモリの同一ディジ
ットの内容とを純２進加算し、再びＡＣＣに導入する。
の内容に６を加え、Ｐ５での加算時の次桁への１０進桁
上の有無判断のために用いるＯＦ２は、Ｐ４で第１メモ
リに６補正をしたものがＡＣＣに求められていて、この
ＡＣＣの内容とＰ３で指定した第２メモリの同一ディジ
ットの内容とを純２進加算し、再びＡＣＣに導入する。
この純２進加算の第４ビツト目の加算で桁上が出た場合
、Ｐ６をスキップしてＰｌへ進む。第４ビツト目の加算
で桁、トができることは、】０進桁上があったことを意
味する。
、Ｐ６をスキップしてＰｌへ進む。第４ビツト目の加算
で桁、トができることは、】０進桁上があったことを意
味する。
Ｐ６は、Ｐ５の加算でｌＯ進進上上出なかった時、Ｐ４
で加算した６をこのステップで減じてもとの値に戻す。
で加算した６をこのステップで減じてもとの値に戻す。
ｌＯの加算は６の減算と同じである。
Ｐｌは、八〇〇に求まっている１０進の１桁分の和を第
２メモリに交換によって転送すると共に、次桁の加算に
備えディジットアドレスをアップさせ、さらに第１メモ
リをファイルアドレスｍＡで指定しておく。加算すべき
最終ディジットをあらかじめｎｌとして決めておくこと
によって、第１メモリと第２メモリの全ディジットの加
算を終えた状態でＢＬ”’ｎ １となるため、次のＰ８
をスキップしてＴｙｐｅｌの処理を終える。
２メモリに交換によって転送すると共に、次桁の加算に
備えディジットアドレスをアップさせ、さらに第１メモ
リをファイルアドレスｍＡで指定しておく。加算すべき
最終ディジットをあらかじめｎｌとして決めておくこと
によって、第１メモリと第２メモリの全ディジットの加
算を終えた状態でＢＬ”’ｎ １となるため、次のＰ８
をスキップしてＴｙｐｅｌの処理を終える。
Ｐ８は、プログラムアドレスＰ３を指定して、ＢＬ＝ｎ
１になるまでＰ３〜Ｐ７の命令をくり返し、１デイジツ
ト毎、１０進加算を進めてゆく。
１になるまでＰ３〜Ｐ７の命令をくり返し、１デイジツ
ト毎、１０進加算を進めてゆく。
表２４において、
Ｐｌは、処理すべき第１のメモリの第１デイジツトをフ
ァイルアドレスｍＡとディジットアドレスｎＢで指定す
る。
ァイルアドレスｍＡとディジットアドレスｎＢで指定す
る。
Ｐ２は、減算は減数の補数を被減数に加える方式で、第
１デイジツトの減算では下位桁からのボローの処理がな
いため、Ｆ／ＦＣをセットしておく。
１デイジツトの減算では下位桁からのボローの処理がな
いため、Ｆ／ＦＣをセットしておく。
Ｐ３は、第１メモリの所望ディジットの減数とな（Ｔｙ
ｐｅ ２ ） Ｘ−Ｗ−Ｘる内容をＡＣＣに導
入すると共に、Ｐ５．Ｐｌでの第２メモリとの処理に備
えて、第２メモリファイルアドレスｍＢを指定しておく
。
ｐｅ ２ ） Ｘ−Ｗ−Ｘる内容をＡＣＣに導
入すると共に、Ｐ５．Ｐｌでの第２メモリとの処理に備
えて、第２メモリファイルアドレスｍＢを指定しておく
。
Ｐ４は、減数の１５の補数をとるための処理である。１
５の補数がＡＣＣに求められる。
５の補数がＡＣＣに求められる。
Ｐ５は、減算は下位桁からのボローがなければ、減数の
１６の補数と被減数を加算する処理で置換され、下位桁
からのボローがあれば減数の１５の補数と被減数との加
算で置換される。ボローのない状態をＣ＝１とし、ＡＣ
Ｃ＋Ｃ＋Ｍ−ＡＣＣにて純２進の減算が実行される。こ
のＡＤＣ８Ｋの命令実行結果キャリイが出ることは減算
にてボローが出なかったことを意味するので、Ｐ６をス
キップしてＰｌへ進む。なおここでの加算はＰ３で指定
した第２メモリとの間で行われるので実質的に（第２メ
モリー第１メモリ）となる。
１６の補数と被減数を加算する処理で置換され、下位桁
からのボローがあれば減数の１５の補数と被減数との加
算で置換される。ボローのない状態をＣ＝１とし、ＡＣ
Ｃ＋Ｃ＋Ｍ−ＡＣＣにて純２進の減算が実行される。こ
のＡＤＣ８Ｋの命令実行結果キャリイが出ることは減算
にてボローが出なかったことを意味するので、Ｐ６をス
キップしてＰｌへ進む。なおここでの加算はＰ３で指定
した第２メモリとの間で行われるので実質的に（第２メ
モリー第１メモリ）となる。
Ｐ６は、Ｐ５のＡＤＣ５Ｋ命令でキャリイが出なかった
場合、結果は１６進数で求まっているため６を減じる（
１０を加えるのと同等）ことによって１０進数に戻す。
場合、結果は１６進数で求まっているため６を減じる（
１０を加えるのと同等）ことによって１０進数に戻す。
Ｐｌは、ＡＣＣに求まった第２メモリと第１メモリの差
を第２メモリの内容との交換によって転送する。次桁の
減算に備え、ディジットアドレスをアップさせ、さらに
第１メモリをファイルアドレスｍＡで指定しておく。減
算すべき最終ディジットをあらかじめｎｌとして決めて
おくことによって、第２メモリと第１メモリの減算を全
ディジットにわたって終えた状態でＢＬ−ｎｌとなるた
め、次のＰ８をスキップしてＴｙｐｅ２の処理を終える
。
を第２メモリの内容との交換によって転送する。次桁の
減算に備え、ディジットアドレスをアップさせ、さらに
第１メモリをファイルアドレスｍＡで指定しておく。減
算すべき最終ディジットをあらかじめｎｌとして決めて
おくことによって、第２メモリと第１メモリの減算を全
ディジットにわたって終えた状態でＢＬ−ｎｌとなるた
め、次のＰ８をスキップしてＴｙｐｅ２の処理を終える
。
Ｐ８は、プログラムアドレスＰ３を指定して、ＢＬ＝ｎ
１になるまでＰ３〜Ｐ７の命令をくり返し、１デイジツ
ト毎、】０進減算を進めてゆく。
１になるまでＰ３〜Ｐ７の命令をくり返し、１デイジツ
ト毎、】０進減算を進めてゆく。
７）所望領域のメモリの内容を１デイジツトシフトする
手段として下記のＴｙｐｅｌ〜Ｔｙｐｅ２のいずれかを
用いることができる。
手段として下記のＴｙｐｅｌ〜Ｔｙｐｅ２のいずれかを
用いることができる。
（Ｔｙｐｅｌ） 右シフト
表２５において、
Ｐｌは、処理すべきメモリのファイルアドレスｍＡと最
」二位ディジットアドレスｎＡを指定する。
」二位ディジットアドレスｎＡを指定する。
Ｐ２は、０をＡＣＣに導入し、右シフトした時、最上位
ディジットにＯを入れる為の準備をする。
ディジットにＯを入れる為の準備をする。
Ｐ３は、ＡＣＣとメモリの内容を交換すると共にディジ
ットアドレスをダウンさせ、ｌディジット下位を指定す
る。メモリファイルアドレスはｍＡで変えない。次のＰ
４を介して再びＰ３に戻るのでＸＤのくり返しを意味す
る。Ｐ２でＡＣＣに入れた０は最初のＡＣＣ＝Ｍにてメ
モリの最上位ディジットに入り、もとの最上位ディジッ
トにあった内容はＡＣＣに入る。Ｐｆｆでディジットア
ドレスがダウンされＰ４を介してＰ３に戻ってＸＤを実
行した時、最上位より１ディジット下位が指定されてい
るので、ＡＣＣに入っているもとの最上位ディジットの
内容が１ディジット下位に転送される。この時ＡＣＣに
は最上位より１ディジット下位の内容が転送されている
。最上位ディジットをあらかじめｎ２と決めておくこと
によって、上記転送を最下位ディジットまでくり返すと
、Ｂ１＝ｎ２が満足し、Ｐ４をスキップして終える。す
なわちｌディジット毎の内容が下位ディジットに転送さ
れ、Ｔｙｐｅｌを実行する。
ットアドレスをダウンさせ、ｌディジット下位を指定す
る。メモリファイルアドレスはｍＡで変えない。次のＰ
４を介して再びＰ３に戻るのでＸＤのくり返しを意味す
る。Ｐ２でＡＣＣに入れた０は最初のＡＣＣ＝Ｍにてメ
モリの最上位ディジットに入り、もとの最上位ディジッ
トにあった内容はＡＣＣに入る。Ｐｆｆでディジットア
ドレスがダウンされＰ４を介してＰ３に戻ってＸＤを実
行した時、最上位より１ディジット下位が指定されてい
るので、ＡＣＣに入っているもとの最上位ディジットの
内容が１ディジット下位に転送される。この時ＡＣＣに
は最上位より１ディジット下位の内容が転送されている
。最上位ディジットをあらかじめｎ２と決めておくこと
によって、上記転送を最下位ディジットまでくり返すと
、Ｂ１＝ｎ２が満足し、Ｐ４をスキップして終える。す
なわちｌディジット毎の内容が下位ディジットに転送さ
れ、Ｔｙｐｅｌを実行する。
Ｐ４は、ＢＬ＝ＶになるまでＰ３のＸＤをくり返すため
Ｐ３に戻る。
Ｐ３に戻る。
（Ｔｙｐｅ２） 左シフト
表２６において、
Ｐｌは、処理すべきメモリのファイルアドレスｍＡと最
ド位デイジッ）ｎＨを指定する。
ド位デイジッ）ｎＨを指定する。
Ｐｌは、０をＡＣＣに導入し、左シフトした時、最下位
ディジットに０を入れる準備をする。
ディジットに０を入れる準備をする。
Ｐ３は、八〇〇とメモリの内容を交換すると共に、ディ
ジットアドレスをアップさせ、１ディジット上位を指定
する。メモリファイルアドレスはｍＡで変えない。次の
Ｐ４を介して再びＰ３に戻るのでＸＩのくり返しを意味
する。ＰｌでＡＣＣに入れた０は最初のＡＣＣ−＝Ｍで
メモリの最下位ディジットに入り、もとの最下位ディジ
ットにあった内容はＡＣＣに入る。Ｐ３でディジットア
ドレスがアップされＰ４を介してＰ３に戻ってＸＩを実
行した時、最下位より１ディジット上位が指定されてい
るので、ＡＣＣに入っているもとの最下位ディジットの
内容がｌディジット上位に転送される。
ジットアドレスをアップさせ、１ディジット上位を指定
する。メモリファイルアドレスはｍＡで変えない。次の
Ｐ４を介して再びＰ３に戻るのでＸＩのくり返しを意味
する。ＰｌでＡＣＣに入れた０は最初のＡＣＣ−＝Ｍで
メモリの最下位ディジットに入り、もとの最下位ディジ
ットにあった内容はＡＣＣに入る。Ｐ３でディジットア
ドレスがアップされＰ４を介してＰ３に戻ってＸＩを実
行した時、最下位より１ディジット上位が指定されてい
るので、ＡＣＣに入っているもとの最下位ディジットの
内容がｌディジット上位に転送される。
この時ＡＣＣには最下位より１ディジット上位の内容が
転送されている。最上位ディジットをあらかじめｎｌと
決めておくことによって、上記転送を最上位ディジット
までくり返すとＢＬ−＝ｎ】が満足し、Ｐ４をスキップ
して終える。すなわちｌディジット毎、内容が上位ディ
ジットに転送され、Ｔｙｐｅ２を実行する。
転送されている。最上位ディジットをあらかじめｎｌと
決めておくことによって、上記転送を最上位ディジット
までくり返すとＢＬ−＝ｎ】が満足し、Ｐ４をスキップ
して終える。すなわちｌディジット毎、内容が上位ディ
ジットに転送され、Ｔｙｐｅ２を実行する。
Ｐ４は、ＢＬ−ＶになるまでＰ３のＸＩをくり返すため
にＰ３に戻る。
にＰ３に戻る。
８）メモリの所望領域の１ビツトコンデイシゴナルＦ／
Ｆをセット又はリセットする手段として下記のＴｙｐｅ
ｌ−Ｔｙｐｅ２のいずれかを用いることかできる。
Ｆをセット又はリセットする手段として下記のＴｙｐｅ
ｌ−Ｔｙｐｅ２のいずれかを用いることかできる。
（Ｔｙｐｅ ｌ ）
表２７において、
Ｐｌは、メモリの処理すべき領域のディジットをファイ
ルアドレスｍＢとディジットアドレスｎｃで指定する。
ルアドレスｍＢとディジットアドレスｎｃで指定する。
Ｐｌは、Ｐｌで指定されたメモリのディジットの中の所
望ビットＮに対して）を導入し、Ｔｙｐｅ １を実行す
る。
望ビットＮに対して）を導入し、Ｔｙｐｅ １を実行す
る。
（Ｔｙｐｅ２）
表２８において、
Ｐｌは、メモリの処理すべき領域のディジットをファイ
ルアドレスｍＢとディジットアドレスｎ（で指定する。
ルアドレスｍＢとディジットアドレスｎ（で指定する。
Ｐｌは、Ｐｌで指定されたメモリのディジ・ノドの中の
所望ピッ）Ｎに対して０を導入し、Ｔｙｐｅ２を実行す
る。
所望ピッ）Ｎに対して０を導入し、Ｔｙｐｅ２を実行す
る。
９）メモリの所望領域の１ビツトコンデイシラナルＦ７
Ｆの内容を判断し、判断結果で次に進むプログラムアド
レス（ステップ）を変える手段として下記の手法が用い
られる。
Ｆの内容を判断し、判断結果で次に進むプログラムアド
レス（ステップ）を変える手段として下記の手法が用い
られる。
表２９において、
Ｐｌは、所望のコンデイショナルＦ／Ｆの１ビツトの存
在するファイルアドレスｍＢとディジットアドレスｎ（
を指定する。
在するファイルアドレスｍＢとディジットアドレスｎ（
を指定する。
Ｐｌは、Ｐｌで指定したメモリの領域の中のＮで指定す
るビット（所望のフンデイショナルＦ／Ｆに対応）の内
容力月の場合はＰ３をスキップしてＰ４に進みオペレー
ションＯＰ１を実行する。もし所望ビットの内容が０の
場合は、次のステップＰ３に進む。
るビット（所望のフンデイショナルＦ／Ｆに対応）の内
容力月の場合はＰ３をスキップしてＰ４に進みオペレー
ションＯＰ１を実行する。もし所望ビットの内容が０の
場合は、次のステップＰ３に進む。
Ｐ３は、Ｐ２での判断でコンディショナルＦ／ＦがＯの
時、オペレーションＱＰ２を実行するため、プログラム
ステップをＰｎに指定する。
時、オペレーションＱＰ２を実行するため、プログラム
ステップをＰｎに指定する。
１０）メモリの所望領域のディジットの内容があらかじ
め定められた数値かどうかを判断し、判断結果で次に進
むプログラムアドレス（ステられる。
め定められた数値かどうかを判断し、判断結果で次に進
むプログラムアドレス（ステられる。
表３０において、
Ｐｌは、判断すべき内容の入っているメモリの領域をフ
ァイルアドレスｍＢとディジットアドレスｎ（で指定す
る。
ァイルアドレスｍＢとディジットアドレスｎ（で指定す
る。
Ｐ２は、Ｐｌで指定したメモリの内容をＡＣＣに導入す
る。
る。
Ｐ３は、ＡＣＣの内容とあらかじめ定められた数値Ｎと
を比較し、等しい時は、Ｐ４をスキップしてＰ５へ進み
、オペレーションＯＰ１を実行するＣもし、ＡＣＣの内
容とＮが等しくない時はＰ４しこ進む。
を比較し、等しい時は、Ｐ４をスキップしてＰ５へ進み
、オペレーションＯＰ１を実行するＣもし、ＡＣＣの内
容とＮが等しくない時はＰ４しこ進む。
Ｐ４は、プログラムアドレス（ステップ）Ｐｏを指定し
、Ｐｏヘジャンプする。Ｐｏにてオペレーションｏｐ２
を実行する。
、Ｐｏヘジャンプする。Ｐｏにてオペレーションｏｐ２
を実行する。
１１）メモリの所望領域の複数ディジットの内容が全て
あらかじめ定めた数値Ｎと等しいかどうかを判断し、判
断結果で次に進むプログラムアドレス（ステップ）を変
える手段として下記の手法が用いられる。
あらかじめ定めた数値Ｎと等しいかどうかを判断し、判
断結果で次に進むプログラムアドレス（ステップ）を変
える手段として下記の手法が用いられる。
表３１において、
Ｐｌは、判断すべきメモリの領域をファイルアドレスｍ
Ｂで指定し、第１のディジットアドレスをｎＨで指定す
る。
Ｂで指定し、第１のディジットアドレスをｎＨで指定す
る。
Ｐ２は、比較したい数値ＮをＡＣＣに導入する。
Ｐ３は、ＡＣＣの比較値Ｎとメモリの所望領域の所望デ
ィジノ）の内容とを比較し、一致している時は、続くデ
ィジットの比較をするためにＰ４をスキップしてＰ５へ
進む。一致しなかった時はＰ４に進む。
ィジノ）の内容とを比較し、一致している時は、続くデ
ィジットの比較をするためにＰ４をスキップしてＰ５へ
進む。一致しなかった時はＰ４に進む。
Ｐ４は、Ｐ３で不一致の時はすぐオペレーションを実行
するためプログラムアドレス（ステップ）をＰｎに指定
しジャンプさせる０ Ｐ５は、ディジットアドレスに１を加えることによって
ディジットアドレスをアップさせる。この処理はメモリ
の複数ディジットを順次判断していくためのもの。判断
してゆくメモリの最終ディジットアドレスをあらかじめ
■として決めておくことによって、上記比較を所望ディ
ジット間くり返す。もし途中で不一致状態になれば、Ｐ
４を経てオペレーションＯＰ２を実行するが、ＢＬ＝Ｖ
になるまで一致し続けた場合には、Ｐ６をスキップして
Ｐｌへ進み、オペレーションＯＰ１を実行するＯＦ２は
・Ｐ５にて一致が続く時、Ｐ３に戻って判断をくり返す
。
するためプログラムアドレス（ステップ）をＰｎに指定
しジャンプさせる０ Ｐ５は、ディジットアドレスに１を加えることによって
ディジットアドレスをアップさせる。この処理はメモリ
の複数ディジットを順次判断していくためのもの。判断
してゆくメモリの最終ディジットアドレスをあらかじめ
■として決めておくことによって、上記比較を所望ディ
ジット間くり返す。もし途中で不一致状態になれば、Ｐ
４を経てオペレーションＯＰ２を実行するが、ＢＬ＝Ｖ
になるまで一致し続けた場合には、Ｐ６をスキップして
Ｐｌへ進み、オペレーションＯＰ１を実行するＯＦ２は
・Ｐ５にて一致が続く時、Ｐ３に戻って判断をくり返す
。
１２）メモリの所望領域の内容があらかじめ定めた数値
Ｎよりも小さいかどうかを判断し、判断結果で次に進む
プログラムアドレス（ステップ）を変える手段として下
記の手法が用いられる。
Ｎよりも小さいかどうかを判断し、判断結果で次に進む
プログラムアドレス（ステップ）を変える手段として下
記の手法が用いられる。
表３２において、
Ｐｌは、判断すべきメモリのファイルアドレスｍＢとデ
ィジットアドレスｎ（を指定する。
ィジットアドレスｎ（を指定する。
Ｐ２は、Ｐｌで指定したメモリの内容をＡＣＣに導入す
る。
る。
Ｐ３は、メモリの内容と比較すべき数値をＮとすると（
１６−Ｎ）なる数値をオペランドで指定し、その内容と
ＡＣＣのメモリ内容を加算しＡＣＣに求める。この加算
において第４ビツトにキャリーが出るということは２進
加算結果が１６を越えたことを意味する。つまりＭ＋（
１６−Ｎ）＞１６であったわけで、これはＭ＞Ｎをあら
れす。この場合本命令はＰ４をスキップしてＰ５に進ん
でオペレーションＯＰＩを実行する。もしキャリイが出
なければＭＡＮでなかったわけで、Ｐ４に進む。
１６−Ｎ）なる数値をオペランドで指定し、その内容と
ＡＣＣのメモリ内容を加算しＡＣＣに求める。この加算
において第４ビツトにキャリーが出るということは２進
加算結果が１６を越えたことを意味する。つまりＭ＋（
１６−Ｎ）＞１６であったわけで、これはＭ＞Ｎをあら
れす。この場合本命令はＰ４をスキップしてＰ５に進ん
でオペレーションＯＰＩを実行する。もしキャリイが出
なければＭＡＮでなかったわけで、Ｐ４に進む。
Ｐ４は、Ｍ＞Ｎでない時、このステップでプログラムア
ドレスをＰｎに指定してジャンプし、Ｐ。
ドレスをＰｎに指定してジャンプし、Ｐ。
でオペレーションＯＰ２を実行させる。
１３）メモリの所望領域の内容があらかじめ定めた数値
Ｎよりも大きいかどうかを判断し、判断結果で、次に進
むプログラムアドレス（ステップ）を変える手段として
次の手法が用いられる。
Ｎよりも大きいかどうかを判断し、判断結果で、次に進
むプログラムアドレス（ステップ）を変える手段として
次の手法が用いられる。
表３３において、
Ｐｌは、判断すべきメモリのファイルアドレスｍＢとデ
ィジットアドレスｎ（を指定する。
ィジットアドレスｎ（を指定する。
Ｐ２は、Ｐｌで指定したメモリの内容をＡＣＣに導入す
る。
る。
Ｐ３は、メモリの内容と比較する数値をＮとする。
（１５−Ｎ）なる数値をオペランドで指定し、その内容
とＡＣＣのメモリ内容を加算しＡＣＣに求める。この加
算で第４ビツトにキャリーが出るということは２進加算
結果が１６を越えたことを意味する。つまりＭ＋（１５
−Ｎ）、ｋ１６であったわけで、ごれはＭ＞Ｎ＋１．す
なわちＭ）Ｎである。この場合、本命令はＰ４をスキッ
プしてＰ５に進んでオペレーションＯＰ１を実行する。
とＡＣＣのメモリ内容を加算しＡＣＣに求める。この加
算で第４ビツトにキャリーが出るということは２進加算
結果が１６を越えたことを意味する。つまりＭ＋（１５
−Ｎ）、ｋ１６であったわけで、ごれはＭ＞Ｎ＋１．す
なわちＭ）Ｎである。この場合、本命令はＰ４をスキッ
プしてＰ５に進んでオペレーションＯＰ１を実行する。
もしキャリーが出なければＭ）ＮでないわけでＰ４に進
む。
む。
Ｐ４は、Ｍ＞Ｎでない時、このステップでプログラムア
ドレス（ステップ）をＰ。に指定してジャンプし、Ｐｏ
でオペレーションｏＰ２を実行させる。
ドレス（ステップ）をＰ。に指定してジャンプし、Ｐｏ
でオペレーションｏＰ２を実行させる。
１４）メモリの所望領域の内容を表示する手段として１
下記ＴＹｐｅｌ、Ｔｙｐｅ２のいずれかの手法が用いら
れる。
下記ＴＹｐｅｌ、Ｔｙｐｅ２のいずれかの手法が用いら
れる。
表３４において、
Ｐｌは、表示体を時分割表示させるための桁選択信号を
発生させるバッファレジスタＷの全内容ヲリセソトする
ためにＷのビット数ｎをＡＣＣに入力する。
発生させるバッファレジスタＷの全内容ヲリセソトする
ためにＷのビット数ｎをＡＣＣに入力する。
Ｐ２は、レジスタＷの全内容を１ビツト右シフト後、第
１ビツトに０を入力する。ｐｏでＣ４−１になるまでＰ
４を介してこれを繰返すことによってＷの内容をリセッ
トする。
１ビツトに０を入力する。ｐｏでＣ４−１になるまでＰ
４を介してこれを繰返すことによってＷの内容をリセッ
トする。
（Ｔｙｐｅ＋）
Ｐ３は、オペランドＩＡを１１１１にすることによって
ＡＣＣ＋＋Ｉ１１が実行され、実質的にＡＣＣ−１を行
う。ＰｌでＡＣＣにｎｌを入れているのでこの回数を繰
返すことによってＡＣＣ＝Ｏになった次の１１１１との
加算の時のみ第４ビツトキヤＩＪ −Ｃ４がＯになるの
で、この時のみＰ４へ進み、それ以外はＰ５ヘスキノブ
する。
ＡＣＣ＋＋Ｉ１１が実行され、実質的にＡＣＣ−１を行
う。ＰｌでＡＣＣにｎｌを入れているのでこの回数を繰
返すことによってＡＣＣ＝Ｏになった次の１１１１との
加算の時のみ第４ビツトキヤＩＪ −Ｃ４がＯになるの
で、この時のみＰ４へ進み、それ以外はＰ５ヘスキノブ
する。
Ｐ４は、ＡＣＣ＋ ＋ ｒ １にて第４ビツトキヤリー
Ｃ４＝＝０の時は、Ｗの全内容をＯにしたということで
前処理を終え、メモリの表示ステップの第１アドレスＰ
６をジャンプする。
Ｃ４＝＝０の時は、Ｗの全内容をＯにしたということで
前処理を終え、メモリの表示ステップの第１アドレスＰ
６をジャンプする。
Ｐ５は、ＡＣＣ＋ｌｌ１１にて第４ビットキャリーＣ４
−１の時は、まだＷの全内容をＯにする処理を終えてい
ないので、Ｐ２に戻り、ＷへのＯ入力を繰返す。
−１の時は、まだＷの全内容をＯにする処理を終えてい
ないので、Ｐ２に戻り、ＷへのＯ入力を繰返す。
Ｐｏは、表示すべき内容の入っているメモリ領域の第１
位桁をファイルアドレスｍＡとディジットアドレスｎＡ
で指定する。
位桁をファイルアドレスｍＡとディジットアドレスｎＡ
で指定する。
Ｐｌは、表示用桁選択信号を発生させるレジスタＷの内
容を１ビツト右シフトさせた後、第１ビツトに１を入れ
る。これにて第１桁表示体の桁選択信号供給に備える。
容を１ビツト右シフトさせた後、第１ビツトに１を入れ
る。これにて第１桁表示体の桁選択信号供給に備える。
Ｐ８は、指定されたメモリの所望領域の内容をＡＣＣに
人力する。メモリファイルアドレスは変えずｎＡである
。また、次桁処理に備えディジットアドレスをダウンさ
せておく。
人力する。メモリファイルアドレスは変えずｎＡである
。また、次桁処理に備えディジットアドレスをダウンさ
せておく。
Ｐｏは、ＡＣＣに入っているメモリの内容を出力バッフ
ァレジスタＦに転送する。レジスタＦの内容はセグメン
トデコーダＳＤに入力させ、セグメント表示用信号を発
生させる。
ァレジスタＦに転送する。レジスタＦの内容はセグメン
トデコーダＳＤに入力させ、セグメント表示用信号を発
生させる。
ＰＩＯは、レジスタＷの内容を外部に表示信号として出
力するためコンディショナル・フリップフロップＮＰに
１を入れセット状態にする。これに第１桁の表示体でＰ
ｏで処理したメモリ内容を表示する。
力するためコンディショナル・フリップフロップＮＰに
１を入れセット状態にする。これに第１桁の表示体でＰ
ｏで処理したメモリ内容を表示する。
ｐＨは、１桁分の表示時間を決めるためのカウント初期
値ｎ２をＡＣＣに人力する。
値ｎ２をＡＣＣに人力する。
Ｐｌ２は、Ｐ３と同じように実質的にＡＣＣ−１を行う
。ＡＣＣが０になった時はＰｌ３に、ＡＣＣの内容がつ
てない時（Ｃ４＝１の時）はＰ１４ヘスキップしてこの
処理を繰返す。
。ＡＣＣが０になった時はＰｌ３に、ＡＣＣの内容がつ
てない時（Ｃ４＝１の時）はＰ１４ヘスキップしてこの
処理を繰返す。
Ｐｌ３は、所望表示時間をＰｌ２のＡＣＣの内容カウン
トで処理し、カウントを終了すると、Ｐｌ３を介してＰ
１５ヘジャンプする。このカウント時間が１桁表示時間
になる。
トで処理し、カウントを終了すると、Ｐｌ３を介してＰ
１５ヘジャンプする。このカウント時間が１桁表示時間
になる。
Ｐｌ４は、所望表示時間が経過するまでは、Ｐｌ２から
Ｐｌ３をスキップしてＰｌ４に進み、再びＰｌ２にジャ
ンプしこれを繰返す。
Ｐｌ３をスキップしてＰｌ４に進み、再びＰｌ２にジャ
ンプしこれを繰返す。
Ｐｌ５は、ＮＰをリセットし表示体への桁選択信号の供
給をストップする。次にＰＩＯで再びＮＰがセットされ
るまでは、表示の間接桁信号による重なり表示防止に適
用される。
給をストップする。次にＰＩＯで再びＮＰがセットされ
るまでは、表示の間接桁信号による重なり表示防止に適
用される。
Ｐｌ６は、次桁の表示に備えレジスタＷを１ビツト右シ
フトすると共に、第１ビツトにＯを入れ、実質的に１ビ
ツト下位桁にＰｌで入力した１をシフトし、次桁選択に
備える。
フトすると共に、第１ビツトにＯを入れ、実質的に１ビ
ツト下位桁にＰｌで入力した１をシフトし、次桁選択に
備える。
１”１７は、表示すべきメモリの最終ディジットを終え
たかどうかのチェックで、Ｐ８の処理でＢＬ−１がなさ
れているので、（最終ディジッ）−１）の値がｎＢにな
ったかどうかをチェックする。
たかどうかのチェックで、Ｐ８の処理でＢＬ−１がなさ
れているので、（最終ディジッ）−１）の値がｎＢにな
ったかどうかをチェックする。
Ｐｌ８は、最終ディジットが到来していない時はＰ８に
戻り次桁の表示処理をする。
戻り次桁の表示処理をする。
Ｐｌ９は、例えばフラッグ・フリップフロップＦＡを表
示の終了条件とすれば、ＦＡ＝ｌでＰ２Ｏをスキップし
て一連の表示処理を終える。
示の終了条件とすれば、ＦＡ＝ｌでＰ２Ｏをスキップし
て一連の表示処理を終える。
Ｐ２Ｏは、Ｐｌ７でＦＡ＝０ならば再び第１デイジツト
から表示処理を繰返すぺ＜Ｐ６にジャンプする。
から表示処理を繰返すぺ＜Ｐ６にジャンプする。
表３５において、
Ｐｌは、表示体を時分割表示させるための桁選択信号を
発生させるバッフ７レジスタＷの全内容をリセットする
ために、Ｗのビット数ｎｌをＡＣＣに入力する。
発生させるバッフ７レジスタＷの全内容をリセットする
ために、Ｗのビット数ｎｌをＡＣＣに入力する。
Ｐ２は、レジスタＷの全内容をｌビット右シフト後、第
１ビツトにＯを人力する。Ｐ３でＣ４−０になるまでＰ
５を介してこれをくり返すことによってＷの全内容をリ
セットする。
１ビツトにＯを人力する。Ｐ３でＣ４−０になるまでＰ
５を介してこれをくり返すことによってＷの全内容をリ
セットする。
Ｐ３は、オペランドＩＡを１目１とすることによってＡ
Ｃ＋１１１１がなされ、実質的にＡＣＣ−１を行う。Ｐ
、でＡＣＣにｎｌを入れているのでこの（Ｔｙｐｅ２） 回数をくり返すことによってＡＣＣ＝Ｏになった次の１
１１１との加算の時のみ第４ビツトキヤリーＣ４がＯに
なるので、この時のみＰ４へ進み、それ以外はＰ５ヘス
キップする。
Ｃ＋１１１１がなされ、実質的にＡＣＣ−１を行う。Ｐ
、でＡＣＣにｎｌを入れているのでこの（Ｔｙｐｅ２） 回数をくり返すことによってＡＣＣ＝Ｏになった次の１
１１１との加算の時のみ第４ビツトキヤリーＣ４がＯに
なるので、この時のみＰ４へ進み、それ以外はＰ５ヘス
キップする。
Ｐ４は、ＡＣＣ＋１１１１にて第４ビツトキヤリーＣ４
＝０の時は、Ｗの全内容をＯにしたということで前処理
を終え１メモリの表示ステップの第１アドレスＰ６ヘジ
ヤンプする。
＝０の時は、Ｗの全内容をＯにしたということで前処理
を終え１メモリの表示ステップの第１アドレスＰ６ヘジ
ヤンプする。
Ｐ５は、ＡＣＣ＋１１１１にて第４ビツトキヤリーＣ４
＝１の時は、まだＷの全内容をＯにする処理を終えてな
いのでＰ２に戻り、Ｗへの０人力をくり返す。
＝１の時は、まだＷの全内容をＯにする処理を終えてな
いのでＰ２に戻り、Ｗへの０人力をくり返す。
Ｐ６は、表示すべき内容の入っているメモリ領域の第１
位桁の上位４ビツトをファイルアドレスｍＡとディジッ
トアドレスｎＡで指定する。
位桁の上位４ビツトをファイルアドレスｍＡとディジッ
トアドレスｎＡで指定する。
Ｐｌは、指定されたメモリの所望領域の内容をＡＣＣに
人力する。メモリファイルアドレスは変えずｍＡである
。又ディジットアドレスをダウンさせ下位４ビツトを指
定する。
人力する。メモリファイルアドレスは変えずｍＡである
。又ディジットアドレスをダウンさせ下位４ビツトを指
定する。
Ｐ８は、ＡＣＣの内容すなわち上位４ビツトをテンボラ
リーレジスタＸに転送する。
リーレジスタＸに転送する。
Ｐ９は、指定されたメモリの所望領域の内容をＡＣＣに
入力する。メモリファイルアドレスは変えずｍＡである
。又ディジットアドレスをダウンさせ次桁の上位４ビツ
トを指定する。
入力する。メモリファイルアドレスは変えずｍＡである
。又ディジットアドレスをダウンさせ次桁の上位４ビツ
トを指定する。
ＰＩＯは、ＡＣＣの内容をスタックレジスタＳＡに、テ
ンポラリ−レジスタＸの内容をスタックレジスタＳＸに
導入する。
ンポラリ−レジスタＸの内容をスタックレジスタＳＸに
導入する。
ｐＨは、表示用桁選択信号を発生させるレジスタＷの内
容をｌビット右シフトさせた後、第１ビツトに１を入れ
る。これにて第１桁選択信号供給に備える。
容をｌビット右シフトさせた後、第１ビツトに１を入れ
る。これにて第１桁選択信号供給に備える。
Ｐｌ２は、レジスタＷの内容を外部に表示信号として出
力するためのコンディショナルＦ／ＦＮＰに１を入れセ
ット状態にする。これにて第１桁の表示体でＰｌｏで処
理したメモリ内容を表示する。
力するためのコンディショナルＦ／ＦＮＰに１を入れセ
ット状態にする。これにて第１桁の表示体でＰｌｏで処
理したメモリ内容を表示する。
Ｐｌ３は、１桁分の表示時間を決めるためのカウント初
期値ｎ２をＡＣＣに入力する。
期値ｎ２をＡＣＣに入力する。
Ｐｌ４は、Ｐ３と同じ様に実質的にＡＣＣ−１を行う。
ＡＣＣがＯになった時はＰｌ５へ、ＡＣＣＣｅＯ２（Ｃ
４＝１の時）はＰ１６ヘスキノブしてこの処理をくり返
す。
４＝１の時）はＰ１６ヘスキノブしてこの処理をくり返
す。
Ｐｌ５は、所望表示時間をＰｌ４のＡＣＣの内容カウン
トで処理し、カウントを終了するとＰｌ５を介してＰ１
７ヘジヤンブする。このカウント時間が１桁表示時間に
なる。
トで処理し、カウントを終了するとＰｌ５を介してＰ１
７ヘジヤンブする。このカウント時間が１桁表示時間に
なる。
Ｐｌ６は、所望表示時間が経過するまでは、Ｐｌ４から
Ｐｌ５をスキップしてＰｌ６へ進み、再びＰｌ４にジャ
ンプし、これをくり返す。
Ｐｌ５をスキップしてＰｌ６へ進み、再びＰｌ４にジャ
ンプし、これをくり返す。
Ｐｌ７は、ＮＰをリセットし、表示体への桁選択信号の
供給をストップする。次にＰＩＯで再びＮＰがセットさ
れるまでは表示の隣接桁信号による重なり表示防止に適
用される。
供給をストップする。次にＰＩＯで再びＮＰがセットさ
れるまでは表示の隣接桁信号による重なり表示防止に適
用される。
Ｐｌ８は、次桁の表示に備え、レジスタＷを１ビツト右
シフトすると共に第１ビツトに０を入れ、実質的に１ビ
ツト下位桁にＰｌで入力した１をシフトする。
シフトすると共に第１ビツトに０を入れ、実質的に１ビ
ツト下位桁にＰｌで入力した１をシフトする。
Ｐｌ９は、表示すべきメモリの最終ディジットを終えた
かどうかのチェックで、Ｐ９の処理でＢＬ−１がなされ
ているので最終ディジット−１の値ｎＢになったかチェ
ックする。
かどうかのチェックで、Ｐ９の処理でＢＬ−１がなされ
ているので最終ディジット−１の値ｎＢになったかチェ
ックする。
Ｐ２Ｏは、最終ディジノ）が到来していない時はＰｌに
戻り、次桁の表示処理をする。
戻り、次桁の表示処理をする。
１５）押圧されたキースイッチの種類を判別する（表示
中にキー押圧の有無をチェック）ため第３６図に示す手
法が用いられる。第３６図において、Ｐ１〜Ｐ１８は前
項１４）で説明した表示処理である。
中にキー押圧の有無をチェック）ため第３６図に示す手
法が用いられる。第３６図において、Ｐ１〜Ｐ１８は前
項１４）で説明した表示処理である。
Ｐｌ９は、レジスタＷの全ディジットの内容を表示後、
フラッグＦ／ＦＦＣをセットし、キー信号１１〜■１を
全て１にする。（第３７図参照）Ｐ２Ｏは、キー人力Ｋ
Ｎ１に接続されているキ一群のいずれかが押されたかど
うかチェックし、押圧されていなければスキップする。
フラッグＦ／ＦＦＣをセットし、キー信号１１〜■１を
全て１にする。（第３７図参照）Ｐ２Ｏは、キー人力Ｋ
Ｎ１に接続されているキ一群のいずれかが押されたかど
うかチェックし、押圧されていなければスキップする。
Ｐ２１は、ＫＮｌに接続されているキ一群のいずれかが
押されていればＰ３ｏヘジャンプする。
押されていればＰ３ｏヘジャンプする。
Ｐ２２〜Ｐ２７は、キー人力ＫＮ２〜ＫＦ２の各々に対
して、接続されているキ一群のいずれかが押されたかど
うかを判断し、押されていればＰ３０ヘジャンプする。
して、接続されているキ一群のいずれかが押されたかど
うかを判断し、押されていればＰ３０ヘジャンプする。
Ｐ２８は、いずれのキーも押圧されていない場合で、Ｆ
／ＦＦＣをリセットし、キー押圧チェックを終える。
／ＦＦＣをリセットし、キー押圧チェックを終える。
Ｐ２９は、Ｐ６ヘジヤンプして、再び表示を続ける。
Ｆ’３ｏは、キーが押圧された時にくるステップで、第
１（７）キーストローブ信号１１発生のためにメモリデ
ィジットアドレスを第１状態ｎ１にする。
１（７）キーストローブ信号１１発生のためにメモリデ
ィジットアドレスを第１状態ｎ１にする。
Ｐ３１は、キー人力ＫＮＩに第１キーストローブ信号１
１が入力されたかどうか判断し、入力されていなければ
Ｐ３３ヘスキップする。
１が入力されたかどうか判断し、入力されていなければ
Ｐ３３ヘスキップする。
Ｐ３２ハ、キー人力ＫＮｌに第１キーストローブ信号１
１が入力された時で、キーの種類が判別され、ＰＡにジ
ャンプし、この判別されたキーに対応した制御を以下性
わせる。そしてそのキー制御を終えた後はＰｌへ直接ジ
ャンプして、表示を開始させる。（ＰｚはＰｌヘジャン
プさせるためのステップ例） Ｐ３３〜Ｐ３ｇは、第１キーストローブ信号１１に接続
されているキーを順次判別、所望キーが押圧されていれ
ばＰＢ−ＰＤヘジャンプして、そのキ１に対応した制御
をする。
１が入力された時で、キーの種類が判別され、ＰＡにジ
ャンプし、この判別されたキーに対応した制御を以下性
わせる。そしてそのキー制御を終えた後はＰｌへ直接ジ
ャンプして、表示を開始させる。（ＰｚはＰｌヘジャン
プさせるためのステップ例） Ｐ３３〜Ｐ３ｇは、第１キーストローブ信号１１に接続
されているキーを順次判別、所望キーが押圧されていれ
ばＰＢ−ＰＤヘジャンプして、そのキ１に対応した制御
をする。
Ｐ３９は、第１キーストローブ信号■１に接続されてい
るキーが押されなかった時で、第２のキーストローブ信
号発生のためにメモリディジットアドレスをアップさせ
る。
るキーが押されなかった時で、第２のキーストローブ信
号発生のためにメモリディジットアドレスをアップさせ
る。
ＰＡ０−ＰＡ４は、所望キーストローブ信号を発生させ
ると共に、ＫＮ、−ＫＦ２を順次判断し・押圧されたキ
ーの種類を判別し、押圧されたキーに対する制御をする
ために所望ステップにジャンプする。
ると共に、ＫＮ、−ＫＦ２を順次判断し・押圧されたキ
ーの種類を判別し、押圧されたキーに対する制御をする
ために所望ステップにジャンプする。
ＰＡは、第１のキーに対する制御ステップである。
ｐｘは、第１のキー制御完了後Ｐ１に戻り表示を再開す
る。
る。
次に、ＣＰＵ内のＲＡＭ構成について説明する。
第４１図にＣＰＵ内のＲＡＭマツプを示し、第４２図に
ワードメモリのアドレスと記憶内容の対応を示す。
ワードメモリのアドレスと記憶内容の対応を示す。
図において、ｙｏ、ｘｏ、ｗｏ、ｚｏで示されているＢ
Ｍｏ−ＢＭ３ までの領域は、主として演算に用いる
レジスタである。ＷＯ及びＺＯのレジスタは前記の表示
用キャラクタのバッファメモリとしても用いている。ま
たＺＯレジスタのうち、ＢＬ−１よりＢＬ＝８の領域の
４ビツト目は、ＳＯｎ出力の出力バッファとして用いら
れている。（この領域のＲＡＭの情報が直接ＳＯｎ端子
より出力される）■０レジスタ（ＢＭ＝４．ＢＬ＝０〜
＋５ ）は、データの待避用エリアとして用いられる。
Ｍｏ−ＢＭ３ までの領域は、主として演算に用いる
レジスタである。ＷＯ及びＺＯのレジスタは前記の表示
用キャラクタのバッファメモリとしても用いている。ま
たＺＯレジスタのうち、ＢＬ−１よりＢＬ＝８の領域の
４ビツト目は、ＳＯｎ出力の出力バッファとして用いら
れている。（この領域のＲＡＭの情報が直接ＳＯｎ端子
より出力される）■０レジスタ（ＢＭ＝４．ＢＬ＝０〜
＋５ ）は、データの待避用エリアとして用いられる。
数値は、ここでは８桁長を例としている。各レジスタの
ＢＬ＝４〜ＢＬ＝Ｂの領域が仮数部データの記憶に用い
られ、ＢＬ＝Ｃは、補助用の桁、ＢＬ＝Ｄ−ＢＬ＝Ｆは
データの重み、すなわち、指数部を記憶する。ＢＬ＝Ｆ
は指数部の負号桁である。ＢＭ＝５及び６の領域は各種
コンディショナルＦ／Ｆ及びカウンタを構成する。
ＢＬ＝４〜ＢＬ＝Ｂの領域が仮数部データの記憶に用い
られ、ＢＬ＝Ｃは、補助用の桁、ＢＬ＝Ｄ−ＢＬ＝Ｆは
データの重み、すなわち、指数部を記憶する。ＢＬ＝Ｆ
は指数部の負号桁である。ＢＭ＝５及び６の領域は各種
コンディショナルＦ／Ｆ及びカウンタを構成する。
図に用いられている記号とその内容は次の通りである。
Ａ：＋−Ｘ÷等の関数キーが押された状態。
Ｂ：データが入力された状態。
Ｃ：ｆ等の関数演算が実行された状態。
Ｄ：置数時、小数点が指定された状態。
Ｅ 置数人力状態。
Ｆ、ワードメモリに入力する状態。
Ｇ、ワードメモリへの入力時のイニシャル状態。
Ｈ：シフト命令が指定された状態。
ＸＤ：置数時の小数点位置を示す。ＸＤ′は待避処理領
域。
域。
ＫｖＫＬ：キーコード、キャラクタ−コードを記憶。
ＦＵ 関数コード（十−×÷）を記憶。
ワードメモリ加算カウンタＵ、Ｌ ：ワードメモリの記
憶場所（アドレス）を記憶。
憶場所（アドレス）を記憶。
（ワードメモリ加算カウンタ）’Ｕ、Ｌ：待避処理領域
。
。
Ｚ５．Ｗ５．Ｘ５．Ｙ５ ：各データレジスタの負号記
憶領域。
憶領域。
ランニング表示カウンタＵ、Ｍ、Ｌ ：ランニング表示
の移動間隔を決定する為のタイマーカウンタ。
の移動間隔を決定する為のタイマーカウンタ。
ＢＭ−Ｄ−ＢＭ＝Ｆは、ワードメモリ領域であり、第４
２図に示す様な配置で、ここでは２４キャラクタ分を確
保している。
２図に示す様な配置で、ここでは２４キャラクタ分を確
保している。
（本発明実施例の作用説明）
次に、上記実施例の作用をフローチャート等を参照しな
がら説明する。
がら説明する。
第１図から第８図は、その処理手順（フローチャート）
を示したもので、第１図は、電ＩＯＮ状態から、ワード
メモリのランニング表示処理を行なうと同時にキー人力
を行なう制御部分、第２図は、通常の表示状態（シンボ
ルの点滅表示を含む）におけるキー人力制御部分及び具
体的なキー読込み処理及び処理キーコードへの変換を行
なう部分、第３図は、読込まれたキーコードを判断して
それぞれの処理部分に分割する部分、あるいは、ワード
メモリへのセット状態において、記憶用メモリにキャラ
クタ用のコードを順次書き込む部分、第４図は、ＣＬキ
ー、ＳＥＴキー、ＣＥキー、ＣＡＬＬキー、ＯＦＦキー
の各処理部分、第５図は、ワードメモリへのセット状態
において、ワードメモリの内容を表示する為の読出し及
び前処理を行なう部分、第６図は、演算結果あるいは、
入力された数値を、表示する為の前処理を行なう部分、
第７図は、６ビツトのキャラクタコードで準備されてい
る表示内容を、ドントマトリクスのパターン情報に変換
するキャラクタジェネレータ（デコーダ〕処理部分及び
、その情報を外部表示用バッファに出力する部分、第８
図は、数値のリードイン（読込み）処理を行なう部分及
び、四則（＋−×÷）、＝等の演算の為の処理を行なう
部分である。さらに第４３図はキー読込み用のストロー
ブ信号出力とマイクロプロセッサへの入力端子との対応
を、第４４図は、各キーの内部処理用のキーコード表を
、第４５図は、ワードメモリに記憶されるキャラクタの
コード表を、それぞれ示している。
を示したもので、第１図は、電ＩＯＮ状態から、ワード
メモリのランニング表示処理を行なうと同時にキー人力
を行なう制御部分、第２図は、通常の表示状態（シンボ
ルの点滅表示を含む）におけるキー人力制御部分及び具
体的なキー読込み処理及び処理キーコードへの変換を行
なう部分、第３図は、読込まれたキーコードを判断して
それぞれの処理部分に分割する部分、あるいは、ワード
メモリへのセット状態において、記憶用メモリにキャラ
クタ用のコードを順次書き込む部分、第４図は、ＣＬキ
ー、ＳＥＴキー、ＣＥキー、ＣＡＬＬキー、ＯＦＦキー
の各処理部分、第５図は、ワードメモリへのセット状態
において、ワードメモリの内容を表示する為の読出し及
び前処理を行なう部分、第６図は、演算結果あるいは、
入力された数値を、表示する為の前処理を行なう部分、
第７図は、６ビツトのキャラクタコードで準備されてい
る表示内容を、ドントマトリクスのパターン情報に変換
するキャラクタジェネレータ（デコーダ〕処理部分及び
、その情報を外部表示用バッファに出力する部分、第８
図は、数値のリードイン（読込み）処理を行なう部分及
び、四則（＋−×÷）、＝等の演算の為の処理を行なう
部分である。さらに第４３図はキー読込み用のストロー
ブ信号出力とマイクロプロセッサへの入力端子との対応
を、第４４図は、各キーの内部処理用のキーコード表を
、第４５図は、ワードメモリに記憶されるキャラクタの
コード表を、それぞれ示している。
次に第１図から、第８図までの処理手順を順に説明する
。
。
全体は、大きくいくつかの処理ブロックに分割されて書
かれているが、次に示す細かい約束項目によって結合さ
れ、大きな一つの処理を構成するようになっている。
かれているが、次に示す細かい約束項目によって結合さ
れ、大きな一つの処理を構成するようになっている。
全体は主として、前記した表２乃至表３３並びに第３６
図と共に説明した基本的情報処理の手順（１）〜（＋５
）の記載に基いて表現されている。例えばＸｏ−ＶＯ［
３＋という処理は、前記処理リストの（３）と同様の形
式で処理されている事を示しており、又例えば第４６図
（５）に例示する図はＲというコンディショナルＦ／Ｆ
の状態を判断する処理であり、Ｙ（ＹＥＳ）はセット状
態、Ｎ（ＮＯ）はリセット状態を示しているが、この処
理も基本的情報処理（９）と同様の形式で処理されてい
ることを示している。
図と共に説明した基本的情報処理の手順（１）〜（＋５
）の記載に基いて表現されている。例えばＸｏ−ＶＯ［
３＋という処理は、前記処理リストの（３）と同様の形
式で処理されている事を示しており、又例えば第４６図
（５）に例示する図はＲというコンディショナルＦ／Ｆ
の状態を判断する処理であり、Ｙ（ＹＥＳ）はセット状
態、Ｎ（ＮＯ）はリセット状態を示しているが、この処
理も基本的情報処理（９）と同様の形式で処理されてい
ることを示している。
（２）−１と示されている場合は基本的情報処理（２）
のＴｙｐｅｌの形式で処理されていることを示している
。第４６図但）に例示する長円形で囲まれている処理は
、一つのまとまった処理であり、かつ何度も用いられる
処理である為、別途説明している。
のＴｙｐｅｌの形式で処理されていることを示している
。第４６図但）に例示する長円形で囲まれている処理は
、一つのまとまった処理であり、かつ何度も用いられる
処理である為、別途説明している。
長円形で示されている処理部分には、別に説明されてい
る同一の処理をあてはめればよい。また第４６図（８）
で示される１及び２は、それぞれ、別途説明されている
部分の１，２の終了条件に対応している。第４６図（Ｃ
）に示す破線で囲まれている部分の処理は、Ｑ３）図の
長円形の処理と全く同様であり、そこに示される処理は
、何度も用いられるものであるが、処理内容をも併せて
記している。
る同一の処理をあてはめればよい。また第４６図（８）
で示される１及び２は、それぞれ、別途説明されている
部分の１，２の終了条件に対応している。第４６図（Ｃ
）に示す破線で囲まれている部分の処理は、Ｑ３）図の
長円形の処理と全く同様であり、そこに示される処理は
、何度も用いられるものであるが、処理内容をも併せて
記している。
第４図における長方形で囲まれた部分は、一つのまとま
った処理であるがかなり大きな処理となる為にそこに挿
入せず、全体の流れを乱さない様、第５図、第６図に独
立して説明している。
った処理であるがかなり大きな処理となる為にそこに挿
入せず、全体の流れを乱さない様、第５図、第６図に独
立して説明している。
各図において、第４６図（２）に例示するような矢印で
示し、その次に内容が示されているが、この内容は、そ
の部分に続いて処理が継続する行先を示している。すな
わち、第４６図（２）の場合、そこから先は、ＮＯＰ
ＫＥＹ ＩＮＰＵＴと書かれている処理部分に移行する
ことを示している。
示し、その次に内容が示されているが、この内容は、そ
の部分に続いて処理が継続する行先を示している。すな
わち、第４６図（２）の場合、そこから先は、ＮＯＰ
ＫＥＹ ＩＮＰＵＴと書かれている処理部分に移行する
ことを示している。
第４６図叱）に示す逆三角形記号は（２）図の矢印に対
応するものである。例えば（Ｅ）図に示すフロー開始点
はυ）図に示す矢印からの処理が移行する。
応するものである。例えば（Ｅ）図に示すフロー開始点
はυ）図に示す矢印からの処理が移行する。
ＬＢ ｍ、ｎの指定では、ｍでＢＭを指定し、ｎでＢ
Ｌを指定するものとする。例えば、ＬＢ ７．Ｆは、Ｂ
Ｍ＝７、ＢＬ＝ＦのＲＡＭアドレスを指定するものであ
る。
Ｌを指定するものとする。例えば、ＬＢ ７．Ｆは、Ｂ
Ｍ＝７、ＢＬ＝ＦのＲＡＭアドレスを指定するものであ
る。
第１図は、電源投入時より、ワードメモリのランニング
表示制御及びキー人力を行なうルーチンである。
表示制御及びキー人力を行なうルーチンである。
２ｏの処理は、ＢＭ、ＢＬ＝（６，１）、（６，０）の
値が、それぞれ６，９であるかを判断し、もしそうでな
い場合には、ワードカウンタリセットとワードメモリク
リヤ処理を行なうものである。ワードメモリ内容は主電
源がＯＦＦ状態となってもバックアップ（内容保護）さ
れているが、ＯＦＦキーによらず、電源を切った場合、
あるいは、正常に内容保護されていない場合には、メモ
リ内のデータが正常である保証がない。これを検出する
為、ＯＦＦキー操作時（第４図参照） ＢＭ、ＢＬ＝（
６，１）（６，０）のエリアに６及び９を書き込んだ後
、主電源を切る処理を行なっているー（Ｏｏ）。メモリ
が正常に保護されている場合には、電源投入時、ＯＦＦ
時に書き込んだデータがそのまま保護され、ているから
、ワードメモリ内も正常であるという判断を行なってい
る。したがって、ＢＭ、ＢＬ＝（６，１）（６，０）の
エリアが６，９でない場合は、ワードメモリ内も保証さ
れない為、全てのワードメモリ内データをクリアし、ワ
ードメモリを指定するアドレスカウンタをクリアしてい
る。具体的処理を第３図に記している。
値が、それぞれ６，９であるかを判断し、もしそうでな
い場合には、ワードカウンタリセットとワードメモリク
リヤ処理を行なうものである。ワードメモリ内容は主電
源がＯＦＦ状態となってもバックアップ（内容保護）さ
れているが、ＯＦＦキーによらず、電源を切った場合、
あるいは、正常に内容保護されていない場合には、メモ
リ内のデータが正常である保証がない。これを検出する
為、ＯＦＦキー操作時（第４図参照） ＢＭ、ＢＬ＝（
６，１）（６，０）のエリアに６及び９を書き込んだ後
、主電源を切る処理を行なっているー（Ｏｏ）。メモリ
が正常に保護されている場合には、電源投入時、ＯＦＦ
時に書き込んだデータがそのまま保護され、ているから
、ワードメモリ内も正常であるという判断を行なってい
る。したがって、ＢＭ、ＢＬ＝（６，１）（６，０）の
エリアが６，９でない場合は、ワードメモリ内も保証さ
れない為、全てのワードメモリ内データをクリアし、ワ
ードメモリを指定するアドレスカウンタをクリアしてい
る。具体的処理を第３図に記している。
２１の処理は電源投入時のイニシャライズで、ＣＰＵ内
ＲＡＭのＢＭ＝７〜ＢＭ＝Ｏの領域を全てクリア（０を
セット）シている。なお、℃１のＲＥＧはその時のメモ
リーファイルアドレスＢＭの値で定められるレジスタの
意味である。
ＲＡＭのＢＭ＝７〜ＢＭ＝Ｏの領域を全てクリア（０を
セット）シている。なお、℃１のＲＥＧはその時のメモ
リーファイルアドレスＢＭの値で定められるレジスタの
意味である。
ＩＶ、２は、電源投入時の初期設定で、ｘＤに７を、Ｂ
ａに８をセットしている。ｘＤは小数点位置を示し、Ｘ
Ｄ＝Ｏ（７）時１桁目ＣＢＬ＝４ ）、ｘＤ−７の時、
８桁目（ＢＬ＝Ｂ）に位置することを意味するが、置数
時以外は、指数形式で処理する為、小数点は仮数部最上
位桁すなわち、ＸＤ＝７に位置設定される。Ｂａはキー
バランス時間を決定する為のバランス処理カウンタで、
初期設定に８を指定している。具体的なカウンタの処理
は、キー人力時に処理されている（第１２図参照）。
ａに８をセットしている。ｘＤは小数点位置を示し、Ｘ
Ｄ＝Ｏ（７）時１桁目ＣＢＬ＝４ ）、ｘＤ−７の時、
８桁目（ＢＬ＝Ｂ）に位置することを意味するが、置数
時以外は、指数形式で処理する為、小数点は仮数部最上
位桁すなわち、ＸＤ＝７に位置設定される。Ｂａはキー
バランス時間を決定する為のバランス処理カウンタで、
初期設定に８を指定している。具体的なカウンタの処理
は、キー人力時に処理されている（第１２図参照）。
Ｉｌ、３からは、ランニング表示の為の前処理である。
ワードメモリ内情報の表示であるから（演算結果等のデ
ータの表示でない）、小数点表示用の内部メモリをクリ
アし、キャラクタコード準備用内部バッファメモリをも
クリアする。（ワードメモリインジケータ判断及びセッ
ト）は、ワードメモリに何らかの内容が入力される時は
、ワードメモリインジケータ（Ｓ）の表示を行なう為の
処理である。具体的処理を第４図に示す。この処理は、
アドレス（ＤＸｏ）のデータ、（ワードメモリの先頭の
内容）が、０かどうか判断し、０の時は、以降のワード
メモリには、入力されていないものと判断出来る為、Ｓ
７リップフロップをリセットし、０でない場合には、少
なくとも、先頭に何らかの内容が入力されているから、
Ｓフリップフロップをセットしている。
ータの表示でない）、小数点表示用の内部メモリをクリ
アし、キャラクタコード準備用内部バッファメモリをも
クリアする。（ワードメモリインジケータ判断及びセッ
ト）は、ワードメモリに何らかの内容が入力される時は
、ワードメモリインジケータ（Ｓ）の表示を行なう為の
処理である。具体的処理を第４図に示す。この処理は、
アドレス（ＤＸｏ）のデータ、（ワードメモリの先頭の
内容）が、０かどうか判断し、０の時は、以降のワード
メモリには、入力されていないものと判断出来る為、Ｓ
７リップフロップをリセットし、０でない場合には、少
なくとも、先頭に何らかの内容が入力されているから、
Ｓフリップフロップをセットしている。
現システム例はデスプレイユニットを９桁表示としてい
る。今ワードメモリ内のキャラクタが、９桁以内かどう
かを２４で判断している。１０キヤラクタ目の内容が０
の場合は、ワードメモリは、９桁以内であるから、スタ
ティック表示（ランニング表示とならない）処理Ｉ１５
へ移る。Ｑ４内で先ずＲＡＭアドレスをＢＭ、ＢＬ：０
，２を指定したＬＡＸＩ４ ＡＴＢＭ によりＢＭ、
ＢＬ、Ｅ、２としているのは、特別な意味はなく直接Ｂ
Ｍ、ＢＬ、Ｅ、２を指定してもよい。
る。今ワードメモリ内のキャラクタが、９桁以内かどう
かを２４で判断している。１０キヤラクタ目の内容が０
の場合は、ワードメモリは、９桁以内であるから、スタ
ティック表示（ランニング表示とならない）処理Ｉ１５
へ移る。Ｑ４内で先ずＲＡＭアドレスをＢＭ、ＢＬ：０
，２を指定したＬＡＸＩ４ ＡＴＢＭ によりＢＭ、
ＢＬ、Ｅ、２としているのは、特別な意味はなく直接Ｂ
Ｍ、ＢＬ、Ｅ、２を指定してもよい。
Ｉｌ、６以降は、ランニング表示処理であり、ＸＤ′は
キャラクタの表示の切り換わり目に、（スペース）−（
スペース）なるキャラクタを、独立して挿入表示させる
為の制御用カウンタで初期値は、０に設定する。ランニ
ング表示処理は、第１３図−３に示す様にワードメモリ
ＢＭ＝Ｄに記憶されているキャラクタコードを、１８図
−１に示す形で内部キャラクタコードバッファに準備ｔ
、（ｗｚ→ＤＳＰユニット制御部）の処理で、ＤＳＰユ
ニット制御部に出力して表示する。この状態のままで、
一定時間間隔表示させる。この時間はＲＵＮ ＤＳＰカ
ウンタのカウンタ処理で決定する。一定時間経過後は、
こんどは、１３図−２に示す形で内部キャラクタコード
バッファに次のキャラクタＦを準備し、同様に出力し、
表示させる。これをくり返すことにより、表示は、順次
左へ送られる様になる。（ランニング表示） １３図−１より１３図−２への処理は、Ｗ及びＺメモリ
を左シフ）Ｌ、ＢＬ＝Ｏのメモリに、次のキャラクタコ
ードを人力することで行なう。ワードメモリアドレスカ
ウンタは、次々にＢＬ＝０のメモリに準備するキャラク
タのアドレスを示すもので、ｆ！、７は、これの初期設
定を行なっている。
キャラクタの表示の切り換わり目に、（スペース）−（
スペース）なるキャラクタを、独立して挿入表示させる
為の制御用カウンタで初期値は、０に設定する。ランニ
ング表示処理は、第１３図−３に示す様にワードメモリ
ＢＭ＝Ｄに記憶されているキャラクタコードを、１８図
−１に示す形で内部キャラクタコードバッファに準備ｔ
、（ｗｚ→ＤＳＰユニット制御部）の処理で、ＤＳＰユ
ニット制御部に出力して表示する。この状態のままで、
一定時間間隔表示させる。この時間はＲＵＮ ＤＳＰカ
ウンタのカウンタ処理で決定する。一定時間経過後は、
こんどは、１３図−２に示す形で内部キャラクタコード
バッファに次のキャラクタＦを準備し、同様に出力し、
表示させる。これをくり返すことにより、表示は、順次
左へ送られる様になる。（ランニング表示） １３図−１より１３図−２への処理は、Ｗ及びＺメモリ
を左シフ）Ｌ、ＢＬ＝Ｏのメモリに、次のキャラクタコ
ードを人力することで行なう。ワードメモリアドレスカ
ウンタは、次々にＢＬ＝０のメモリに準備するキャラク
タのアドレスを示すもので、ｆ！、７は、これの初期設
定を行なっている。
２８は、走行表示の時間間隔を既定するカウンタの初期
設定であり、１キヤラクタを処理する都度初期化される
。なおβ８のＥ、８．０は＋１１０−１０００−０００
０を意味している。
設定であり、１キヤラクタを処理する都度初期化される
。なおβ８のＥ、８．０は＋１１０−１０００−０００
０を意味している。
氾９において、ワードメモリアドレスカウンタで示され
るワードメモリ内の内容を、内部キャラクタコードバッ
ファのＢＬ＝０の位置に転送している。具体的処理は第
５図に示している。
るワードメモリ内の内容を、内部キャラクタコードバッ
ファのＢＬ＝０の位置に転送している。具体的処理は第
５図に示している。
ｉ！、１０は、内部キャラクタコードバッファに準備さ
れたコードを、外部デスプレイユニット制御部に転送す
る処理で、具体的には、第７図に示す。
れたコードを、外部デスプレイユニット制御部に転送す
る処理で、具体的には、第７図に示す。
第７図■の処理は、小数点その他シンボル表示情報を、
第１θ図に示す形でＢＬ＝９〜Ｃに転送するもので、■
の処理は、内部ＲＡＭのＢＭ＝２〜３のＢＬ−０〜８を
制御部側に転送するプログラムである。デスプレイユニ
ット制御部側へのアドレスは、５ビツトで処理している
為、ここでは、ＢＭは、Ｆ１ビットのみ有効で他は冗長
となっている。２７〜λ１ｏの一連の処理で、第１３図
に示す処理を行ない表示をしている。
第１θ図に示す形でＢＬ＝９〜Ｃに転送するもので、■
の処理は、内部ＲＡＭのＢＭ＝２〜３のＢＬ−０〜８を
制御部側に転送するプログラムである。デスプレイユニ
ット制御部側へのアドレスは、５ビツトで処理している
為、ここでは、ＢＭは、Ｆ１ビットのみ有効で他は冗長
となっている。２７〜λ１ｏの一連の処理で、第１３図
に示す処理を行ない表示をしている。
”１１は、第１２図に示すＢａ時間をカウント処理しな
がら、キーの入力を判断するプログラムであり、Ｂａ時
間を満足した後のキー人力により、各々のキーに対応し
て、図−４の８ビツトのキーコードを作成し、そのコー
ドをＫＵ ＋ Ｋ Ｌに設定して、第３図の処理に移行
する。具体的処理は、第２図に示す。■は、キー人力の
有無及びＢａ時間の処理で、■は個々のキーの判断、■
は、キーコードの変換を行なう。
がら、キーの入力を判断するプログラムであり、Ｂａ時
間を満足した後のキー人力により、各々のキーに対応し
て、図−４の８ビツトのキーコードを作成し、そのコー
ドをＫＵ ＋ Ｋ Ｌに設定して、第３図の処理に移行
する。具体的処理は、第２図に示す。■は、キー人力の
有無及びＢａ時間の処理で、■は個々のキーの判断、■
は、キーコードの変換を行なう。
λ１２は、１回のキー人力判断の度に１ずつカウントア
ツプされるカウンタで、カウントオーバーとなるまで”
１１＋”１２の処理をくりかえす。この間の時間が、
走行表示の間隔を既定する。λ１２のカウントがオーバ
ーした時点で、次のキャラクタを準備する処理に移る。
ツプされるカウンタで、カウントオーバーとなるまで”
１１＋”１２の処理をくりかえす。この間の時間が、
走行表示の間隔を既定する。λ１２のカウントがオーバ
ーした時点で、次のキャラクタを準備する処理に移る。
２１３で、前回表示したキャラクタフードのシフトを行
なう。
なう。
λ１４は、前回最後に準備したキャラクタコードの上位
４ピツトがＯ（そんなキャラクタコードは、入力される
ことはない。つまり、ワードメモリ内の、キャラクタが
２４キャラクタ未満であり、前回準備したキャラクタは
、存在しないもの（スペース）である。）かどうかを判
断しており、ＹＥＳの場合には、ｘＤを２に設定し、キ
ャラクタとじて−のコードを無条件に準備２１５シて、
Ｉｌ、１ｏの処理に移る。尚フ１６は、走行時間既定用
カウンタをプリセットしている。Ｎｏの場合”１７にお
いて、次に準備すべきキャラクタのアドレスを指定する
為、ワードメモリアドレスカウンタを２カウントアツプ
する。２ずつアップさせるのは、１３図＝３に示す様に
ワードメモリ内がＢＬが２単位で１ワード（キャラクタ
）を構成している為である。
４ピツトがＯ（そんなキャラクタコードは、入力される
ことはない。つまり、ワードメモリ内の、キャラクタが
２４キャラクタ未満であり、前回準備したキャラクタは
、存在しないもの（スペース）である。）かどうかを判
断しており、ＹＥＳの場合には、ｘＤを２に設定し、キ
ャラクタとじて−のコードを無条件に準備２１５シて、
Ｉｌ、１ｏの処理に移る。尚フ１６は、走行時間既定用
カウンタをプリセットしている。Ｎｏの場合”１７にお
いて、次に準備すべきキャラクタのアドレスを指定する
為、ワードメモリアドレスカウンタを２カウントアツプ
する。２ずつアップさせるのは、１３図＝３に示す様に
ワードメモリ内がＢＬが２単位で１ワード（キャラクタ
）を構成している為である。
ワードカウンタが２４キャラクタ未満を指定していると
きは、１の処理となり、Ｌ８の処理に移る。
きは、１の処理となり、Ｌ８の処理に移る。
（次のキャラクタコードを準備し表示を行なう。）２４
キヤラクタがフルに入力されており、かつ、前回に２４
キヤラクタ目を出力した場合、２１７の処理は、２５キ
ヤラクタ目を指定することになり、０ＶＥＲとなり２の
処理へ移る。この場合、続けて（スペース）−（スペー
ス）なるキャラクタヲ強１ ２
３ 制的に挿入するが、今、ρ１３の処理により、１の（ス
ペース）は疑似的に発生されている為、単にＸＤ′のカ
ウンタに４をセットした後Ｎ ”１６−”１０の処理を
行なう。Ｉｌ、１３の１ディジット分シフトにより、Ｗ
とＺのレジスタのＷ（８）、Ｚ（８）は夫々００００と
なる。
キヤラクタがフルに入力されており、かつ、前回に２４
キヤラクタ目を出力した場合、２１７の処理は、２５キ
ヤラクタ目を指定することになり、０ＶＥＲとなり２の
処理へ移る。この場合、続けて（スペース）−（スペー
ス）なるキャラクタヲ強１ ２
３ 制的に挿入するが、今、ρ１３の処理により、１の（ス
ペース）は疑似的に発生されている為、単にＸＤ′のカ
ウンタに４をセットした後Ｎ ”１６−”１０の処理を
行なう。Ｉｌ、１３の１ディジット分シフトにより、Ｗ
とＺのレジスタのＷ（８）、Ｚ（８）は夫々００００と
なる。
ＸＤ′カウンタに２あるいは４が設定されると、”１８
の処理により、ＮＯとなり、λ１９の処理で、ｘＤ′カ
ウンタにより、それぞれ、スペースあるいは・−キャラ
クタを内部キャラクタコードバッファに準備する。ＸＤ
′の２ビツトがセットされている時は、キャラクタバッ
ファのＢＬ＝Ｏに←キャラクタのコードを準備し、１ビ
ツト目が１の時は−の後の（スペース）を準備するので
あるが、Ｗ、Ｚのシフトにより、ＢＬ−０にｏｏコード
が疑似的に発生されている為、そのまま、１１６の処理
にうつる。ｘＤが０の時は、すでに（スペース）−（ス
ペース）の処理が完了している為、あらためて、ワード
メモリの先頭のキャラクタより、表示処理を行なう。２
７以上のＸＤ′カウンタの処理及び表示の関係を第１４
図に示している。
の処理により、ＮＯとなり、λ１９の処理で、ｘＤ′カ
ウンタにより、それぞれ、スペースあるいは・−キャラ
クタを内部キャラクタコードバッファに準備する。ＸＤ
′の２ビツトがセットされている時は、キャラクタバッ
ファのＢＬ＝Ｏに←キャラクタのコードを準備し、１ビ
ツト目が１の時は−の後の（スペース）を準備するので
あるが、Ｗ、Ｚのシフトにより、ＢＬ−０にｏｏコード
が疑似的に発生されている為、そのまま、１１６の処理
にうつる。ｘＤが０の時は、すでに（スペース）−（ス
ペース）の処理が完了している為、あらためて、ワード
メモリの先頭のキャラクタより、表示処理を行なう。２
７以上のＸＤ′カウンタの処理及び表示の関係を第１４
図に示している。
ワードメモリ内に記憶されているキャラクタコードが９
キャラクタ以内の場合には、ワードメモリ内容のスタテ
ィック表示を行なう。この処理は、第４図のワードメモ
リデスプレイよりスタートとする。〔ワードメモリＤＳ
Ｐ前処理〕ｏ１の処理は第５−１図に示すものであり、
これはワードカウンタの指定しているキャラクタの内容
より順に、前に入力されているキャラクタを、キャラク
タコード内部バッファｗｏ、ｚｏのＢＬ＝０よりＢＬ−
１，２・・・と順に準備する為のものである。先に第５
図の処理について説明する。
キャラクタ以内の場合には、ワードメモリ内容のスタテ
ィック表示を行なう。この処理は、第４図のワードメモ
リデスプレイよりスタートとする。〔ワードメモリＤＳ
Ｐ前処理〕ｏ１の処理は第５−１図に示すものであり、
これはワードカウンタの指定しているキャラクタの内容
より順に、前に入力されているキャラクタを、キャラク
タコード内部バッファｗｏ、ｚｏのＢＬ＝０よりＢＬ−
１，２・・・と順に準備する為のものである。先に第５
図の処理について説明する。
ワードカウンタは、先頭（最右桁）に表示するキャラク
タのメモリアドレスを指しており、そのアドレスをダウ
ンさせながらそれぞれのアドレスの示すキャラクタコー
ドを順次内部キャラクタバッファのＢＬ＝Ｏよりアップ
方向に入力してゆく（第１５図参照）。Ｐｌで内部キャ
ラクタコード内バッファｗｏ、ｚｏをクリアし、Ｐ３で
、前記ワードカウンタの内容を（ワードカウンタ）に転
送する。
タのメモリアドレスを指しており、そのアドレスをダウ
ンさせながらそれぞれのアドレスの示すキャラクタコー
ドを順次内部キャラクタバッファのＢＬ＝Ｏよりアップ
方向に入力してゆく（第１５図参照）。Ｐｌで内部キャ
ラクタコード内バッファｗｏ、ｚｏをクリアし、Ｐ３で
、前記ワードカウンタの内容を（ワードカウンタ）に転
送する。
Ｐ４の処理は、（ワードカウンタ）の指定するキャラク
タを読み出し、内部キャラクタバッファにおいてｃｐｕ
ＸがアドレッシングしているＢＬのメモリに転送するも
のである。ここにｃｐｕＸとはＲＡＭの桁アドレスを記
憶するｘＢレジスタである。Ｐ２は、ｃｐｕＸの初期設
定であり、０を設定している。この値は、Ｐ４の１回の
処理ごとに１ずつカウントアツプされている。（内部キ
ャラクタバッファの指定アドレスを１つ次に進めておく
。）１つのキャラクタが内部バッファに準備されると、
次のキャラクタを準備する為に、キャラクタのアドレス
を指定している（ワードカウンタ）′をダウン（−２）
させる処理がＰ５である。終了条件２は、アドレスが１
キヤラクタ目をさしている時（表示するキャラクタが９
に満たない時）にＰ５の処理を行なった時で、（第１５
図は７桁の例）ここでワードメモリの表示前処理を終了
する。終了条件１はワードメモリにまだ準備すべきキャ
ラクタがある場合で、これはワードメモリ内の指定した
箇所９桁をスタティック表示する場合の条件である。
タを読み出し、内部キャラクタバッファにおいてｃｐｕ
ＸがアドレッシングしているＢＬのメモリに転送するも
のである。ここにｃｐｕＸとはＲＡＭの桁アドレスを記
憶するｘＢレジスタである。Ｐ２は、ｃｐｕＸの初期設
定であり、０を設定している。この値は、Ｐ４の１回の
処理ごとに１ずつカウントアツプされている。（内部キ
ャラクタバッファの指定アドレスを１つ次に進めておく
。）１つのキャラクタが内部バッファに準備されると、
次のキャラクタを準備する為に、キャラクタのアドレス
を指定している（ワードカウンタ）′をダウン（−２）
させる処理がＰ５である。終了条件２は、アドレスが１
キヤラクタ目をさしている時（表示するキャラクタが９
に満たない時）にＰ５の処理を行なった時で、（第１５
図は７桁の例）ここでワードメモリの表示前処理を終了
する。終了条件１はワードメモリにまだ準備すべきキャ
ラクタがある場合で、これはワードメモリ内の指定した
箇所９桁をスタティック表示する場合の条件である。
Ｐ６の処理は、ｃｐｕＸが９と等しくなったか、すなわ
ち蔦内部キャラクタバッファの容量が−ばいになったか
を判断しており、ＹＥＳの場合は、９キヤラクタが全て
処理された時、ＮＯの場合は、まだ容量に満たない場合
で、Ｐ４の処理に戻る。
ち蔦内部キャラクタバッファの容量が−ばいになったか
を判断しており、ＹＥＳの場合は、９キヤラクタが全て
処理された時、ＮＯの場合は、まだ容量に満たない場合
で、Ｐ４の処理に戻る。
以上の処理で、キャラクタの通常表示準備は終了する。
第１図のＩ！、５よりの説明にもどる。前記第５図では
、ワードカウンタの示す位置のキャラクタを基準に表示
前処理をするものであり、第１図のに５以下の処理は、
キャラクタの静表示を行なう為に、ワードメモリのどの
位置までキャラクタが記憶されているかを捜す処理で、
終了時には、ワードカウンタは、ワードメモリに記憶し
ている最後のキャラクタのアドレスを指定している。β
５の処理に入った時、ワードメモリ内のキャラクタは９
キヤラクタ以内であることがわかっている為、Ｉ！、５
では、９キヤラクタ目がＯかどうかを判断している。〔
最初にワードカウンタにＥＯｌすなわち、９キヤラクタ
目のアドレスを設定しておき、そのメモリの値が、０か
どうかを判断する〕。０でない場合は・今設定されたＥ
、０なるアドレスがワードメモリの最終キャラクタのア
ドレスということになり、ワードメモリ表示処理（前記
第５図）に移る。０の時は、８キヤラクタ目の内容を次
に判断する為に、ＩＶ、２ｏでワードメモリアドレスカ
ウンタのダウン処理を行なう。
、ワードカウンタの示す位置のキャラクタを基準に表示
前処理をするものであり、第１図のに５以下の処理は、
キャラクタの静表示を行なう為に、ワードメモリのどの
位置までキャラクタが記憶されているかを捜す処理で、
終了時には、ワードカウンタは、ワードメモリに記憶し
ている最後のキャラクタのアドレスを指定している。β
５の処理に入った時、ワードメモリ内のキャラクタは９
キヤラクタ以内であることがわかっている為、Ｉ！、５
では、９キヤラクタ目がＯかどうかを判断している。〔
最初にワードカウンタにＥＯｌすなわち、９キヤラクタ
目のアドレスを設定しておき、そのメモリの値が、０か
どうかを判断する〕。０でない場合は・今設定されたＥ
、０なるアドレスがワードメモリの最終キャラクタのア
ドレスということになり、ワードメモリ表示処理（前記
第５図）に移る。０の時は、８キヤラクタ目の内容を次
に判断する為に、ＩＶ、２ｏでワードメモリアドレスカ
ウンタのダウン処理を行なう。
λ２２は、ワードメモリの内容を読み出す処理であるが
、ＬＡＸ Ｄの命令によりＢＭは、Ｄ（＋１０１）で固
定であり、ＢＬは、ｃｐｕＸで指定される。
、ＬＡＸ Ｄの命令によりＢＭは、Ｄ（＋１０１）で固
定であり、ＢＬは、ｃｐｕＸで指定される。
ｃｐｕＸの値は、Ｉ！、２１において、初期値Ｅに設定
されている。読み出した内容が０でない時は、ワードメ
モリ表示前処理へ、Ｏの時は２２３の処理により、ｃｐ
ｕＸの値を２カウントダウンして、次のキャラクタを指
定する為のアドレスの設定を行なう。
されている。読み出した内容が０でない時は、ワードメ
モリ表示前処理へ、Ｏの時は２２３の処理により、ｃｐ
ｕＸの値を２カウントダウンして、次のキャラクタを指
定する為のアドレスの設定を行なう。
以上の処理により、キャラクタコードが０でないキャラ
クタの位置までワードメモリカウンタをダウンさせるこ
とが出来る。この様にして、ワードメモリカウンタの値
を設定した後、ワードメモリの静表示を行なう為にワー
ドメモリデスプレイ前処理に移る。以上が、ランニング
表示処理の説明である。
クタの位置までワードメモリカウンタをダウンさせるこ
とが出来る。この様にして、ワードメモリカウンタの値
を設定した後、ワードメモリの静表示を行なう為にワー
ドメモリデスプレイ前処理に移る。以上が、ランニング
表示処理の説明である。
キー人力後、すなわち、第２図のＫＥＹ ＩＮ処理によ
りキーが読み込まれ、■の処理によりキーコードがＫＵ
、ＫＬに発生された後は、第３図の処理に移る。ここで
は、各キーに対応して、それぞれの処理に分割する処理
あるいは、ワードメモリへのキャラクタの入力状態（Ｓ
ＥＴモード）においては各々のキーに対応したキャラク
タコードをワードメモリにセットする処理を行なう。
りキーが読み込まれ、■の処理によりキーコードがＫＵ
、ＫＬに発生された後は、第３図の処理に移る。ここで
は、各キーに対応して、それぞれの処理に分割する処理
あるいは、ワードメモリへのキャラクタの入力状態（Ｓ
ＥＴモード）においては各々のキーに対応したキャラク
タコードをワードメモリにセットする処理を行なう。
ｎｌはエラー状態（ＥｒＦ／Ｆがセットされている）に
おいて、ＫＥＹ入力による処理を、ＣＬ及びＯＦＦキー
のみとする処理で、キーコードが、ＫＵ＝Ｏ１ＫＬ≦２
のキーのみがｎ２の処理へ移る。
おいて、ＫＥＹ入力による処理を、ＣＬ及びＯＦＦキー
のみとする処理で、キーコードが、ＫＵ＝Ｏ１ＫＬ≦２
のキーのみがｎ２の処理へ移る。
ｎ２ではＫＵがＯか１かでまず分割して、１の場′合は
ＳＥＴ状態かどうかを判断して、ＮＯの時、０〜，９・
か＋−×÷の処理に分割する０５ＥＴモードの時は、ｎ
３の処理で、各々のキーに対応したキーコードに再度変
換し、ｎ４以降の処理によりワードメモリに入力する。
ＳＥＴ状態かどうかを判断して、ＮＯの時、０〜，９・
か＋−×÷の処理に分割する０５ＥＴモードの時は、ｎ
３の処理で、各々のキーに対応したキーコードに再度変
換し、ｎ４以降の処理によりワードメモリに入力する。
この時のコードをキャラクタコードで第４５図に示す。
ＫＵ＝Ｏの時、ＫＬ≧６のキーが、ＳＥＴモードで指定
された時それらは、キャ忰りタ指定であるから、ｎ６及
びｎ３の処理でキャラクタコードに変換してｎ４以降の
処理によりワードメモリに入力する。
された時それらは、キャ忰りタ指定であるから、ｎ６及
びｎ３の処理でキャラクタコードに変換してｎ４以降の
処理によりワードメモリに入力する。
セント状態でない時、ｎｌの処理でＫＬの判断によりそ
れぞれのキーに対応した処理に分割する。
れぞれのキーに対応した処理に分割する。
Ｇ Ｆ／Ｆは、ワードメモリにキャラクタコードを入力
する一番最初の状態であることを示しており、セット状
態でない時に押されたＳＥＴキーでセットされる（第４
図）。ｎ４でＹＥＳとなった時は、最初の１キヤラクタ
目の人力を嚢味しており、ｎ６でワードカウンタをリセ
ットする（ワードメモリの先頭のアドレスを指定）とと
もに、ワードメモリを全てクリアし、Ｇ Ｆ／Ｆをリセ
ットし、初期状態を解除する。そしてｍＯにおいて、キ
ャラクタコードＫＵ ＫＬを、アドレスの指定するワ
ードメモリに貯蔵する。この時、ワードカウンタは１今
キャラクタが入力されたワードメモリのアドレスを指定
している。次のキャラクタをワードメモリに入力する時
は、Ｇ Ｆ／Ｆがリセットされている為ｎ４→ｎ９とな
り、ｎ９でワードカウンタを１キャラクタ分アップ（＋
２）して今入力しようとするワードメモリのアドレスに
指定する。ここで終了条件２は、現在すでに２４キヤラ
クタ目を指定している場合のカウントアツプであり−こ
れ以上キャラクタを入力することは出来ない為次のｎｌ
。
する一番最初の状態であることを示しており、セット状
態でない時に押されたＳＥＴキーでセットされる（第４
図）。ｎ４でＹＥＳとなった時は、最初の１キヤラクタ
目の人力を嚢味しており、ｎ６でワードカウンタをリセ
ットする（ワードメモリの先頭のアドレスを指定）とと
もに、ワードメモリを全てクリアし、Ｇ Ｆ／Ｆをリセ
ットし、初期状態を解除する。そしてｍＯにおいて、キ
ャラクタコードＫＵ ＫＬを、アドレスの指定するワ
ードメモリに貯蔵する。この時、ワードカウンタは１今
キャラクタが入力されたワードメモリのアドレスを指定
している。次のキャラクタをワードメモリに入力する時
は、Ｇ Ｆ／Ｆがリセットされている為ｎ４→ｎ９とな
り、ｎ９でワードカウンタを１キャラクタ分アップ（＋
２）して今入力しようとするワードメモリのアドレスに
指定する。ここで終了条件２は、現在すでに２４キヤラ
クタ目を指定している場合のカウントアツプであり−こ
れ以上キャラクタを入力することは出来ない為次のｎｌ
。
の入力処理を行なわず無視している。２４キヤラクタに
満たない場合は、ｎｌＯにおいて、キャラクタコードを
ワードメモリに入力する。入力された後ワードメモリ表
示以降（第４図）の処理で、ワードメモリの表示を行な
う。
満たない場合は、ｎｌＯにおいて、キャラクタコードを
ワードメモリに入力する。入力された後ワードメモリ表
示以降（第４図）の処理で、ワードメモリの表示を行な
う。
０１は、先に説明した第５図の処理を意味しており、表
示するキャラクタのキャラクタコードを内部キャラクタ
バッファに準備する処理を行なう。
示するキャラクタのキャラクタコードを内部キャラクタ
バッファに準備する処理を行なう。
この後、０２の処理により、小数点点灯用内部Ｆ／Ｆを
全てリセット（キャラクタの表示であり、小数点は点灯
しない）し、０３の処理により、ワードメモリにキャラ
クタが人力されているかどうかを判断し、・点灯用Ｆ／
Ｆ （Ｓ ）をセットする。０４の処理により内部キャ
ラクタバッファＷＺの情報を、表示ユニット制御部に出
力した後、キー人力処理に移る。
全てリセット（キャラクタの表示であり、小数点は点灯
しない）し、０３の処理により、ワードメモリにキャラ
クタが人力されているかどうかを判断し、・点灯用Ｆ／
Ｆ （Ｓ ）をセットする。０４の処理により内部キャ
ラクタバッファＷＺの情報を、表示ユニット制御部に出
力した後、キー人力処理に移る。
キー人力処理は具体的に第２図に示す。キー人力処理は
、第１図に示したランニング表示処理中においても行な
われたが、第２図に示すキー人力処理は、キー人力を行
なう処理及びキャラクタのセット状態においては、セッ
トモードを示すインジケータの点滅処理のみを行なって
いる。
、第１図に示したランニング表示処理中においても行な
われたが、第２図に示すキー人力処理は、キー人力を行
なう処理及びキャラクタのセット状態においては、セッ
トモードを示すインジケータの点滅処理のみを行なって
いる。
ｍｌは、点滅時間を設定するカウンタの初期設定を行な
っている。カウンタには、ランニング表示カウンタのメ
モリを用いている。
っている。カウンタには、ランニング表示カウンタのメ
モリを用いている。
ｍ２の処理においてバランス時間をとりながらキーの読
み込みを行なっている。前に説明したように、キー人力
があった場合には、そのまま、第３図のキー人力分割処
理に移る。キー人力の条件が満足されない場合には、ｍ
３の処理に移り、さきほど初期設定したランニング表示
カウンタのカウントアンプ処理を行なう。そしてこのカ
ウンタが桁あふれしない場合には、終了条件１となり、
ｍ２のキー人力処理へもどる。そしてｍ２とｍ３の処理
をくり返して行ない、ランニング表示カウンタに桁あふ
れが生じた時、ｍ３の処理において終了条件２となり、
ｍ４の処理に移る。つまり、ｍ２とｍ３の処理がｍ３の
処理で、カウンタの桁あふれが生じるまで、くり返し実
行されている間の時間が、ｍ４処理以降のワードメモリ
インジケータの点滅処理の時間間隔を規定している。
み込みを行なっている。前に説明したように、キー人力
があった場合には、そのまま、第３図のキー人力分割処
理に移る。キー人力の条件が満足されない場合には、ｍ
３の処理に移り、さきほど初期設定したランニング表示
カウンタのカウントアンプ処理を行なう。そしてこのカ
ウンタが桁あふれしない場合には、終了条件１となり、
ｍ２のキー人力処理へもどる。そしてｍ２とｍ３の処理
をくり返して行ない、ランニング表示カウンタに桁あふ
れが生じた時、ｍ３の処理において終了条件２となり、
ｍ４の処理に移る。つまり、ｍ２とｍ３の処理がｍ３の
処理で、カウンタの桁あふれが生じるまで、くり返し実
行されている間の時間が、ｍ４処理以降のワードメモリ
インジケータの点滅処理の時間間隔を規定している。
ｍ４の処理でワードメモリへのキャラクタの入力状態（
セットモード）かどうかを判断している。
セットモード）かどうかを判断している。
Ｆ Ｆ／Ｆは、セットモード時を示すＦ／Ｆである。
ｍ５の処理において、セットモードにおけるインジケー
タの点滅処理を行なっている。表示ユニッ）制御部内の
０Ａ（８ビツトアドレス）の内容の下位１ビツトすなわ
ち、Ｓのビットを読み出し、Ｓが１の時は、１を引き（
リセットする）、ｏの時は１を加える（セットする）と
いう様にｍ５の処理の都度、Ｓのビットを反転する。す
なわち、制御部内のキャラクタフードが、デコードされ
出力される時、Ｓに相当する表示セグメントが点滅する
。
タの点滅処理を行なっている。表示ユニッ）制御部内の
０Ａ（８ビツトアドレス）の内容の下位１ビツトすなわ
ち、Ｓのビットを読み出し、Ｓが１の時は、１を引き（
リセットする）、ｏの時は１を加える（セットする）と
いう様にｍ５の処理の都度、Ｓのビットを反転する。す
なわち、制御部内のキャラクタフードが、デコードされ
出力される時、Ｓに相当する表示セグメントが点滅する
。
ランニング表示状態あるいは、通常のキー人力状態にお
いて、ＣＬＸＳＥＴ、ＣＥ、ＣＡＬＬ、ＯＦＦの各キー
が入力された場合、第３図０７の処理によりそれぞれの
処理ルーチンへ移行する。各処理ルーチンを第４図に示
す。
いて、ＣＬＸＳＥＴ、ＣＥ、ＣＡＬＬ、ＯＦＦの各キー
が入力された場合、第３図０７の処理によりそれぞれの
処理ルーチンへ移行する。各処理ルーチンを第４図に示
す。
＜ＣＬキー〉
Ｆ Ｆ／Ｆすなわち、キャラクタのセット状態にあるこ
とを示すＦ／Ｆの判断を０５で行い、そうでない場合、
ＣＬキーは、演算状態あるいはランニング表示状態の解
除及びクリアを行なう。ｏ６のＣＬ処理で入力、及び演
算用レジスタのクリア及び各種処理用Ｆ／Ｆの初期設定
を行なう。〔表示セグメン）ＣＬ）は、小数点点灯を示
すＲＡＭのビットを全てクリアする。なお、小数点位置
の設定は、次のＣＤａｔａ ＤＳＰ前処理〕の処理で
行なわれる。この処理は第６図に示すものであり、ＸＯ
レジスタのデータ内容を表示する形式に変換し、それを
キャラクタコードに変換する処理である。詳細は後に述
べる。この処理の後、前記ｏ３以降の処理で表示出方を
行ない、再びキー人力処理を行なう。セットモード（キ
ャラクタの入力状態）におけるＣＬ平キー作では、ワー
ドメモリのオールクリア及び表示のクリアを行なう。ｏ
７の処理でワードメモリのクリア及び為ワードメモリア
ドレスカウンタのイニシャライズを行なう。ｏ８で、Ｇ
Ｆ／Ｆをセットして内部表示用キャラクタバッファ（Ｗ
ｏ、２０）をクリアして前記の０２の処理に移行する。
とを示すＦ／Ｆの判断を０５で行い、そうでない場合、
ＣＬキーは、演算状態あるいはランニング表示状態の解
除及びクリアを行なう。ｏ６のＣＬ処理で入力、及び演
算用レジスタのクリア及び各種処理用Ｆ／Ｆの初期設定
を行なう。〔表示セグメン）ＣＬ）は、小数点点灯を示
すＲＡＭのビットを全てクリアする。なお、小数点位置
の設定は、次のＣＤａｔａ ＤＳＰ前処理〕の処理で
行なわれる。この処理は第６図に示すものであり、ＸＯ
レジスタのデータ内容を表示する形式に変換し、それを
キャラクタコードに変換する処理である。詳細は後に述
べる。この処理の後、前記ｏ３以降の処理で表示出方を
行ない、再びキー人力処理を行なう。セットモード（キ
ャラクタの入力状態）におけるＣＬ平キー作では、ワー
ドメモリのオールクリア及び表示のクリアを行なう。ｏ
７の処理でワードメモリのクリア及び為ワードメモリア
ドレスカウンタのイニシャライズを行なう。ｏ８で、Ｇ
Ｆ／Ｆをセットして内部表示用キャラクタバッファ（Ｗ
ｏ、２０）をクリアして前記の０２の処理に移行する。
Ｇ Ｆ／Ｆは、キャラクタメモリの入力状態の初期状態
を意味ＴるＦ／Ｆであり、第８図１４の処理により、先
頭のキャラクタの人力時のみアドレスカウンタのアップ
を行なわないようにするためのものである。
を意味ＴるＦ／Ｆであり、第８図１４の処理により、先
頭のキャラクタの人力時のみアドレスカウンタのアップ
を行なわないようにするためのものである。
＜ＳＥＴキー〉
セットキーは、セットモードでない場合には、セットモ
ードの指定を行ない、セットモードにおいてはセットモ
ードの解除を行ないＣＬ平キー作と同様の操作を行なう
ものである。まず、ｏ９の判断を行ない、Ｆ Ｆ／Ｆが
セットされている時はセットモードを意味しているから
、０６以降のＣＬ処理を行なうＯＦの時は、セットモー
ドを示スＦ Ｆ／Ｆをセットし、さらに表示のクリアを
行なう為に、前記の０８以降の処理を行なう。
ードの指定を行ない、セットモードにおいてはセットモ
ードの解除を行ないＣＬ平キー作と同様の操作を行なう
ものである。まず、ｏ９の判断を行ない、Ｆ Ｆ／Ｆが
セットされている時はセットモードを意味しているから
、０６以降のＣＬ処理を行なうＯＦの時は、セットモー
ドを示スＦ Ｆ／Ｆをセットし、さらに表示のクリアを
行なう為に、前記の０８以降の処理を行なう。
＜ＣＥ主キー
ＣＥ（クリアエントリ）キーは、セットモードでない場
合には、置数のクリアを行ない、セットモードにおいて
は、シフトキーが指定されていない時には、単にキャラ
クタＣＸ、ｌ］を指定し、シフトキーが指定された時に
は、ＤＥＬキーとして働らく（第１９図参照）。
合には、置数のクリアを行ない、セットモードにおいて
は、シフトキーが指定されていない時には、単にキャラ
クタＣＸ、ｌ］を指定し、シフトキーが指定された時に
は、ＤＥＬキーとして働らく（第１９図参照）。
セントモードでない時、ｏｌｏの処理にｅｌｌ）、Ｂ
Ｆ／Ｆがセットされていない時、（置数状態でない時）
何も行なわず、ｏ６の表示セグメン）ＣＬよりデータの
表示処理を行なう。Ｂ Ｆ／Ｆがセットされている時は
、０１１の処理で置数状態を示すＦ／Ｆをリセットし、
現在の置数の前に人力されたデータがＶＯに記憶されて
いるので、これをＸＯレジスタに転送し同様に０６の〔
表示セグメントＣＬ〕よりデータの表示処理を行なう。
Ｆ／Ｆがセットされていない時、（置数状態でない時）
何も行なわず、ｏ６の表示セグメン）ＣＬよりデータの
表示処理を行なう。Ｂ Ｆ／Ｆがセットされている時は
、０１１の処理で置数状態を示すＦ／Ｆをリセットし、
現在の置数の前に人力されたデータがＶＯに記憶されて
いるので、これをＸＯレジスタに転送し同様に０６の〔
表示セグメントＣＬ〕よりデータの表示処理を行なう。
これにより、置数状態が解除され以前の状態に復帰する
。
。
セットモードにある時は、Ｏ１２でシフトキーが指定さ
れたかどうかを判断し、ＮＯの時、すなわち、シフトキ
ーが指定されていない時には、これはキャラクタのＸキ
ーであるから、第３図のｎ３のＫ ｕ ＋２→Ｋｕ以降
の処理に移り、キャラクタコードの入力を行なう。シフ
トキーが指定されている時には、ＤＥＬ（デリート）キ
ーとして働く。
れたかどうかを判断し、ＮＯの時、すなわち、シフトキ
ーが指定されていない時には、これはキャラクタのＸキ
ーであるから、第３図のｎ３のＫ ｕ ＋２→Ｋｕ以降
の処理に移り、キャラクタコードの入力を行なう。シフ
トキーが指定されている時には、ＤＥＬ（デリート）キ
ーとして働く。
ＤＥＬとは、最後に入力されたキャラクタすなわち、表
示の一番右端に位置するキャラクタの削除を行なう処理
を意味する。０１３の処理でキャラクタコードＫＵ、Ｋ
Ｌを全て０とし、０１４でこれらのコードを、現在ワー
ドメモリアドレスカウンタの示すワードメモリに入力す
る。さらに０１５の処理で、ワードカウンタのカウント
ダウン処理をしておく。終ｒ条件２は、現在削除された
キャラクタが先頭のキャラクタであった場合（ワードメ
モリの一番頭に入力されていた場合）であり、この時、
ワードメモリは全て空である為、現在がワードメモリへ
の人力の初期状態にあることを示すＧ Ｆ／Ｆをセット
している。この後、前記の〔ワードメモリ表示前処理〕
以降の処理を行ない、ワードメモリの表示を行なう。
示の一番右端に位置するキャラクタの削除を行なう処理
を意味する。０１３の処理でキャラクタコードＫＵ、Ｋ
Ｌを全て０とし、０１４でこれらのコードを、現在ワー
ドメモリアドレスカウンタの示すワードメモリに入力す
る。さらに０１５の処理で、ワードカウンタのカウント
ダウン処理をしておく。終ｒ条件２は、現在削除された
キャラクタが先頭のキャラクタであった場合（ワードメ
モリの一番頭に入力されていた場合）であり、この時、
ワードメモリは全て空である為、現在がワードメモリへ
の人力の初期状態にあることを示すＧ Ｆ／Ｆをセット
している。この後、前記の〔ワードメモリ表示前処理〕
以降の処理を行ない、ワードメモリの表示を行なう。
（ＣＡＬＬキー〉
セットモードでない場合には、ワードメモリ内キャラク
タのランニング表示を指定スる。セットモードにおいて
は、シフトキーとして動作する。
タのランニング表示を指定スる。セットモードにおいて
は、シフトキーとして動作する。
シフトキーは、反転式すなわち、キー操作の都度シフト
状態のセットリセットがくり返される。
状態のセットリセットがくり返される。
セットモードでない時は０１６の処理により、計算状態
のクリアを行ない第１図の１３以降のランニング表示処
理を行なう。セットモードにおいては、０１７の処理に
より、シフト状態を示すＨＦ／Ｆの反転処理を行ない、
Ｋｅｙ入力処理へ続く。
のクリアを行ない第１図の１３以降のランニング表示処
理を行なう。セットモードにおいては、０１７の処理に
より、シフト状態を示すＨＦ／Ｆの反転処理を行ない、
Ｋｅｙ入力処理へ続く。
（ＯＦＦキー〉
ＯＦＦキーは、計算機をＯＦＦ状態にする。メモリのア
ドレス（６，０）（６，Ｉ）のエリアに９と６を書き込
んでおく。これは、ＯＮキーにより電源ＯＮＬ、た時に
、ＯＦＦ時のメモリ内容が保護されているかどうかを、
簡単に確認する為のデータである。確認はすでに説明し
た第１図の１ｏにおいて行なっている。ＯＦＦ動作は、
ＯＦＦ命令によりマイクロプロセッサの八−ドウエアで
処理される０ ［Ｄａｔａ ＤＳＰ前処前処 理−タ（ＸＯレジスタ内）をそれぞれの表示様式に変換
してさらに、それらの数値を８ビツトのキャラクタコー
ドに変換し、内部キャラクタバッファＷＯ，ＺＯレジス
タに揃える処理である。第１６図に示すように１２１・
４５６なる数値がｘＯレジスタに入力されている場合リ
ードイン中（Ｅ）とリードイン状態でない場合の）とで
ＸＯレジスタ内及び、ｘＤの値が異なる。これらの状態
において、第１６図の右に示すような表示形式にそれぞ
れ変換する。
ドレス（６，０）（６，Ｉ）のエリアに９と６を書き込
んでおく。これは、ＯＮキーにより電源ＯＮＬ、た時に
、ＯＦＦ時のメモリ内容が保護されているかどうかを、
簡単に確認する為のデータである。確認はすでに説明し
た第１図の１ｏにおいて行なっている。ＯＦＦ動作は、
ＯＦＦ命令によりマイクロプロセッサの八−ドウエアで
処理される０ ［Ｄａｔａ ＤＳＰ前処前処 理−タ（ＸＯレジスタ内）をそれぞれの表示様式に変換
してさらに、それらの数値を８ビツトのキャラクタコー
ドに変換し、内部キャラクタバッファＷＯ，ＺＯレジス
タに揃える処理である。第１６図に示すように１２１・
４５６なる数値がｘＯレジスタに入力されている場合リ
ードイン中（Ｅ）とリードイン状態でない場合の）とで
ＸＯレジスタ内及び、ｘＤの値が異なる。これらの状態
において、第１６図の右に示すような表示形式にそれぞ
れ変換する。
基本的な処理としては、ＸＯレジスタの内容をｗ。
レジスタに転送し、さらにｘＤの値（小数点の位置を示
す値）によってシフトを行ない数値の下４ビットのキャ
ラクタコードを揃える。キャラクタコードの上位４ビツ
トは、数値の場合すべて１（０００１）であるから、数
値の部分はすべて１を書き込めばよい（第４５図参照）
。
す値）によってシフトを行ない数値の下４ビットのキャ
ラクタコードを揃える。キャラクタコードの上位４ビツ
トは、数値の場合すべて１（０００１）であるから、数
値の部分はすべて１を書き込めばよい（第４５図参照）
。
ＱｌによりＥがセット（リードイン状態）されている時
・Ｑ２の処理でＸＯレジスタの内容を第１６図−２に示
すようにＷＯレジスタに転送する処理を行なう。この時
、Ａの状態（四則キーが押されている状態）とＡの状態
（四則キーが押される前の状態）により、それぞれ１桁
分表示位置が異なる為、図の様な形式及びｘＤの値に設
定される。なおＸＩ）の値は、ＸＤ′にそのまま待避さ
れ、処理は全てＸＤ′の値をもとに行なう。すなわち、
ＸＯレジスタの値とＸＤの値は、このＣＤａｔａ ＤＳ
Ｐ前処理Ｊの処理では、全く変化せず保持される。
・Ｑ２の処理でＸＯレジスタの内容を第１６図−２に示
すようにＷＯレジスタに転送する処理を行なう。この時
、Ａの状態（四則キーが押されている状態）とＡの状態
（四則キーが押される前の状態）により、それぞれ１桁
分表示位置が異なる為、図の様な形式及びｘＤの値に設
定される。なおＸＩ）の値は、ＸＤ′にそのまま待避さ
れ、処理は全てＸＤ′の値をもとに行なう。すなわち、
ＸＯレジスタの値とＸＤの値は、このＣＤａｔａ ＤＳ
Ｐ前処理Ｊの処理では、全く変化せず保持される。
Ｑ３の処理は、小数点の位置を示すビットをセットし、
後に表示ユニット制御部に出力時にそのセグメントを点
灯させる為の処理である。ｘＤの値と小数点の位置との
対応は、第１６図−３に示す。以上の処理により、数値
の下４ビットの設定は終了している。
＼Ｑ４は、数値のキャラクタコード
の上位４ビツトをＺＯレジスタにセットする為の前処理
であり、（０サプレス処理を含む）、Ｗ（８）の内容か
ら順に判断し、その位置のＷＯレジスタの内容が０でな
い（数値である。ｌ〜９）か、又は、そのアドレス（Ｂ
Ｌ）がＸＤ′の値と等しくなる（数値０である）最左位
置を検索している。
後に表示ユニット制御部に出力時にそのセグメントを点
灯させる為の処理である。ｘＤの値と小数点の位置との
対応は、第１６図−３に示す。以上の処理により、数値
の下４ビットの設定は終了している。
＼Ｑ４は、数値のキャラクタコード
の上位４ビツトをＺＯレジスタにセットする為の前処理
であり、（０サプレス処理を含む）、Ｗ（８）の内容か
ら順に判断し、その位置のＷＯレジスタの内容が０でな
い（数値である。ｌ〜９）か、又は、そのアドレス（Ｂ
Ｌ）がＸＤ′の値と等しくなる（数値０である）最左位
置を検索している。
Ｑ５により数値が負数かどうかを判断し、もし負でない
場合にはＱ６の処理によりＺＯレジスタのＱ４で検索し
たＢＬの位置よりＢＬ＝０までの位置に１を設定する。
場合にはＱ６の処理によりＺＯレジスタのＱ４で検索し
たＢＬの位置よりＢＬ＝０までの位置に１を設定する。
もし負の場合には、Ｑｌの処理によりいま検索したＢＬ
のＢＬ＋ＩのＷＯレジスタの位置に負号〔−〕の下位４
ビットの値Ｂを設定し、同じＢＬのＺＯレジスタの位置
よりＢＬ＝０までの位置に１を設定する。
のＢＬ＋ＩのＷＯレジスタの位置に負号〔−〕の下位４
ビットの値Ｂを設定し、同じＢＬのＺＯレジスタの位置
よりＢＬ＝０までの位置に１を設定する。
Ｑ８以降の処理は、数値表示とあわせて、現在指定され
る四則キーのシンボルを表示する処理である。四則キー
（十−×÷）のコードは、第８図〔Ｒ１〕の処理により
メモリエリアＦｕに４ビツトコードで入力されている。
る四則キーのシンボルを表示する処理である。四則キー
（十−×÷）のコードは、第８図〔Ｒ１〕の処理により
メモリエリアＦｕに４ビツトコードで入力されている。
Ｑ８ではその四則キーのコードを呼び出しておき、Ａ
Ｆ／Ｆすなわち、四則キーが設定されている状態にある
かを判断している。もしＡの状態であれば、ＷＯレジス
タ及びＺＯレジスタのＢＬ＝０の内容をり、リアして、
この一連の処理を終了する（Ｑ９）。もしＡの状態であ
れば、Ｂ Ｆ／Ｆ （データの入力状態かあるいは、そ
うでない状態かを示す）を判断し、もしＢであれば、表
示の左端ＢＬ＝８に、Ｂであれば表示の右端ＢＬ＝０に
それぞれ、四則キーのシンボルを示すコードをＷＯレジ
スタ及びＺＯレジスタに設定し一連の処理を終了する。
Ｆ／Ｆすなわち、四則キーが設定されている状態にある
かを判断している。もしＡの状態であれば、ＷＯレジス
タ及びＺＯレジスタのＢＬ＝０の内容をり、リアして、
この一連の処理を終了する（Ｑ９）。もしＡの状態であ
れば、Ｂ Ｆ／Ｆ （データの入力状態かあるいは、そ
うでない状態かを示す）を判断し、もしＢであれば、表
示の左端ＢＬ＝８に、Ｂであれば表示の右端ＢＬ＝０に
それぞれ、四則キーのシンボルを示すコードをＷＯレジ
スタ及びＺＯレジスタに設定し一連の処理を終了する。
（第２２図参照）Ｑｌによりリードイン状態でない場合
（Ｅ）にはＱｕＱ１２の処理に移る。
（Ｅ）にはＱｕＱ１２の処理に移る。
Ｑｌｌ Ｑｌ２の処理は、第１６図−１に示すようなＥ
の場合のデータ形式をＥの場合のデータ形式に変換する
処理を行なっている。Ｅの場合のデータ形式に変換され
れば、あとは、前述のＥの場合の処理と全く同じになる
。
の場合のデータ形式をＥの場合のデータ形式に変換する
処理を行なっている。Ｅの場合のデータ形式に変換され
れば、あとは、前述のＥの場合の処理と全く同じになる
。
Ｑｌｌの処理はＸｏ（１以下の数値（第１６図−４参照
）の場合〔（１）の場合〕、それを（２）の形式に変換
する処理であり、仮数部分をシフトしながら、指数部Ｗ
を１ずつ加算してゆき、ＷレジスタがＯとなるまでくり
かえす。
）の場合〔（１）の場合〕、それを（２）の形式に変換
する処理であり、仮数部分をシフトしながら、指数部Ｗ
を１ずつ加算してゆき、ＷレジスタがＯとなるまでくり
かえす。
次のＸＤ−Ｗｌ−ＩＸＤ’は、現在のＷＯレジスタにお
いてＷレジスタの重みを考慮して、仮数部上のどの位置
が小数点の位置となるかを求めておりその値をｘＤｌに
転送する処理である。Ｑｌ２の処理はＱｎにおいて変換
された形式のデータを、単に右寄せする為の処理であり
、ＷＯ＋４＋が０でかつ、ＸＤメ０の時（小数点の位置
が右端ではなし）−場合）のみ、Ｗレジスタを右シフト
し、ｘＤｌ−１→ＸＤ′ を行なう処理をくりかえす。
いてＷレジスタの重みを考慮して、仮数部上のどの位置
が小数点の位置となるかを求めておりその値をｘＤｌに
転送する処理である。Ｑｌ２の処理はＱｎにおいて変換
された形式のデータを、単に右寄せする為の処理であり
、ＷＯ＋４＋が０でかつ、ＸＤメ０の時（小数点の位置
が右端ではなし）−場合）のみ、Ｗレジスタを右シフト
し、ｘＤｌ−１→ＸＤ′ を行なう処理をくりかえす。
以上の処理で第１６図−１のＥの形式をＥの形式に変換
出来た。
出来た。
Ｑｌ３の処理は、Ｑ２の処理とほぼ同じものであり第１
６図−２の（１）の形式を（２）及び（３）の形式に変
換する処理である。この処理以降は、前記Ｅの場合のＱ
３以降の処理と全く同じ処理を行なえばよい。
６図−２の（１）の形式を（２）及び（３）の形式に変
換する処理である。この処理以降は、前記Ｅの場合のＱ
３以降の処理と全く同じ処理を行なえばよい。
〈その他〉
第８図に示す処理は、演算に関する処理ルーチンである
。
。
〈０〜９６〉は、数値のリードイン処理でＮＲ３以降は
、小数点入力処理であり、Ｒ３で小数点が指定されたこ
とを示すＤ Ｆ／Ｆをセットし、以降の置数が小数点以
下の数値であることを示す。リードインは、ＸＯレジス
タを左シフトし、Ｘｌ（ＢＬ−４）の位置に数値に相当
するコード（４ビツト）を人力する方法で行なわれ、Ｘ
ｓまで人力されたかあるいは、ＸＤ（小数点位置）が７
（Ｘｓの位置）になるまで行なわれる。Ｒ２は、小数点
が押された後の置数時の処理でＸ左シフトと共に小数点
位置も左へ移動（＋１）する処理を行なっている。
、小数点入力処理であり、Ｒ３で小数点が指定されたこ
とを示すＤ Ｆ／Ｆをセットし、以降の置数が小数点以
下の数値であることを示す。リードインは、ＸＯレジス
タを左シフトし、Ｘｌ（ＢＬ−４）の位置に数値に相当
するコード（４ビツト）を人力する方法で行なわれ、Ｘ
ｓまで人力されたかあるいは、ＸＤ（小数点位置）が７
（Ｘｓの位置）になるまで行なわれる。Ｒ２は、小数点
が押された後の置数時の処理でＸ左シフトと共に小数点
位置も左へ移動（＋１）する処理を行なっている。
〈＋−×÷〉及び〈−〉は、演算の為の制御を行なう処
理ルーチンである。Ｒ１の処理は、四則キーが押された
時点で、現在押されたキーが何であるかを４ビツトコー
ドで、Ｆｕなる内部メモリエリアに転送しておくもので
ある。
理ルーチンである。Ｒ１の処理は、四則キーが押された
時点で、現在押されたキーが何であるかを４ビツトコー
ドで、Ｆｕなる内部メモリエリアに転送しておくもので
ある。
（Ｄａｔａ前処理〉なる処理は、第１６図＝１に示すよ
うな、リードイン状態で入力されているｘＯレジスタの
データを、Ｅに示すような形式、すなわち、ＸＤ＝７に
固定（仮数部のデータはｔ＜Ｘ（＋０の範囲）し、デー
タは、頭づめ（Ｘｓの位置にデータの先頭をあわせる）
シ、データの重みはＸレジスタ部分に設定する形式に変
換する処理である。
うな、リードイン状態で入力されているｘＯレジスタの
データを、Ｅに示すような形式、すなわち、ＸＤ＝７に
固定（仮数部のデータはｔ＜Ｘ（＋０の範囲）し、デー
タは、頭づめ（Ｘｓの位置にデータの先頭をあわせる）
シ、データの重みはＸレジスタ部分に設定する形式に変
換する処理である。
〈０〜９．〉処理においては、データが入力されたとい
うことで、Ｂ Ｆ／Ｆ及びＥ Ｆ／Ｆをセットしてリー
ドイン状態を記憶している。
うことで、Ｂ Ｆ／Ｆ及びＥ Ｆ／Ｆをセットしてリー
ドイン状態を記憶している。
〈＋−×÷〉の処理では四則キーが押された状態を記ｆ
ｌｌスる為、Ａ Ｆ／Ｆをセットしており、同時にデー
タの入力状態ではなくなった為にＢ Ｆ／Ｆをリセット
している。
ｌｌスる為、Ａ Ｆ／Ｆをセットしており、同時にデー
タの入力状態ではなくなった為にＢ Ｆ／Ｆをリセット
している。
〈−〉キーでは、演算を全て処理し終えた為、ＢＳＡと
もリセットしている。
もリセットしている。
次に本発明実施例の変形実施例を説明する。この変形実
施例は、第３図に示す変形−１の部分を第３８図に示す
内容と置換し、第４図に示す変形−２の部分を第８９図
に示す内容と置換し、第４図に示す変形−３の部分を第
４０図に示す内容上置換し、第４図において変形−４で
示した〔Ｎ０ＰＫＥＹ ＩＮＰＵＴ ］の処理を実行
せず同図において逆三角形記号と共に変形−４と示した
ところへ移行し、第４図において変形−５で示した〔リ
セットＨ〕を実行しないことにより実施することができ
る。
施例は、第３図に示す変形−１の部分を第３８図に示す
内容と置換し、第４図に示す変形−２の部分を第８９図
に示す内容と置換し、第４図に示す変形−３の部分を第
４０図に示す内容上置換し、第４図において変形−４で
示した〔Ｎ０ＰＫＥＹ ＩＮＰＵＴ ］の処理を実行
せず同図において逆三角形記号と共に変形−４と示した
ところへ移行し、第４図において変形−５で示した〔リ
セットＨ〕を実行しないことにより実施することができ
る。
この変形実施例が前述の実施例と相違する点は次の通り
である。
である。
■ ワードメモリにキャラクタを入力中の表示において
最右桁にカーソル表示を行ない、次に入力されるキャラ
クタの位置を示す。ただし、容量がいっばいになった時
には、カーソル表示を行なわない。
最右桁にカーソル表示を行ない、次に入力されるキャラ
クタの位置を示す。ただし、容量がいっばいになった時
には、カーソル表示を行なわない。
■ シフトキーは、一度指定されると、再度操作される
まで、シフト状態を保持する。この時、シフト状態にあ
ることを示す為に、カーソル表示を桁の一トに設定する
（第１７図参照）。
まで、シフト状態を保持する。この時、シフト状態にあ
ることを示す為に、カーソル表示を桁の一トに設定する
（第１７図参照）。
上記■の処理の為、前述の実施例ではワードメモリアド
レスカウンタをアップした後にそのアドレスにキャラク
タを入力していた。つまり、入力後、アドレスは現在入
力されたキャラクタの位置を示していたが、変形−１の
処理では容量がいっばいである場合を除いてまず現在の
アドレスにキャラクタを入力し、その後アドレスをアッ
プさせておく。この時のアドレスは、次に入力されるキ
ャラクタを入力するメモリアドレスがすでに指定されて
いる。ｎｉｌにより容量がいっばいであるかどうかを判
断し、ＮＯの時はｍ１２でキャラクタをワードメモリに
貯蔵する。その後、ｎ１３の処理でアドレスのアップ操
作を行うが、この時、・容量が ′いっばいの時はカウ
ンタのアップは行わず、０ｖＥＲＦ／Ｆのセットを行う
。
レスカウンタをアップした後にそのアドレスにキャラク
タを入力していた。つまり、入力後、アドレスは現在入
力されたキャラクタの位置を示していたが、変形−１の
処理では容量がいっばいである場合を除いてまず現在の
アドレスにキャラクタを入力し、その後アドレスをアッ
プさせておく。この時のアドレスは、次に入力されるキ
ャラクタを入力するメモリアドレスがすでに指定されて
いる。ｎｉｌにより容量がいっばいであるかどうかを判
断し、ＮＯの時はｍ１２でキャラクタをワードメモリに
貯蔵する。その後、ｎ１３の処理でアドレスのアップ操
作を行うが、この時、・容量が ′いっばいの時はカウ
ンタのアップは行わず、０ｖＥＲＦ／Ｆのセットを行う
。
カーソル表示を行なう処理は変形−３の処理を追加する
ことにより行なう。セット状態（Ｆ状態）でかつ０ＶＥ
ＲＦ／Ｆがリセットされている場合にＷＯ及びｚＯレジ
スタのＢＬ＝Ｏの位置にカーソルのキャラクタコードを
入力する。この時、シフトキーが押された状態かどうか
によって、カーソルのキャラクタコードが異なる為、Ｏ
１８で処理している。
ことにより行なう。セット状態（Ｆ状態）でかつ０ＶＥ
ＲＦ／Ｆがリセットされている場合にＷＯ及びｚＯレジ
スタのＢＬ＝Ｏの位置にカーソルのキャラクタコードを
入力する。この時、シフトキーが押された状態かどうか
によって、カーソルのキャラクタコードが異なる為、Ｏ
１８で処理している。
以上の処理にともないＤＥＬ（削除処理）が異なる為、
変形−２の部分の処理が第３９図に示すものとなる。イ
ニシャル状態（Ｇ）でない場合で容量０ＶＥＲ状ｉでな
い時は、アドレスのダウンを行いその位置ＫＵ ＫＬ
の８ビツトを入力する。いま、０ＶＥＲ状態であれば、
この時、前回の入力時、アドレスのアップが行われてい
ない為、アドレスのダウンを行わず、０コードをワード
メモリに入力する。
変形−２の部分の処理が第３９図に示すものとなる。イ
ニシャル状態（Ｇ）でない場合で容量０ＶＥＲ状ｉでな
い時は、アドレスのダウンを行いその位置ＫＵ ＫＬ
の８ビツトを入力する。いま、０ＶＥＲ状態であれば、
この時、前回の入力時、アドレスのアップが行われてい
ない為、アドレスのダウンを行わず、０コードをワード
メモリに入力する。
上記■の処理の為、変形−５においてシフト状態をリセ
ットする処理を削除し、シフト状態の反転処理は０１７
でのみ行なうものとする。これに伴い、シフト動作のた
びにカーソルの表示を変更する必要がある為、変形−４
の処理移行先を第４図に示す位置に移している（カーソ
ル表示を行わない場合はＮＯＰ ＫＥＹ ＩＮＰＵＴ
へ移る）。
ットする処理を削除し、シフト状態の反転処理は０１７
でのみ行なうものとする。これに伴い、シフト動作のた
びにカーソルの表示を変更する必要がある為、変形−４
の処理移行先を第４図に示す位置に移している（カーソ
ル表示を行わない場合はＮＯＰ ＫＥＹ ＩＮＰＵＴ
へ移る）。
（本発明の効果）
以上、詳細に説明した本発明の構成及び作用に基いて、
次に例示するような電子機器を得ることができる。
次に例示するような電子機器を得ることができる。
第２１図は本発明による文字表示の経過を示すもので、
０４〜０５秒毎に１桁づつ表示内容がシフトしてゆく。
０４〜０５秒毎に１桁づつ表示内容がシフトしてゆく。
ｔｉｏの時１桁目に表示される１Ｈ″は文字記憶部の先
頭に記憶されている文字であり、ｔ６の時１桁目に表示
される１Ｙ”は文字記憶部に記憶されている文字の最後
の文字である。１１０で表示される（スペース）→（ス
ペース）は最後の文字“Ｙ”と先頭文字＠Ｈ”とが連続
しないように区切り、識別を安易とするため、自動的に
挿入されるものである。尚この例は総てアルファベット
であったが数字及び小数点も共に記憶させ表示すること
ができる。また、タイプ印書の都合上、明細書において
（−）と印書したものは図面上の１に相当する。
頭に記憶されている文字であり、ｔ６の時１桁目に表示
される１Ｙ”は文字記憶部に記憶されている文字の最後
の文字である。１１０で表示される（スペース）→（ス
ペース）は最後の文字“Ｙ”と先頭文字＠Ｈ”とが連続
しないように区切り、識別を安易とするため、自動的に
挿入されるものである。尚この例は総てアルファベット
であったが数字及び小数点も共に記憶させ表示すること
ができる。また、タイプ印書の都合上、明細書において
（−）と印書したものは図面上の１に相当する。
第２２図は計算機として使用した場合のキー操作とそれ
に伴う表示の例である。Ｓ３で区を押圧すれば、被演算
数と共に演算記号も表示される。
に伴う表示の例である。Ｓ３で区を押圧すれば、被演算
数と共に演算記号も表示される。
また演算キーの訂正も容易に確認できる。
Ｓ５で演算数を置数すれば、被演算数（１２）は消え演
算数が表示される。また演算記号の表示位置も最上位桁
に移される。
算数が表示される。また演算記号の表示位置も最上位桁
に移される。
このように演算記号と数値の位置関係により、表示され
ている数値が演算数なのが被演算数なのか明確に区別す
ることができる。
ている数値が演算数なのが被演算数なのか明確に区別す
ることができる。
第２３図は表示部の実施例を示す。位は文字記憶の状態
表示を行うものでＳＥＴモード（文字記憶設定モード）
の時点滅、通常モードで文字記憶部に何か文字が記憶さ
れている場合点灯し、通常モードで文字記憶部に何も文
字が記憶されていない場合消灯する。なお、図はメモリ
、（６）はストレージメモリの表示である。
表示を行うものでＳＥＴモード（文字記憶設定モード）
の時点滅、通常モードで文字記憶部に何か文字が記憶さ
れている場合点灯し、通常モードで文字記憶部に何も文
字が記憶されていない場合消灯する。なお、図はメモリ
、（６）はストレージメモリの表示である。
第２０図は本発明実施例の外観正面図であり、（１）は
表示部、（２）はキー人力部を示す。各キーのキーシン
ボルの下段は通常モードのキーを表し、上段はＳＥＴモ
ードのキーを表す。ＳＥＴモードで５ＨＩＦＴキーを押
圧することによって上段の左、上段の右とを切換えるこ
とができる。またＳＥＴキーの押圧によりＳＥＴモード
と通常モードを切換えることができる。
表示部、（２）はキー人力部を示す。各キーのキーシン
ボルの下段は通常モードのキーを表し、上段はＳＥＴモ
ードのキーを表す。ＳＥＴモードで５ＨＩＦＴキーを押
圧することによって上段の左、上段の右とを切換えるこ
とができる。またＳＥＴキーの押圧によりＳＥＴモード
と通常モードを切換えることができる。
第１８図、第１９図はモードに応じてキーシートを交換
する場合のキーシンボルを示すものであり、第１８図は
通常モード、第１９図はＳＥＴモードを示す。
する場合のキーシンボルを示すものであり、第１８図は
通常モード、第１９図はＳＥＴモードを示す。
第２４図は本発明実施例の外観斜視図を示すもので、（
２）のキーは第１８図（３）のキーシートは第１９図に
対応する。
２）のキーは第１８図（３）のキーシートは第１９図に
対応する。
本発明の効果を列挙すると次の通りである。
ｆ１＋ 表示桁数以上の文字記号を記憶、表示するこ
とができるため、メモ化りとしてメツセージ等を入力す
ることができる。
とができるため、メモ化りとしてメツセージ等を入力す
ることができる。
（２）計算機として使用する場合、演算記号も表示すれ
ば便利であるが本発明によれば特に表示部に演算記号の
セグメントを設けず、数値表示用の桁で表示を行うため
、より数式に近い表示を行うことができる。
ば便利であるが本発明によれば特に表示部に演算記号の
セグメントを設けず、数値表示用の桁で表示を行うため
、より数式に近い表示を行うことができる。
（３）記憶した文字記号を繰返し表示する場合、その文
字記号の末尾と先頭を続けて表示すれば読み誤る危険性
がある。本発明では、記憶している文字記号の末尾と先
頭に特殊記号（スペースも含む）を挿入することができ
る。
字記号の末尾と先頭を続けて表示すれば読み誤る危険性
がある。本発明では、記憶している文字記号の末尾と先
頭に特殊記号（スペースも含む）を挿入することができ
る。
（４）記憶している文字記号の数が表示部の表示桁数以
上である場合はランニング表示する必要があるが、表示
桁数未満であれば、スタティック（静ｄ―）表示する方
が読み取り易く、本発明ではいずれをも選択使用するこ
とができる。
上である場合はランニング表示する必要があるが、表示
桁数未満であれば、スタティック（静ｄ―）表示する方
が読み取り易く、本発明ではいずれをも選択使用するこ
とができる。
（５） 本発明はマイクロプロセッサ−により制御す
るものであるため、文字記号の記憶表示と計算は同種の
インストラクションを使用することができ、二つの機能
を共に持つ装置を構成することができる。またキー人力
部、表示部も大半は共用することができる。
るものであるため、文字記号の記憶表示と計算は同種の
インストラクションを使用することができ、二つの機能
を共に持つ装置を構成することができる。またキー人力
部、表示部も大半は共用することができる。
（６）記憶されている文字記号の表示は必要に応じてラ
ンニング表示することができ、一方、計算機として使用
する場合は、桁の読み誤りを防止するため・スタティッ
ク（静止）表示することができる。
ンニング表示することができ、一方、計算機として使用
する場合は、桁の読み誤りを防止するため・スタティッ
ク（静止）表示することができる。
（７）文字記号記憶部に何が記憶されているが或は何も
記憶されていないかを操作者に指示することにより、誤
って記憶内容を消したりすることもなく、また、第三者
に対する伝言を入力しておけば第三者はその指示を見て
、記憶内容を呼び出せば伝言を知ることができる。本発
明実施例では煮セグメントの点灯により記憶部に文字記
号が何か記憶されていることを示す。
記憶されていないかを操作者に指示することにより、誤
って記憶内容を消したりすることもなく、また、第三者
に対する伝言を入力しておけば第三者はその指示を見て
、記憶内容を呼び出せば伝言を知ることができる。本発
明実施例では煮セグメントの点灯により記憶部に文字記
号が何か記憶されていることを示す。
（８）計算機として使用する場合、第２項の演算記号は
被演算数の右側に演算数の左側に表示することにより、
より数式表示に近づけることができ、計算操作が容易と
なる。
被演算数の右側に演算数の左側に表示することにより、
より数式表示に近づけることができ、計算操作が容易と
なる。
（９）文字記号の書込み状態であるか否かの区別は表示
で行うことが望ましいが、第７項のセグメントを共用す
ることができる。実施例では同セグメントの点滅により
、文字記号の書込み状態を表している。
で行うことが望ましいが、第７項のセグメントを共用す
ることができる。実施例では同セグメントの点滅により
、文字記号の書込み状態を表している。
（ｌＯ）成るメツセージが表示されている状態ですぐに
計算を始めることができるため、例えばメツセージ中の
数字を使って計算をする場合など便利である。
計算を始めることができるため、例えばメツセージ中の
数字を使って計算をする場合など便利である。
（＋＋） 従来、文字記号等を記憶するものは、アル
フアベンドと数字を区別し、別々のデータとして記憶さ
せるものであった。（これは置Ｎｏと名前、金額と項目
等を対として記憶しておくためのものであった。）本発
明はアルファベラ）（Ａ〜Ｚ）と数字（０〜９．。）を
区別することなく両者とも単なるキャラクタとして記憶
させるため、同時に入力することができる。例えば［０
００番まで電話してドさい」といった伝言を入力するこ
ともできる。
フアベンドと数字を区別し、別々のデータとして記憶さ
せるものであった。（これは置Ｎｏと名前、金額と項目
等を対として記憶しておくためのものであった。）本発
明はアルファベラ）（Ａ〜Ｚ）と数字（０〜９．。）を
区別することなく両者とも単なるキャラクタとして記憶
させるため、同時に入力することができる。例えば［０
００番まで電話してドさい」といった伝言を入力するこ
ともできる。
（１２）記憶している文字記号等を表示する場合は通常
状態で呼出しキー（ＣＡＬＬキー）を押せばよいが、本
発明では電源ＯＮ時にも自動的に記憶内容を順次表示す
るため、誰かに伝言を伝える場合、伝言を受ける者は電
源をＯＮするだけでよく、メソセージを入力し送り物と
することもできる。
状態で呼出しキー（ＣＡＬＬキー）を押せばよいが、本
発明では電源ＯＮ時にも自動的に記憶内容を順次表示す
るため、誰かに伝言を伝える場合、伝言を受ける者は電
源をＯＮするだけでよく、メソセージを入力し送り物と
することもできる。
第１図乃至第８図はいずれも本発明実施例の作用を説明
するフローチャートである。第９図は本発明実施例の全
体構成図である。第１０図は本発明実施例の表示ユニッ
ト制御部内のＲＡＭのフォ・−マットを示す図、第１１
図及び第１２図は本発明実施例のキー人力時の作用説明
図、第１３図乃至第１７図は本発明実施例の表示の作用
説明図である。第１８図及び第１９図は本発明実施例の
モードに応じて交換されるキー配列を示す図である。 第２０図は本発明実施例の外観正面図である。第２１図
は本発明実施例による連続的にシフトする表示態様を説
明する図、第２２図は本発明実施例１、を計算機として
使用したときのキー操作と表示態様を例示する図、第２
３図は本発明実施例の表示部を示す図、第２４図は本発
明実施例の外観斜視図である。第２５−Ａ図と第２５−
Ｂ図は、本来１枚の図面を２枚に分割して作成したもの
で、第９図に示す本発明実施例のＣＰＵの具体的回路構
成を示す回路図である。第２６図乃至第３５図は本発明
による基本的情報処理の説明図である。第３６図はキー
人力処理の手順を示すプログラムチャートである。第３
７図は第３６図のチャートを説明するためのキー入力回
路図である。第３８図は第３図の変形−１の部分の変形
を示すフローチャートである。第３９図は第４図の変形
−２の部分の変形を示すフローチャートである。第４０
図は第４図の変形−３の部分の変形を示すフローチャー
トである。第４１図は本発明実施例のＣＰＵ内のＲＡＭ
マツプである。第４２図は本発明実施例のワードメモリ
と記憶内容の対応を示す図である。第４３図は本発明実
施例のキー読込み用ストローブ信号出力とマイクロプロ
セッサへの入力端子との対応を示す図である。第４４図
は本発明実施例のキーコードを示す図、第４５図は本発
明実施例のキャラクタコードを示す図である。第４６図
は第１図乃至第８図のフローチャートの記号の説明図で
ある。 代理人 弁理士 福 士 愛 彦（他２名）’）−ｌ”
１１９１１１％ 鏑Ｇ’ｌＬ を写ｔクンン（フグＩ ＶＺ →−亀沁１１シーン 第５−１図 Ａｒ１ ／４ ＺＭＣＩ第
５図 θＬ−ＦＥＤＣＢＡ９１１７６Ｂ ４第１１図 第１６−１図 第１６−２図 ａ Ｆ ＃ ｓ ＊ Ｊ ｚ ｔ ｘ；ｔ。 第１６−３図 第１６−４図 第１７図 第１８図 第１９図第２０図 第２３図 第２７図 第２８図 第２９図 第３０図 第３２図 第３３図 Ｍｌ にむ Ａル）にｙイ 第３７図 第３８図 第４０図 第３９図
するフローチャートである。第９図は本発明実施例の全
体構成図である。第１０図は本発明実施例の表示ユニッ
ト制御部内のＲＡＭのフォ・−マットを示す図、第１１
図及び第１２図は本発明実施例のキー人力時の作用説明
図、第１３図乃至第１７図は本発明実施例の表示の作用
説明図である。第１８図及び第１９図は本発明実施例の
モードに応じて交換されるキー配列を示す図である。 第２０図は本発明実施例の外観正面図である。第２１図
は本発明実施例による連続的にシフトする表示態様を説
明する図、第２２図は本発明実施例１、を計算機として
使用したときのキー操作と表示態様を例示する図、第２
３図は本発明実施例の表示部を示す図、第２４図は本発
明実施例の外観斜視図である。第２５−Ａ図と第２５−
Ｂ図は、本来１枚の図面を２枚に分割して作成したもの
で、第９図に示す本発明実施例のＣＰＵの具体的回路構
成を示す回路図である。第２６図乃至第３５図は本発明
による基本的情報処理の説明図である。第３６図はキー
人力処理の手順を示すプログラムチャートである。第３
７図は第３６図のチャートを説明するためのキー入力回
路図である。第３８図は第３図の変形−１の部分の変形
を示すフローチャートである。第３９図は第４図の変形
−２の部分の変形を示すフローチャートである。第４０
図は第４図の変形−３の部分の変形を示すフローチャー
トである。第４１図は本発明実施例のＣＰＵ内のＲＡＭ
マツプである。第４２図は本発明実施例のワードメモリ
と記憶内容の対応を示す図である。第４３図は本発明実
施例のキー読込み用ストローブ信号出力とマイクロプロ
セッサへの入力端子との対応を示す図である。第４４図
は本発明実施例のキーコードを示す図、第４５図は本発
明実施例のキャラクタコードを示す図である。第４６図
は第１図乃至第８図のフローチャートの記号の説明図で
ある。 代理人 弁理士 福 士 愛 彦（他２名）’）−ｌ”
１１９１１１％ 鏑Ｇ’ｌＬ を写ｔクンン（フグＩ ＶＺ →−亀沁１１シーン 第５−１図 Ａｒ１ ／４ ＺＭＣＩ第
５図 θＬ−ＦＥＤＣＢＡ９１１７６Ｂ ４第１１図 第１６−１図 第１６−２図 ａ Ｆ ＃ ｓ ＊ Ｊ ｚ ｔ ｘ；ｔ。 第１６−３図 第１６−４図 第１７図 第１８図 第１９図第２０図 第２３図 第２７図 第２８図 第２９図 第３０図 第３２図 第３３図 Ｍｌ にむ Ａル）にｙイ 第３７図 第３８図 第４０図 第３９図
Claims (1)
- ｌ 電源オン時に記憶している文字、記号等を自動的に
表示することを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP715883A JPS58132849A (ja) | 1983-01-17 | 1983-01-17 | 電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP715883A JPS58132849A (ja) | 1983-01-17 | 1983-01-17 | 電子機器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4405179A Division JPS55135958A (en) | 1979-04-10 | 1979-04-10 | Electronic unit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58132849A true JPS58132849A (ja) | 1983-08-08 |
Family
ID=11658260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP715883A Pending JPS58132849A (ja) | 1983-01-17 | 1983-01-17 | 電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58132849A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7437413B2 (en) | 1998-08-06 | 2008-10-14 | Fujitsu Limited | Text messaging system and method |
-
1983
- 1983-01-17 JP JP715883A patent/JPS58132849A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7437413B2 (en) | 1998-08-06 | 2008-10-14 | Fujitsu Limited | Text messaging system and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4445169A (en) | Sequence display apparatus and method | |
| JPS5857773B2 (ja) | 情報表示装置 | |
| JPH0644714B2 (ja) | コ−ド変換装置 | |
| JPH06124352A (ja) | データ駆動型情報処理装置 | |
| JPS58132849A (ja) | 電子機器 | |
| JPS58130384A (ja) | 電子機器 | |
| JPS58132848A (ja) | 電子機器 | |
| GB2039108A (en) | Decimal adder/subtractor | |
| US4429182A (en) | Data-related apparatus with a speech-synthesizer output device | |
| JPS6235111Y2 (ja) | ||
| JP2002133364A (ja) | ２次元コードを利用した情報処理装置 | |
| JPS5925248B2 (ja) | 情報の表示方式 | |
| JPS6118787B2 (ja) | ||
| RU2406127C2 (ru) | Цифровой процессор кущенко в.а. | |
| JPS5844559A (ja) | 電子機器の表示方式 | |
| JPS5844492A (ja) | 電子機器の表示方式 | |
| JPS5868175A (ja) | 電子レジスタ | |
| JPS5892027A (ja) | 文字処理装置 | |
| JPS5844491A (ja) | 電子機器の表示方式 | |
| JPS6033644A (ja) | メモリバンク切換方法および装置 | |
| JPS6227929Y2 (ja) | ||
| JPH0895850A (ja) | マイクロプロセッサ | |
| JPH08147244A (ja) | 日数演算方法および入力取消方法およびメモリ値設定方法 | |
| Wilkes et al. | The EDSAC | |
| JPS5947661A (ja) | 電卓 |