JPS58132803A - バツクアツプ用デ−タベ−スの受信方法 - Google Patents

バツクアツプ用デ−タベ−スの受信方法

Info

Publication number
JPS58132803A
JPS58132803A JP57014384A JP1438482A JPS58132803A JP S58132803 A JPS58132803 A JP S58132803A JP 57014384 A JP57014384 A JP 57014384A JP 1438482 A JP1438482 A JP 1438482A JP S58132803 A JPS58132803 A JP S58132803A
Authority
JP
Japan
Prior art keywords
controller
backup
digital controller
database
switching device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57014384A
Other languages
English (en)
Inventor
Masao Shima
島 正雄
Kiyoshi Mochizuki
望月 清
Shoichi Koibuchi
鯉「淵」 正一
Souichirou Uchinuma
創一朗 内沼
Yasuo Tomita
富田 保雄
Atsushi Magai
真貝 厚
Toru Abe
徹 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP57014384A priority Critical patent/JPS58132803A/ja
Publication of JPS58132803A publication Critical patent/JPS58132803A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Feedback Control In General (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はバックアップ用データベースの受信方法に係り
、%にコントローラが正常であ、ってプロセス(操作端
)を1trllllしているのに切換装置の故障によっ
てその切換装置に格納されているデータベースでデータ
書換えが実行されることを阻止することができるバック
アップ用データベースの受信方法に関するものである。
メインディジタルコントローラは定筒期でデータベース
をバックアップ・データベースへ格納し、メインディジ
タルコントローラの故障にそなえている。
この種システムの概略構成の一例を#1図に示し説明す
ると、図において、MDOはメインディジタルコントロ
ーラ、BUDOはバックアップ用ディジタルコントロー
ラ、8Wは上記メインディジタルコントローラMDOお
よびバックアップ用ディジタルコントローラBUDOK
接続され、メインデイジタルコントa−ラMDOの故障
に応答し、そのメインディジタルコントローラMDOの
メモリからバックアップ用ディジタルコントローラBU
DOのメモリにデータベースを移すための切換装置で、
この切換装置8Wはバックアップメモリ(RAM)をm
、tているn’tた、メインおよびバックアップ用ディ
ジタルコントローラMDOおよびBUDOはそれぞれ各
種情報を収集する中央処理装置(OP[J)を備えてい
る。
そして、■は通常時、■はバックアップ移行時、■はバ
ックアップ中、■はバックアップから通常状勘への移行
時を示し、■、■はメインディジタルコントローラMD
oo中失処理装di (OPU)と切!1ilI装置8
WKより行なわれ、◎1■はバックアップ用ディジタル
コントローラBLIDOの中央処理装置(opu)と切
換装置1swKより行なわれるように構成されている。
このように構成されたシステムにおいて、いま、切換装
置1swが異常となり、コントロール中のメインディジ
タルコントローラMDOK鮪1図(b)に示す■動作を
行うと、メインディジタルコントローラMDOのデルタ
ペースが乱されコントロールの異常を来えしてしまう。
また、同様に1切換装置8Wの異常によりバックアップ
中のバックアップ用ディジタルコントローラBUDOK
1/IE1図(a)に示す■動作が起動されると、バッ
クアップ用ディジタルコントローラIIUDOのデータ
ベースが乱されコントロールの異常をきえしてしまう。
これについて更に詳記すれば、いま、メインディジタル
コントL・−ラMDOが制御モード(コントルール・モ
ード)KToって、他方バックアップ用ディジタルコン
トローラB(JDOは待機モード(スタンバイ・モード
)Kあるとする。
このとき、メインディジタルコントローラME)0はバ
ックアップ用データベースを切換装置8Wのバックアッ
プメモリ(RAM)K移すのみであす、バックアップ用
ディジタルコントローラBUDOのメモリはメインディ
ジタルコントローラMDOがダウンし、このダウンに伴
う切換要求信号が来、九ときバックアップメモリ(RA
M)からデータベースを引き堆り(データベースの転送
を受け)コントロールをメインディジタルコントローラ
MDOから引き継げるよう待機している。
しかゐに、この第1図(a) # (b)Fi対称構成
であるため、上記状−下において、切換装@aWの故障
によりメインディジタルコントローラM D OtD 
データベースをバックアップメモリ(RAM) K格納
のデータベースに書換えよとの要求を受けるおそれがあ
ると考えられる。
かかあ要求にし九がって、メインディジタルコントロー
ラMDOのデータベースが書き換えられ九とすると、切
換装置8Wの故障ゆえにそのデータベースは乱され、異
常な制御動作を行う結果となる。
上述のことは、バックアップ用ディジタルコントローラ
BtJDOが制御モードにあり、メインディジタルコン
トローラMDOが待機モードまたは修理中和める場合に
おいて、切換装f8Wの故障でバックアップ用ディジタ
ルコントローラBUDOのデータベースが乱されるとい
う同lsなケースについても考えられる。
本発明は以上の点に鑑み、このような不具合を解法すべ
くなされたバックアップ用データベースの受信方法を提
供するもので、制御モードにあるときコントローラFi
切換装置のバックアップメモリにデータベースを制御サ
イクル毎に転送するのみでそのバックアップメモリから
データペース吸上げの指令がきても吸上げを実行せず、
待機モードKToるときkおいてのみコントローラはバ
ックアップメモリからのデータベース吸上げの指令を受
は付けてこれを実行するようKして、切換装置の故障に
よる擬似の指令信号によるデータベースの乱れを阻止す
るようKしたものである。
以下、図面に基づき本発明の実施例を詳細に説明する。
第2図は本発明によるバックアップ用データベースの受
信方法を実施し走プロセス制#装Uの一実IIIA例を
示すプロッタ図で、説明に必要な部分のみを示す。館2
図において第1図と同一符号のものは相轟部分を示し、
メインディジタルコントロー51MDOとバックアップ
用ディジタルコントロー5BυDOとはメインディジタ
ルコントローラMDOφ1〜φnK対して、バックアッ
プ用ディジタルコントローラBUDOが1台用意される
のが一般的であり、その場合、切換極#ISWもφl〜
φnとn個用意される。この第2図に示す実施例は、説
明の都合上、メインディジタルコントローラMDO1台
に対し、バックアップ用ディジタルコントローラ1台の
場合としている。したかつて、切換装置5w41台であ
る。この誓合、メインとバックアップの区別が不要な完
全な対称構成をなしている。
この#2図において、OPUMFiバスBHMからの各
S情報を収集する中央処理装置、MIMMはバスBHm
からの情報を入力としまたバスBH*に情報を出力する
メモ!J、10iiはバスBHM K接続された入出力
回路、BMMはバッファメモリ、RGMはレジスタ、O
Rmは診断による切!i′!要求信号008と図示しな
いウォッチ・ドックeタイマからの出力信号wet−o
vtt  とを入力とし切換要求信号D−を出力とする
オアゲートで、これらはデータノ・イウエイに接続され
たメインディジタルコントローラMDOを構成していえ
4. 1/P1および /Fbはそれぞれメインディジタルコ
ントローラMDOおよびバックアップ用ディジタルコン
トローラBUDOとの間においてその情報伝送のための
相互接絣であるインターフェイス、RAMはランダム−
アクセス争メモリ(バックアップメモリ)、OPU、は
中央制御装着で、これらはメインディジタルコントロー
ラMDOおよびバックアップ用ディジタルコントローラ
RUDOに接続され、メインディジタルコントローラM
DOの故障に応答しそのメインディジタルコントローラ
MDOのメモリMεMMからバックアップ用ディジタル
コントローラBUDOのメモリMgMmにデータベース
を移すための切換装置8Wを構成している。
(IPUbはバスB111)からの各樽情報を収集する
中央処理装置L  MgMIはバスB11m からの情
報を入力としまたパスBIIK情報を出力するメモリ、
1101はバスBH■に!1続された入出力回路、BM
mはバッファメモリ、RGst:iレジスタ、0RIF
i診断による切m1xs号OOSと図示しないウォッチ
・ドック・タイマからの出力信号wow−outとを入
力とし切換要求信号DIを切換!!装11WK出力する
オアゲートで、これらはデータI・イウエイKm続され
たバックアップ用ディジタルコントローラBUDOを構
成している。
つぎにこの第2図に示す実施例の動作を第3図および#
!4図を参照して説明する。
壕ず、通常メインディジタルコントローラMDQは正常
時ri13図に示す(a) + (b) 、 (a) 
* (j) # (a)−・・の動作を繰返している。
すなわち、(a)は一部の自己診断動作も含む制御動作
期間であり、(b)はメモリMiiM+wのデータベー
スのバッファメモリ11Mm へ転送期間であり、(#
)は自己診断期間であり、(d)は転送許可信号であり
、この信号を受けて切換装置8Wの中央処理装置opu
、はバッファメモIJBMmの自答をランダム・アクセ
ス・メモりRAMへの書禽写しを行う。なお、この第3
図において、!はlサイクルの期間を示す。
この動作により、切換装置8Wのランダム・アクセス・
メモリRAMのプログラムおよびデータのデータベース
はメインディジタルコントローラMDOのメモリMEM
謔のデータベースと常に同じてるゐ、すなわち、完全な
コピーが用意される。
つぎに1 メインディジタルコントa−ラMDOが制御
毫−ド、バックアップ用ディジタルコントローラII[
JDOが待機モードKToるときなfllKとって説明
すると、コントローラがコントロールヲ実行していると
きKはデータベースを切換装置8Wのバックアップメモ
リ(翼ムM)からコントローラに取込む指令が切換極@
gwからきても七れを無視し、上記指令はコントローラ
が待機しているときのみ受は付けられるようKしておく
。すなわち、切mawswのバックアップメモリ(nA
Mi−らデータベース転送の指令が来良場合、バックア
ップ用ディジタルコントローラBLIDOのレジスタ1
0mカラデータベースをメモリMBM−へ格納の実行を
無条件で行うのではなく、継4図のフローテヤートに示
すように自身は1tlJ御モードかどうかを確認し、%
llt、御モードl1cToるときはデータベース書換
えの指令信号を切換装置11SWから送られてきてもそ
れを実行せず、実行するのri蟻待機モード’にあると
きだけとし、この亀待機モードlのときKはバックアッ
プ用ディジタルコントローラBUDOのレジスタRGm
からデータペースをメモリMIMmへ格納する。そして
、格納が完了したならば格納データベースに基づきコン
トロールを行い、データベースを切換装@SWのバック
アップメモリ(RにM)へ転送する。
以上説明したように1本発明によれげ、制御モードにあ
るときデータベース書換えの指令信号を切換装着から送
られてきてもそれを実行せず、実行するのは待機モード
にあるときだけとするようにしたものであるから、全く
同一のソフトウェアをメインディジタルコントローラお
よびバックアップ用ディジタルコントローラに使用して
も、切換装置の異常時にコントロールの不都合を防ぎ、
声常な制御動作を11.lj比することができるので、
夾角上の効果は極めて大である。また、本発aAKよれ
ば、何らハードウェアを追加することなく*埃されるの
で、コスト面からも非常に有利であるという点において
極めて有効である。
【図面の簡単な説明】
第1図は本発明を適用するシステムの概略構成を示す1
12FyJ図、鮪2図は本発明によるバックアップ用デ
ータベースの受信方法を実施したプロセス制御iIl装
着の一爽格例を示すブロック図、13図および第4図は
第2図に示す実施例の動作説明に供するタイムチャート
およびフシ−チャートである。 MDO・拳・φメインディジタルコントローラ、BUD
O・・・・バックアップ用ディジタルコントローラ S
W ・・・・切換装置、Ml!M4MgMm・・・・メ
モリ RAM・・・・ランダム・アクセス・メモリ。 特許比1人 山武ハネウェル株式会社 代理人 山川政樹(I紛為1名) 第1図 (a) S■ 第3図 ((1)  」−−]−− (C)  ・ (d)   “       1 ニー−T−□ 第2図 ■ ■ [ 第4図 第1頁の続き 0発 明 者 富田保雄 東京都大田区西六郷4丁目28番 1号山武ハネウェル株式会社蒲 国王場内 0発 明 者 真貝厚 、東京都大田区西六郷4丁目28番 1号山武ハネウェル株式会社蒲 国王場内 0発 明 者 阿部徹       −東京都大田区西
六郷4丁目28番 1号山武ハネウェル株式会社蒲 田工場内

Claims (1)

    【特許請求の範囲】
  1. 少くと吃1台のメインディジタルコントローラと、バッ
    クアップコントローラと、データ?・イウエイr(それ
    ぞれi#枕された前記メインテイジタルおよびバックア
    ップの両コントローラKm続され、メインディジタルコ
    ントローラの故障に喧答し、そのメインディジタルコン
    トローラのメモリからバッファラフ−コントローラのメ
    モリにデータベースを移すための切換装着とからなるプ
    ロセス制御装置S−において、制御モードにあるときコ
    ントローラは前記切換装#にデータベースを制御サイク
    ル毎に転送するのみで該切換装置からデータペース吸上
    けの指令が来ても吸上げを実行せず、待機モードKTo
    るときにおいてのみコントローラは前記切#装瞳からの
    データベース吸上げの指令を受は付けてこれを実行する
    ようになし、該切換装置の故障による擬似の指令信号に
    よるデータベースの乱れを明正し得るようにしたことを
    特徴とするバックアップ用データベースの受信方法。
JP57014384A 1982-02-02 1982-02-02 バツクアツプ用デ−タベ−スの受信方法 Pending JPS58132803A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57014384A JPS58132803A (ja) 1982-02-02 1982-02-02 バツクアツプ用デ−タベ−スの受信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57014384A JPS58132803A (ja) 1982-02-02 1982-02-02 バツクアツプ用デ−タベ−スの受信方法

Publications (1)

Publication Number Publication Date
JPS58132803A true JPS58132803A (ja) 1983-08-08

Family

ID=11859552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57014384A Pending JPS58132803A (ja) 1982-02-02 1982-02-02 バツクアツプ用デ−タベ−スの受信方法

Country Status (1)

Country Link
JP (1) JPS58132803A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50143989A (ja) * 1974-05-09 1975-11-19

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50143989A (ja) * 1974-05-09 1975-11-19

Similar Documents

Publication Publication Date Title
EP0239078B1 (en) Register saving/restoring system
EP0055623A2 (en) Direct memory-access mode for a high-speed memory system
JPS58132803A (ja) バツクアツプ用デ−タベ−スの受信方法
EP0423773A2 (en) Emergency resumption processing apparatus for an information processing system
JPH1069470A (ja) マルチプロセッサシステム
JPH05189232A (ja) 自動化装置およびその作動方法
JP2693627B2 (ja) プログラマブルコントローラの二重化システム
JPS6259333B2 (ja)
RU1798801C (ru) Устройство дл реконфигурации многопроцессорной системы
JPH0675653A (ja) 計算機冗長制御方式
JPH0751609Y2 (ja) プログラマブルコントローラの故障情報記憶回路
JPH0346050A (ja) 入出力制御装置の拡張方式
JPH0218739B2 (ja)
JPH0551921B2 (ja)
JPH11338712A (ja) 割込順序保存回路
JP2896207B2 (ja) A/d変換装置
JPH0195349A (ja) 入出力装置
JPS63143632A (ja) 情報処理装置の緊急時制御方式
JPH02220159A (ja) アダプタ制御方式
JPS6043784A (ja) 2重化プロセツサシステム
JPS61245262A (ja) 半導体記憶装置
JPS6148021A (ja) 計算機のリセツト回路
JPS597971B2 (ja) 入出力装置の制御方式
JPS61180338A (ja) 割込入力装置
JPH05289764A (ja) 情報処理システムの自動復帰方式