JPH0218739B2 - - Google Patents

Info

Publication number
JPH0218739B2
JPH0218739B2 JP59055916A JP5591684A JPH0218739B2 JP H0218739 B2 JPH0218739 B2 JP H0218739B2 JP 59055916 A JP59055916 A JP 59055916A JP 5591684 A JP5591684 A JP 5591684A JP H0218739 B2 JPH0218739 B2 JP H0218739B2
Authority
JP
Japan
Prior art keywords
day
week
power
self
diagnosis program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59055916A
Other languages
English (en)
Other versions
JPS60200345A (ja
Inventor
Masahiro Teranishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP59055916A priority Critical patent/JPS60200345A/ja
Publication of JPS60200345A publication Critical patent/JPS60200345A/ja
Publication of JPH0218739B2 publication Critical patent/JPH0218739B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は計算機システムにおいて電源投入時に
自動的に走行される自己診断プログラムの過剰な
走行を抑制するための走行カツト方式に関する。
〔技術の背景〕
一般に使用されている計算機システムでは、運
用開始に先立つて、システムの状態が正常である
か否かを調べるために、自己診断プログラム(プ
リケアとも呼ばれる)を用いてチエツクを行つて
いる。
従来は、この自己診断プログラムを電源投入に
より自動的に起動するようにしており、そのた
め、たとえば節電などの目的で、1日のうちに数
回にわたつて電源の投入/切断が繰り返されるよ
うな利用者のシステムの場合、電源投入のたびに
自己診断プログラムが走行することになり、その
際通常では1分間内外の時間が費やされる。そし
て自己診断プログラムの実行が正常終了するまで
は、端末のデイスプレイにはシステム画面など何
も出力されないため、利用者はその間ただ待ち続
けなければならず、時間の無駄が生じるという問
題があつた。
しかも、実際上はこのよう1日に数回も自己診
断プログラムによるチエツクを行つても、その利
点はほとんどなく、一般のシステムでは朝行われ
る最初の1回のチエツクだけでシステムの信頼性
を保持するには十分であることが多い。
〔発明の目的および構成〕
本発明の日的は、計算機システムにおいて電源
投入の回数とは関係なしに1日に1回だけに制限
できる手段を提供することにあり、本発明の原理
は、計算機システム内の時計ユニツトにおける通
常用いられない曜日機能を利用して、日毎にリセ
ツトされるラツチ機構を擬似的に構成し、これに
より自己診断プログラムの走行制御を行うもので
ある。ラツチ機構は最初のトリガでラツチされる
と、その後リセツトされるまではトリガに対して
不感となり、状態を変化させない性質をもつ。そ
こで、電源投入をトリガ条件とすれば、毎日、最
初の電源投入にだけ応動する制御手段が実現でき
る。
それにより本発明の構成は、曜日機能をもつ時
計ユニツトをそなえた計算機システムにおいて、
予め定められた固定の曜日を記憶する曜日記憶手
段と、電源投入検出手段とをそなえ、該電源投入
検出手段が電源投入を検出したとき、上記時計ユ
ニツト内の曜日と上記曜日記憶手段に記憶されて
いる固定の曜日とを取り出して比較し、双方の曜
日が不一致のときには自己診断プログラムを実行
するとともに上記時計ユニツト内の曜日を上記曜
日記憶手段に記憶されている固定の曜日に変更
し、また双方の曜日が一致した場合には自己診断
プログラムを実行することなく、次の処理を実行
することを特徴とするものである。
〔発明の実施例〕
以下に本発明の詳細を実施例したがつて説明す
る。
第1図は本発明が対象とする時計ユニツトをそ
なえた一般的な計算機システムの構成図である。
図中、1は計算機システム、2はCPU、3は
主メモリ、4は時計ユニツト、5乃至7は他の
I/Oユニツト、8はバス、41は時間カウン
タ、42は日付レジスタ、3は曜日レジスタを表
している。
時計ユニツト4は、図示されないバツクアツプ
電池をそなえ、計算機システム全体の電源の投
入/切断とは、無関係に、24時間動作を行うよう
になつている。時間カウンタ41、日付レジスタ
42、曜日レジスタ43はそれぞれCPU2によ
つて任意に読み出されかつ設定されることができ
る。
本発明は、一般の計算機システムでは時計ユニ
ツト4の時間および日付機能のみを使用し、曜日
機能は空いていることを着目して行われたもので
ある。次に概要を説明する。
第2図は、本発明の1実施例の構成図であり、
第1図の計算機システムにおいて、CPU2、主
メモリ3、時計ユニツト4を中心にして実行され
る動作を機能ブロツクで示したものである。図
中、9は電源スイツチ、10は電源投入検出部、
11はラツチ機構、12は固定曜日記憶部、43
は曜日レジスタ、13は比較部、14は転送制御
部、15は自己診断プログラム実行部、16は通
常ジヨブ実行部を表す。
電源スイツチ9が投入されると、電源投入検出
部10は電源電圧の立ち上がりを検出し、ラツチ
機構11を起動する。
固定曜日記憶部12の内容をAとし、曜日レジ
スタ43の内容をBとしたき、比較部13は、電
源投入検出部10により起動されると、2つの入
力A,BについてA≠Bを調べ、A≠Bが成り立
てば、転送制御部14へ結果を帰還して。固定曜
日記憶部12の内容を曜日レジスタ43へ移し、
他方A=Bならば何もしないことにより、ラツチ
すなわち自己保持動作を行う。このA=Bの状態
では、の後再び電源投入検出部10から起動して
も変化は生じない。
ラツチ機構11の上記した自己保持状態が破ら
れるのは、時計ユニツト4において24時間毎に繰
り返される曜日更新動作によつてであり、そのと
き曜日レジスタ43の内容はめ定められている次
の曜日となる。その結果、電源投入検出部10が
電源投入を検出してラツチ機構11を起動する
と、比較部13はA≠Bを検出し、自己保持動作
を行う。
このようにして、ラツチ機構11は、24時間毎
に1回だけ電源投入検出部10からの起動に対し
てラツチ機構が応答しない場合および自己診断プ
ログラム実行部15が自己処理を正常終了した場
合には、通常ジヨブ実行部16が能動化される。
第3図は、上述した動作を概略フローで示した
ものである。次に具体例を用いて動作を説明す
る。
たとえば固定曜日が“日曜日”であつて曜日レ
ジスタ43の内容が“月曜日”であつたものとす
れば、最初の電源時には比較の結果A≠Bとな
り、不一致が得られる。このように、比較した2
つの曜日が異なつている場合には、自己診断プロ
グラムを実行する。そして実行後に固定曜日の
“日曜日”を曜日レジスタ43に設定する。この
結果、当日さらに電源の切断と再投入が行われた
際に生じる比較では、固定曜日の“日曜日”と曜
日レジスタ43の内容“日曜日”とが一致するの
で、この場合には自己診断プログラムを実行せず
に直接通常ジヨブを実行する。曜日レジスタ43
の内容は翌日になるまで“日曜日”のままである
ので、それまでは何度電源投入を行つても、自己
診断プログラムはもはや実行されることはない。
しかし、翌日になると、曜日レジスタ43の内
容は“月曜日”に変わり、電源投入が行われる
と、固定曜日の“目曜日”との間で曜日の不一致
が得られる。そして自己診断プログラムが実行さ
れ、その後前回と同様に曜日レジスタ43に“日
曜日”が設定される。このようにして、当日その
後に行われる電源投入に際しては、全て自己診断
プログラムの実行をなしにするとができ、同様に
して、後続のどの日においても、“月曜日”と
“日曜日”のみを用いた繰り返し動作により、自
己診断プログラムの走行カツト制御を行うことが
できる。固定曜日はどの曜日であつてもよく、ま
た実際には存在しない仮想的な曜日を用いること
も可能である。
〔発明の効果〕 以上のように、本発明によれば、既存の時計ユ
ニツトの機能を利用することにより、特別のハー
ドウエアの増加なしに自己診断プログラムの走行
を1日に1回、最初の電源投入時だけ制限するこ
とができ、時間の無駄を生じることなく節電等の
ための電源切断/投入を何度でも繰り返すことが
できる。
【図面の簡単な説明】
第1図は本発明が対象とする時計ユニツトをそ
なえた計算機システムの構成図、第2図は本発明
の1実施例の構成図、第3図はその概略フロー図
である。 図中、9は電源スイツチ、10は電源投入検出
部、11はラツチ機構、12は固定曜日記憶部、
13は比較部、14は転送制御部、15は自己診
断プログラム実行部、16は通常ジヨブ実行部、
43は時計ユニツト曜日レジスタを表す。

Claims (1)

    【特許請求の範囲】
  1. 1 曜日機能をもつ時計ユニツトをそなえた計算
    機システムにおいて、予め定められた固定の曜日
    を記憶する曜日記憶手段と、電源投入検出手段と
    をそなえ、該電源投入検出手段が電源投入を検出
    したとき、上記時計ユニツト内の曜日と上記曜日
    記憶手段に記憶されている固定の曜日とを取り出
    して比較し、双方の曜日が不一致のときには自己
    診断プログラムを実行するとともに上記時計ユニ
    ツト内の曜日を上記曜日記憶手段に記憶されてい
    る固定の曜日に変更し、また双方の曜日が一致し
    た場合には自己診断プログラムを実行することな
    く、次の処理を実行することを特徴とする自己診
    断プログラム走行カツト方式。
JP59055916A 1984-03-23 1984-03-23 自己診断プログラム走行カツト方式 Granted JPS60200345A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59055916A JPS60200345A (ja) 1984-03-23 1984-03-23 自己診断プログラム走行カツト方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59055916A JPS60200345A (ja) 1984-03-23 1984-03-23 自己診断プログラム走行カツト方式

Publications (2)

Publication Number Publication Date
JPS60200345A JPS60200345A (ja) 1985-10-09
JPH0218739B2 true JPH0218739B2 (ja) 1990-04-26

Family

ID=13012428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59055916A Granted JPS60200345A (ja) 1984-03-23 1984-03-23 自己診断プログラム走行カツト方式

Country Status (1)

Country Link
JP (1) JPS60200345A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4693870B2 (ja) * 2008-06-06 2011-06-01 富士通セミコンダクター株式会社 半導体装置

Also Published As

Publication number Publication date
JPS60200345A (ja) 1985-10-09

Similar Documents

Publication Publication Date Title
JPH077317B2 (ja) システム再起動装置
JPH0291749A (ja) 不揮発型半導体メモリ装置
JP3617877B2 (ja) コンピュータシステムおよびその自動起動方法
JPH0218739B2 (ja)
JPH0728572A (ja) 停電時自動データ保存装置
JPS6363935B2 (ja)
JPH0833838B2 (ja) コンピユ−タシステム
JPH01205343A (ja) 電子計算機システムにおけるプロセスの中断再開方式
JPH06119257A (ja) 内部状態退避構造を内蔵した大規模集積回路
JPH0687213B2 (ja) データ処理装置
JP2870083B2 (ja) ウオッチドッグタイマ内蔵マイクロコンピュータ
JPS59133620A (ja) 復電時の自動運転方式
JPH0120775B2 (ja)
JPH05289764A (ja) 情報処理システムの自動復帰方式
JPS6011916A (ja) 計算機使用限定方式
JPS5835648A (ja) プログラム実行制御方式
JPS59178552A (ja) 自己診断制御方式
JPH02139614A (ja) Ac駆動型パーソナルコンピュータ
JPS63298654A (ja) マイクロコンピユ−タ
JPH04246711A (ja) パーソナルコンピュータの障害復旧方式
JPH0395634A (ja) 計算機システム再起動制御方式
JP2000187518A (ja) コンピュータシステム
JPH05265602A (ja) パワーマネージメント制御装置
JPH0413346A (ja) 電子交換機
JPH06289948A (ja) システム再起動装置