JPS58131733A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58131733A JPS58131733A JP1316182A JP1316182A JPS58131733A JP S58131733 A JPS58131733 A JP S58131733A JP 1316182 A JP1316182 A JP 1316182A JP 1316182 A JP1316182 A JP 1316182A JP S58131733 A JPS58131733 A JP S58131733A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- semiconductor device
- sio2 film
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 29
- 239000010703 silicon Substances 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000002347 injection Methods 0.000 claims abstract description 7
- 239000007924 injection Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 238000010893 electron trap Methods 0.000 abstract description 2
- -1 silicon ions Chemical class 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 10
- 229910052681 coesite Inorganic materials 0.000 abstract 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract 5
- 239000000377 silicon dioxide Substances 0.000 abstract 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract 5
- 229910052682 stishovite Inorganic materials 0.000 abstract 5
- 229910052905 tridymite Inorganic materials 0.000 abstract 5
- 238000001259 photo etching Methods 0.000 abstract 2
- 238000000576 coating method Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 230000000415 inactivating effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/3115—Doping the insulating layers
- H01L21/31155—Doping the insulating layers by ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置に係り、特６二半等体基体表［ｋ
Ｉ≦：設けられる絶縁被膜の改良Ｃ：関する・一般Ｃ二
、半導体基体表面の保護膜として。
Ｉ≦：設けられる絶縁被膜の改良Ｃ：関する・一般Ｃ二
、半導体基体表面の保護膜として。
ＰＥＧ （リン・ケイ酸ガラス）、８４．〜 （窒化シ
リコン） ａ Ａｔ、 ０． （アルミナ）、８直Ｃ（
シリコンカーバイド）、８ｉ（Ｊｍ （＃化シリコン
）等の無機＃４！！、縁被膜、及びポリイミド樹脂等の
有機絶縁被膜が広く用いられている。
リコン） ａ Ａｔ、 ０． （アルミナ）、８直Ｃ（
シリコンカーバイド）、８ｉ（Ｊｍ （＃化シリコン
）等の無機＃４！！、縁被膜、及びポリイミド樹脂等の
有機絶縁被膜が広く用いられている。
Ｆ８Ｇ＄は、Ｎｉ等のアルカリイオン！不活性化する強
い働きを有しているが１反面、電極材料の電融Ｙ引き起
こしや丁い欠点があった。
い働きを有しているが１反面、電極材料の電融Ｙ引き起
こしや丁い欠点があった。
この発明は上紀実情感：鑑みてなされたもので。
その目的は、電気的（：安定で信頼性の商い絶縁被膜！
有する半導体装ｔを提供すること６−ある・以下％図面
を参照してこの発明の一実施例を説明する・第１図（１
）〜（Ｃ）はバイポーラ素子の製造工程を示すものであ
る。すなわち、まず、第１図（ａ）に示すようにＮ型の
シリコン基体７７中に１周知の写真蝕刻法、拡散法等に
より能動素子、例えばＮＰＮ ）ランジスタ１２を形
成した後、シリコン基体１１の表面に絶縁被膜例えば８
ｉＵ、＊ＪｌｌＹ形成する。次Ｉ：、ｌｌＡｌ１図（ｂ
）に示すように、５ｉｔ）、 膜１３中（：シリコン
をイオン注入し、過剰シリコンを含有した８ｉ（Ｊ、腺
１４を形成する・このシリコンの注入蓋は１０〜１Ｏｃ
Ｉ１１ の範囲とする・最後に、第ｌ因（ｃ） Ｃ示
すよう１；１通常の写真−側法等により電極配このよう
にして製造された半導体装置におし・ては、ＳｔＯ，膜
１４中の過剰シリコンがエレクトロンインジエクレヨン
サイト（１１子の注入源）となり、８１０．膜１４中Ｃ
；存在するエレクトロントラップの準位を占拠せしめ不
活性化する。
有する半導体装ｔを提供すること６−ある・以下％図面
を参照してこの発明の一実施例を説明する・第１図（１
）〜（Ｃ）はバイポーラ素子の製造工程を示すものであ
る。すなわち、まず、第１図（ａ）に示すようにＮ型の
シリコン基体７７中に１周知の写真蝕刻法、拡散法等に
より能動素子、例えばＮＰＮ ）ランジスタ１２を形
成した後、シリコン基体１１の表面に絶縁被膜例えば８
ｉＵ、＊ＪｌｌＹ形成する。次Ｉ：、ｌｌＡｌ１図（ｂ
）に示すように、５ｉｔ）、 膜１３中（：シリコン
をイオン注入し、過剰シリコンを含有した８ｉ（Ｊ、腺
１４を形成する・このシリコンの注入蓋は１０〜１Ｏｃ
Ｉ１１ の範囲とする・最後に、第ｌ因（ｃ） Ｃ示
すよう１；１通常の写真−側法等により電極配このよう
にして製造された半導体装置におし・ては、ＳｔＯ，膜
１４中の過剰シリコンがエレクトロンインジエクレヨン
サイト（１１子の注入源）となり、８１０．膜１４中Ｃ
；存在するエレクトロントラップの準位を占拠せしめ不
活性化する。
従って、半導体表面が改善され、他軸性が向上する・第
２図は過剰シリコンを含有する８１０嘗膜１４により被
覆されたＮＰＮ ）ランジスタ（実線■）と、８１０
雪中にリン（約ン含有するＰ２Ｏ農により被覆されたＮ
ＰＮ ）ランジスタ（破線◎）とを比較して示す１ｃ
（コレゲタ電流）−ｈ□（１１梳増幅率）特性内、第３
因は同じ（ＢＴＱ（Ｂｉａｓ 工ｅｍｐｅｒｍｔｕｒｅ
）試験１；おけるｈＦＩＣの劣化状態を示す図である
・明らかに、過剰シリコンを含有した万が特性が良く、
特≦二最時間、のＢＴ試躾５二おいてもｈ□は殆ど劣化
することがない・ｗＪ４因は他の実施例を示すもので、
ＭＬ）８←（Ｍｅｔａｌ （Ｊｘｉｄｅ ！！ｅｍｉ
ｃｏｎｄｕｃｔｏｒ ）素子のゲート絶縁膜に過剰シリ
コンを含有した絶縁被膜を用いたものである・同図Ｃ二
おいて、２７はＮ型シリコン基体、７２はソースとなる
Ｐ＋型層、２２はドレインとなるＰ型層、２４は過剰シ
リコンを含有するｓ＆Ｏ８膜、２５はゲート電極、２６
はソース電極、２７はドレイン電極である。第５図及び
第６因はしきい値電圧■ｔｈの変動を、過剰シリコンを
含有した８１Ｏ３膜２４により被覆されたＰチャンネル
ＭＯ８）ランジスタと、過剰シリコンを含有しない８ｉ
０１により被覆されたＰチャンネル間０８トランジスタ
とを比較して示す囚である・これ１：よれば、過剰シリ
コンを含有した旧υ、ＦＩ４１４を用いた方が、活性な
トラップ密度が約２オーダー下がるため−Ｖｔｈが低減
化され、長時間のＢＴ試験Ｃ二おいても変動せず信頼性
が向上する・ ここで、ゲート絶縁膜中Ｃ；過剰シリコンが大過剰区；
存在すると過剰なエレクトロンインジエグション（電子
注入）Ｃ：よってリーク電流を誘起するため、シリコン
イオンの注入量をゲート絶縁膜の膜厚、膜質≦一応じて
最適化する必要がある・ 尚、上記実施例≦二おいては、過剰シリコンを含有させ
る絶縁被膜として８ゑ０について説明したが、これに限
定するものではなく、その他８輸Ｎ、等のシリコンを含
有する絶縁被膜、あるいはシリコンを含有しないＡｔ、
０−等の絶縁被膜であっても適用可能である・ 以上のようにこの発明感−よれば、絶縁被膜中（＝過剰
シリコンを含有させるよりにしたので。
２図は過剰シリコンを含有する８１０嘗膜１４により被
覆されたＮＰＮ ）ランジスタ（実線■）と、８１０
雪中にリン（約ン含有するＰ２Ｏ農により被覆されたＮ
ＰＮ ）ランジスタ（破線◎）とを比較して示す１ｃ
（コレゲタ電流）−ｈ□（１１梳増幅率）特性内、第３
因は同じ（ＢＴＱ（Ｂｉａｓ 工ｅｍｐｅｒｍｔｕｒｅ
）試験１；おけるｈＦＩＣの劣化状態を示す図である
・明らかに、過剰シリコンを含有した万が特性が良く、
特≦二最時間、のＢＴ試躾５二おいてもｈ□は殆ど劣化
することがない・ｗＪ４因は他の実施例を示すもので、
ＭＬ）８←（Ｍｅｔａｌ （Ｊｘｉｄｅ ！！ｅｍｉ
ｃｏｎｄｕｃｔｏｒ ）素子のゲート絶縁膜に過剰シリ
コンを含有した絶縁被膜を用いたものである・同図Ｃ二
おいて、２７はＮ型シリコン基体、７２はソースとなる
Ｐ＋型層、２２はドレインとなるＰ型層、２４は過剰シ
リコンを含有するｓ＆Ｏ８膜、２５はゲート電極、２６
はソース電極、２７はドレイン電極である。第５図及び
第６因はしきい値電圧■ｔｈの変動を、過剰シリコンを
含有した８１Ｏ３膜２４により被覆されたＰチャンネル
ＭＯ８）ランジスタと、過剰シリコンを含有しない８ｉ
０１により被覆されたＰチャンネル間０８トランジスタ
とを比較して示す囚である・これ１：よれば、過剰シリ
コンを含有した旧υ、ＦＩ４１４を用いた方が、活性な
トラップ密度が約２オーダー下がるため−Ｖｔｈが低減
化され、長時間のＢＴ試験Ｃ二おいても変動せず信頼性
が向上する・ ここで、ゲート絶縁膜中Ｃ；過剰シリコンが大過剰区；
存在すると過剰なエレクトロンインジエグション（電子
注入）Ｃ：よってリーク電流を誘起するため、シリコン
イオンの注入量をゲート絶縁膜の膜厚、膜質≦一応じて
最適化する必要がある・ 尚、上記実施例≦二おいては、過剰シリコンを含有させ
る絶縁被膜として８ゑ０について説明したが、これに限
定するものではなく、その他８輸Ｎ、等のシリコンを含
有する絶縁被膜、あるいはシリコンを含有しないＡｔ、
０−等の絶縁被膜であっても適用可能である・ 以上のようにこの発明感−よれば、絶縁被膜中（＝過剰
シリコンを含有させるよりにしたので。
電気的Ｃ；安定で信頼性の＾い半導体装Ｉｉｉ′Ｉｋ提
供できる・
供できる・
第１ 因（ａ）〜（ｅ）はこの発明の一実施例５二係る
バイポーラ素子の製造工程を示す断面図、Ｉ！２図は上
記バイポーラ素子のｈｙｍｍ性を従来と比較して示す図
、第３因は同じくｈＦＩＣの劣化状態を示す因、第４因
はこの発明の他の実施例Ｃ：係るＭ０８ｇ子の断面図、
第５因及び第６因はそれぞれ上ｇＢ Ｍ０８累子の■□
特性な従来と比較して示す因である・ ７１…Ｎ型シリコン基体、１２…ＮＰＮ）ランジスタ、
Ｊ４・・・過剰シリコンを含有した８ ｒ ＯＨ風、１
６・・・電極配線。 出願人代理人 弁理士 鈴江武彦
バイポーラ素子の製造工程を示す断面図、Ｉ！２図は上
記バイポーラ素子のｈｙｍｍ性を従来と比較して示す図
、第３因は同じくｈＦＩＣの劣化状態を示す因、第４因
はこの発明の他の実施例Ｃ：係るＭ０８ｇ子の断面図、
第５因及び第６因はそれぞれ上ｇＢ Ｍ０８累子の■□
特性な従来と比較して示す因である・ ７１…Ｎ型シリコン基体、１２…ＮＰＮ）ランジスタ、
Ｊ４・・・過剰シリコンを含有した８ ｒ ＯＨ風、１
６・・・電極配線。 出願人代理人 弁理士 鈴江武彦
Claims (1)
- （１１半導体基体と、この半導体基体の一生曲上に設け
られた過剰シリコンを含有する絶縁被膜とＶ具備したこ
とを特徴とする半導体装置・（２） 前記過剰シリコ
ンの注入蓋がＩ Ｘ １０１２〜２Ｘ１０ ｃｍ
であることを特徴とする特許請求の範囲第１項記載の半
導体装置・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1316182A JPS58131733A (ja) | 1982-01-29 | 1982-01-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1316182A JPS58131733A (ja) | 1982-01-29 | 1982-01-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58131733A true JPS58131733A (ja) | 1983-08-05 |
Family
ID=11825442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1316182A Pending JPS58131733A (ja) | 1982-01-29 | 1982-01-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58131733A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60148140A (ja) * | 1984-01-13 | 1985-08-05 | Nec Corp | 半導体装置 |
| JPS60148141A (ja) * | 1984-01-13 | 1985-08-05 | Nec Corp | 好ましい・素子絶縁分離形成方法を有する半導体装置の製造方法 |
| JPS62263658A (ja) * | 1986-05-12 | 1987-11-16 | Toshiba Corp | 半導体装置およびその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51130171A (en) * | 1975-05-07 | 1976-11-12 | Sony Corp | Semiconductor device |
| JPS52115785A (en) * | 1976-01-22 | 1977-09-28 | Western Electric Co | Process for coating substrate |
| JPS5632732A (en) * | 1979-08-27 | 1981-04-02 | Mitsubishi Electric Corp | Semiconductor device |
| JPS5643731A (en) * | 1979-09-17 | 1981-04-22 | Mitsubishi Electric Corp | Film forming method |
-
1982
- 1982-01-29 JP JP1316182A patent/JPS58131733A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51130171A (en) * | 1975-05-07 | 1976-11-12 | Sony Corp | Semiconductor device |
| JPS52115785A (en) * | 1976-01-22 | 1977-09-28 | Western Electric Co | Process for coating substrate |
| JPS5632732A (en) * | 1979-08-27 | 1981-04-02 | Mitsubishi Electric Corp | Semiconductor device |
| JPS5643731A (en) * | 1979-09-17 | 1981-04-22 | Mitsubishi Electric Corp | Film forming method |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60148140A (ja) * | 1984-01-13 | 1985-08-05 | Nec Corp | 半導体装置 |
| JPS60148141A (ja) * | 1984-01-13 | 1985-08-05 | Nec Corp | 好ましい・素子絶縁分離形成方法を有する半導体装置の製造方法 |
| JPS62263658A (ja) * | 1986-05-12 | 1987-11-16 | Toshiba Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5928370A (ja) | 半導体装置 | |
| JPS6050960A (ja) | 半導体装置 | |
| US6649455B2 (en) | SOI type MOS element and manufacturing method thereof | |
| JPS58131733A (ja) | 半導体装置 | |
| JPH0964205A (ja) | 窒化シリコン膜の形成方法 | |
| JPS60247974A (ja) | 半導体装置 | |
| JPS62136867A (ja) | 半導体装置 | |
| US5219766A (en) | Semiconductor device having a radiation resistance and method for manufacturing same | |
| JPH0552069B2 (ja) | ||
| JPS59135768A (ja) | 半導体装置の製造方法 | |
| JPS6193641A (ja) | 半導体装置 | |
| JP2676769B2 (ja) | 半導体装置 | |
| JPS6053470B2 (ja) | 半導体メモリの製造方法 | |
| JPS58138066A (ja) | Ｍｏｓｓｉｔ集積回路 | |
| JPS6155963A (ja) | 半導体装置 | |
| JPS6029229B2 (ja) | 半導体集積回路装置 | |
| JP3297548B2 (ja) | Ｓｏｉ半導体集積回路装置の製造方法 | |
| JPS57188866A (en) | Manufacture of semiconductor device | |
| JPS60223132A (ja) | 半導体装置およびその製造方法 | |
| JPH0462975A (ja) | 半導体装置 | |
| JPS59114859A (ja) | 半導体装置およびその製造方法 | |
| JPS62221157A (ja) | 耐放射線半導体装置 | |
| JPS59194462A (ja) | 半導体装置 | |
| JPS60195928A (ja) | 半導体装置の製造方法 | |
| JPH06302790A (ja) | 絶縁分離基板の製造方法 |