JPS581306A - 高入力インピ−ダンス差動増幅回路 - Google Patents
高入力インピ−ダンス差動増幅回路Info
- Publication number
- JPS581306A JPS581306A JP56098403A JP9840381A JPS581306A JP S581306 A JPS581306 A JP S581306A JP 56098403 A JP56098403 A JP 56098403A JP 9840381 A JP9840381 A JP 9840381A JP S581306 A JPS581306 A JP S581306A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- input
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、特にバイポーラトランジスタｌＣに適した高
入力インピーダンスの差動増巾回路に関するものである
。
入力インピーダンスの差動増巾回路に関するものである
。
従来会知の差動増巾回路を使用した演算増巾回路として
は第１図の回路がある。第１図に於てトランジスタＱ＊
ｓＱ諺は差動対を構成している。トランジスタＱｓはト
ランジスタＱ＊ｓＱｓの能動負荷としてのカレントミラ
ー回路を構成しており、高ゲインを得られる様になって
いる。定電障吸込ｉｌｌはトランジスタＱＢ、Ｑ■の動
作電流な与えている。
は第１図の回路がある。第１図に於てトランジスタＱ＊
ｓＱ諺は差動対を構成している。トランジスタＱｓはト
ランジスタＱ＊ｓＱｓの能動負荷としてのカレントミラ
ー回路を構成しており、高ゲインを得られる様になって
いる。定電障吸込ｉｌｌはトランジスタＱＢ、Ｑ■の動
作電流な与えている。
パワー増巾回路２は入力電流！Ａを出力電流ＩＢとして
出力端子３より負荷ＲＬＫｔＩＬす。
出力端子３より負荷ＲＬＫｔＩＬす。
出電ｆｉＩＢは演算増巾器の出力となる。、位相補償用
のコンデンサＣはこの演算増巾器を負帰還増巾器とした
時゛発振しない様和する。第１図に於てトランジスタＱ
ｓのベースは負側入力端子、トランジ不りＱｌのベース
は正側の入力端子となり、トランジスタＱｌのベースを
図中の点層の如く、負荷抵抗ＲＬの所定の分割比の所Ｋ
Ｗ続する事により同相増巾回路として動作する事になる
。
のコンデンサＣはこの演算増巾器を負帰還増巾器とした
時゛発振しない様和する。第１図に於てトランジスタＱ
ｓのベースは負側入力端子、トランジ不りＱｌのベース
は正側の入力端子となり、トランジスタＱｌのベースを
図中の点層の如く、負荷抵抗ＲＬの所定の分割比の所Ｋ
Ｗ続する事により同相増巾回路として動作する事になる
。
こ＼でこの演算増巾器か理想的に作動する為には入力信
号の信号源貴インピーダンスに対して演算増巾器の入力
インピーダンスか無視し得るＩｌ［Ｋ充分高くなってい
る事、演算増巾器の入力オフセット電圧が無視し得る程
ｆＫ児分小さくなっている事、周波数帯域を必要な範囲
に於て充分確保している事が少くとも必要条件である。
号の信号源貴インピーダンスに対して演算増巾器の入力
インピーダンスか無視し得るＩｌ［Ｋ充分高くなってい
る事、演算増巾器の入力オフセット電圧が無視し得る程
ｆＫ児分小さくなっている事、周波数帯域を必要な範囲
に於て充分確保している事が少くとも必要条件である。
さて、次にこの演算増巾器について入力オフセット電圧
の考察を行う。以下、吸込電流源１の吸込電流を！。と
し、トランジスタＱ＊ｓＱｍのベースエミッタ接合の面
積は等しく、又直流増幅率ｈＰＩも等しいものとｊ４ト
ランジスタＱｓの”ＦＥはオフセット電圧に影響するが
、仁−ではトランジスタＱｓのり、のオフセット電圧に
対する影響を述べるのが目的でないのでｈＦｌは充分に
高ｒものとする。さて、トランジスタＱ＊ｓＱ＊のコレ
クタ電流をそれぞれ！ｃ森、ＩＣ１とすると。
の考察を行う。以下、吸込電流源１の吸込電流を！。と
し、トランジスタＱ＊ｓＱｍのベースエミッタ接合の面
積は等しく、又直流増幅率ｈＰＩも等しいものとｊ４ト
ランジスタＱｓの”ＦＥはオフセット電圧に影響するが
、仁−ではトランジスタＱｓのり、のオフセット電圧に
対する影響を述べるのが目的でないのでｈＦｌは充分に
高ｒものとする。さて、トランジスタＱ＊ｓＱ＊のコレ
クタ電流をそれぞれ！ｃ森、ＩＣ１とすると。
入力オフセット電圧）ＷｉｍはトランジスタＱ１．Ｑ−
のベースエミッタ電圧の差として表現されるので以下の
郷式が成立する。
のベースエミッタ電圧の差として表現されるので以下の
郷式が成立する。
Ｉ＠ｌ臣 Ｘム十夏匂 ・・
・（！１）（２）、（３）式より （１）、 （３）、（４）式より り、、＞＞ｔとすれば １１ Ｉム −− となる。
・（！１）（２）、（３）式より （１）、 （３）、（４）式より り、、＞＞ｔとすれば １１ Ｉム −− となる。
従って入力オフセット電圧を小さくする為に４家
の条件を洞門しなければならない。
一方トランジスタＱｓｓＱｓの入力電流Ｉ Ｉｍは次の
様である。即ち、■ −くく１が ！・ 満足されているものとすれば！−電中！・ｌであるので
トランジスタＱ＊ ｓ Ｑｓのベース入力電流！ｉは＃
舊ソ等しく であるので入力電流を少くする為には夏 を小さくする
か、ｈ を大に丁れば良い、ところがｈｒＶは限界カ
ミあり％別に高ｉものはＩＣの量産性、ある−は耐圧に
問題かある。
様である。即ち、■ −くく１が ！・ 満足されているものとすれば！−電中！・ｌであるので
トランジスタＱ＊ ｓ Ｑｓのベース入力電流！ｉは＃
舊ソ等しく であるので入力電流を少くする為には夏 を小さくする
か、ｈ を大に丁れば良い、ところがｈｒＶは限界カ
ミあり％別に高ｉものはＩＣの量産性、ある−は耐圧に
問題かある。
又！ｏｔ小さくするのは定電流回路に高抵抗を必要とす
るのでＩＣの面積を大きくしたけれにならず、高抵抗領
域は抵抗値のバラツキも大和なるので、価格的にも、量
産性についてもかなり不利である。又Ｉ・を小さくする
と（６）式を満足させる為にはＩＡ＆小さくしなければ
ならないので負荷ＲＬ＆駆動するパワー増幅囲路２はゲ
インを大き（しなければならない。ところでパワー増幅
囲路２のゲインを太き（″ｒる為には増巾手段数を多段
和しなければならない。その為位相廻りがかなりおきる
ので、位相補償の為のコンデンサＣの容量を増加させな
ければならない、従ってコンデンサＣをＩＣ内に設ける
とＩＣの面積が増加するという欠点及びコンデンサＣの
容量を増加する事［！３１周波数帯械が狭くなる欠点か
生じる。つまり、入力電流１１＋ａ′４Ｉ：小さくする
為ＫＩｅＶ小さくするのは一般的にＩＣの構成上不利な
条件である。
るのでＩＣの面積を大きくしたけれにならず、高抵抗領
域は抵抗値のバラツキも大和なるので、価格的にも、量
産性についてもかなり不利である。又Ｉ・を小さくする
と（６）式を満足させる為にはＩＡ＆小さくしなければ
ならないので負荷ＲＬ＆駆動するパワー増幅囲路２はゲ
インを大き（しなければならない。ところでパワー増幅
囲路２のゲインを太き（″ｒる為には増巾手段数を多段
和しなければならない。その為位相廻りがかなりおきる
ので、位相補償の為のコンデンサＣの容量を増加させな
ければならない、従ってコンデンサＣをＩＣ内に設ける
とＩＣの面積が増加するという欠点及びコンデンサＣの
容量を増加する事［！３１周波数帯械が狭くなる欠点か
生じる。つまり、入力電流１１＋ａ′４Ｉ：小さくする
為ＫＩｅＶ小さくするのは一般的にＩＣの構成上不利な
条件である。
これを解決する手段として第２図の如く差動入力段をダ
ーリントンｍａ！にして！。を小さくしないで等価的Ｋ
（７）式のｈＦＥを増加させる手段により入力電流！ｉ
を小さくする事が知られている。しかしとの方法も以下
の欠点な有している。■入力段を構成する素子数の増加
に工＃）ｈ 、ペースエミッタ接合面積等Ｅ Ｋよるパラメータの誤差が増加しオフセット電圧のバラ
ツキが大となるか、又はオフセット電圧のバラツキ許容
値を第１図の回路と同勢にするとＩＣの歩留りの机下を
きた丁。■同相入力電圧範囲が電源の負側ラインを基準
で考えると（ダーリントン接続の為に）第１図の回路に
比べて０．６〜０．７ｖ上昇してしまう事である。これ
は電源電圧を抗電圧で作動させる機器類では使用し得る
電圧範囲を狭くする事になり設計上の制限を与える事に
な９好ましい事ではない。■差動入力段の構成素子数゛
の増加による位相廻りが増加する事ｅｃｊり位相補慎答
量Ｃの増加Ｖきたし前述同様の欠点を生じる。又入力電
流はダーリントン接続のｈＦＥの掛算になっている為Ｋ
ｈ ｙ Ｅのバラツキによる入力電流のバラツキがか
なり大きなものとなる。
ーリントンｍａ！にして！。を小さくしないで等価的Ｋ
（７）式のｈＦＥを増加させる手段により入力電流！ｉ
を小さくする事が知られている。しかしとの方法も以下
の欠点な有している。■入力段を構成する素子数の増加
に工＃）ｈ 、ペースエミッタ接合面積等Ｅ Ｋよるパラメータの誤差が増加しオフセット電圧のバラ
ツキが大となるか、又はオフセット電圧のバラツキ許容
値を第１図の回路と同勢にするとＩＣの歩留りの机下を
きた丁。■同相入力電圧範囲が電源の負側ラインを基準
で考えると（ダーリントン接続の為に）第１図の回路に
比べて０．６〜０．７ｖ上昇してしまう事である。これ
は電源電圧を抗電圧で作動させる機器類では使用し得る
電圧範囲を狭くする事になり設計上の制限を与える事に
な９好ましい事ではない。■差動入力段の構成素子数゛
の増加による位相廻りが増加する事ｅｃｊり位相補慎答
量Ｃの増加Ｖきたし前述同様の欠点を生じる。又入力電
流はダーリントン接続のｈＦＥの掛算になっている為Ｋ
ｈ ｙ Ｅのバラツキによる入力電流のバラツキがか
なり大きなものとなる。
第２図の方法以外に入力亀ａｖ小さくするために％差動
入力段ＫＪ−ＦＥＴ１ＭＯ８−ＦＥ丁の如き電界作動形
のユニポーラトランジスタを使用する方法も公知である
。しかし、これらはＩＣ製造プｂｔスの増加、ＩＣ面積
の増加、歩留り低下等による価格の上昇、無調整オフセ
ット電圧のバラツキ増加等の欠点を成している。
′ 本発明の目的は、これらの欠点な解決する為ＫＩＣ回路
に遍した入力電流補償回路を設ける事ＫＩＤバイポーラ
トランジスタによるレングル入力段でも高入力インピー
ダンが可能な差動増巾ａｔ−＊供することである。
入力段ＫＪ−ＦＥＴ１ＭＯ８−ＦＥ丁の如き電界作動形
のユニポーラトランジスタを使用する方法も公知である
。しかし、これらはＩＣ製造プｂｔスの増加、ＩＣ面積
の増加、歩留り低下等による価格の上昇、無調整オフセ
ット電圧のバラツキ増加等の欠点を成している。
′ 本発明の目的は、これらの欠点な解決する為ＫＩＣ回路
に遍した入力電流補償回路を設ける事ＫＩＤバイポーラ
トランジスタによるレングル入力段でも高入力インピー
ダンが可能な差動増巾ａｔ−＊供することである。
第３図は本発明の第１の実施回路例である。
尚％第１図と同−回路要素には同一の耐流を付けである
。トランジスタＱ４は第１図の定電流吸込１ｊｌと同様
の作用をするもので、バイアス電源Ｖ・に工ｐ駆動され
ている。トランジスタＱｓはそのコレクタ電流！＠謳が
トランジスタＱ４のコレクタ電流！。とトラッキング（
追従）性能を良くする為にトランジスタＱ４と近接して
ＩＣパターン上開一方向にそろえである。即ち、トラン
ジスタＱｓの各接合部に流れる電流の方向性をトランジ
スタＱ４と轡しくするために、トランジスタＱ４、Ｑｓ
はＩＣパターン上で近接して整然と配置されている。ト
ランジスタＱａｓＱｓは同一駆動列ｖ、によｐ駆動され
る。従って、！。
。トランジスタＱ４は第１図の定電流吸込１ｊｌと同様
の作用をするもので、バイアス電源Ｖ・に工ｐ駆動され
ている。トランジスタＱｓはそのコレクタ電流！＠謳が
トランジスタＱ４のコレクタ電流！。とトラッキング（
追従）性能を良くする為にトランジスタＱ４と近接して
ＩＣパターン上開一方向にそろえである。即ち、トラン
ジスタＱｓの各接合部に流れる電流の方向性をトランジ
スタＱ４と轡しくするために、トランジスタＱ４、Ｑｓ
はＩＣパターン上で近接して整然と配置されている。ト
ランジスタＱａｓＱｓは同一駆動列ｖ、によｐ駆動され
る。従って、！。
と！匂の比は次式の工うに一定に保たれているｅ
Ｏ
但し、αは比例定数である。
伝達トランジスタＱ＠は差動対を構成するトランジスタ
ＱＳ％Ｑ自に近接して配置してあり、トランジスタＱ＊
ｓ Ｑｓの厘流電訛増中車ｈ と同一のｋＦＥｋ：
なる様に同一サイＦＷ鳳 ズであＩ、又向−の方向（同一極性）ｋそろえである。
ＱＳ％Ｑ自に近接して配置してあり、トランジスタＱ＊
ｓ Ｑｓの厘流電訛増中車ｈ と同一のｋＦＥｋ：
なる様に同一サイＦＷ鳳 ズであＩ、又向−の方向（同一極性）ｋそろえである。
トランジスタＱ−の直流電流増巾率を”ＦＥ。
とすればトランジスタＱ−のベース憫の吸込電ｆｌＬＩ
Ｂ、は である。
Ｂ、は である。
トランジスタＱ！は１、マルチコレクターのラテラルＰ
ＮＰ ）ランジスタＱ・の’ＰＩの低下を補償する為の
サブストレー）ＰＮＰである。トランジスタＱ・のひと
つのコレクターはトランジスタＱマのベースと共に一ト
ランジスタＱ・のベースＫＷ！続してｓＰｐ、又他の２
つのコレクターはトランジスタＱ１％Ｑｌのベースにそ
れヤれ１ｉｌｌしてある。その為トランジスタＱ−はカ
レントミラーとして作用する。尚、該マルチコレクター
のそれぞれの電流値は等しくなっている。トランジスタ
Ｑｔ％Ｑ＄のｈＦｌをそれぞれｈＦｌ、、 ）’Ｉｉ、
ｓとすればトランジスタＱｌの一つのコレクタに流れる
電流Ｉ＠・は ・・・Ｏｏ 一方、パワー増幅回路２のゲインは（６１式の条件を満
足する如く設定されているので、トランジスタＱ＊ｓＱ
■のコレクタ電流Ｉ＠ｌ、！匂は互に等しくなっている
。従ってトランジスタＱｌ ｓ Ｑｓのベース電流ＩＢ
、、ＩＢ、は、又、実際の正、負入力端子でのそれぞれ
の入力電流夏ｉｎは、 目１１−！ｌ１１−！０． ・・・（１２）従
って、（８）、（９）、ＯＯ，（１１）、（１２）１９
人力電流１１０は、 １） こ＼でトランジスタＱ４のベースエミッタ接合面積はト
ランジスタＱｍのそれに比してンジスタＱ・のｈ は
前述の如＜ｈ、Σ、＝Ｘ５ ｈＦｉｌの関係にある。従ッテ（１ｇ） Ｋ４ｔ 次ノ
工うになる。
ＮＰ ）ランジスタＱ・の’ＰＩの低下を補償する為の
サブストレー）ＰＮＰである。トランジスタＱ・のひと
つのコレクターはトランジスタＱマのベースと共に一ト
ランジスタＱ・のベースＫＷ！続してｓＰｐ、又他の２
つのコレクターはトランジスタＱ１％Ｑｌのベースにそ
れヤれ１ｉｌｌしてある。その為トランジスタＱ−はカ
レントミラーとして作用する。尚、該マルチコレクター
のそれぞれの電流値は等しくなっている。トランジスタ
Ｑｔ％Ｑ＄のｈＦｌをそれぞれｈＦｌ、、 ）’Ｉｉ、
ｓとすればトランジスタＱｌの一つのコレクタに流れる
電流Ｉ＠・は ・・・Ｏｏ 一方、パワー増幅回路２のゲインは（６１式の条件を満
足する如く設定されているので、トランジスタＱ＊ｓＱ
■のコレクタ電流Ｉ＠ｌ、！匂は互に等しくなっている
。従ってトランジスタＱｌ ｓ Ｑｓのベース電流ＩＢ
、、ＩＢ、は、又、実際の正、負入力端子でのそれぞれ
の入力電流夏ｉｎは、 目１１−！ｌ１１−！０． ・・・（１２）従
って、（８）、（９）、ＯＯ，（１１）、（１２）１９
人力電流１１０は、 １） こ＼でトランジスタＱ４のベースエミッタ接合面積はト
ランジスタＱｍのそれに比してンジスタＱ・のｈ は
前述の如＜ｈ、Σ、＝Ｘ５ ｈＦｉｌの関係にある。従ッテ（１ｇ） Ｋ４ｔ 次ノ
工うになる。
さて、（７）式と（１４）式とを比較すると入力電流の
改豐事には次式で表わされる。
改豐事には次式で表わされる。
ところで、トランジスタＱ・はラテラルＰＮＰの為ｈＦ
ｌは低く通常り、ｙｇ、−：Ｓｏ程度であり、サブスト
レートＰＮＰＱｙはそれよりも高く通常ｈ −６０
程度である。トＦｌν ランジスタＱ１はトランジスタＱｓのｈＦｌの低さを補
償する作用をもつ。この標準的な状態では に−０，００１６であり、 を予定しなければならないのでｈ −１０、ＦＥ。
ｌは低く通常り、ｙｇ、−：Ｓｏ程度であり、サブスト
レートＰＮＰＱｙはそれよりも高く通常ｈ −６０
程度である。トＦｌν ランジスタＱ１はトランジスタＱｓのｈＦｌの低さを補
償する作用をもつ。この標準的な状態では に−０，００１６であり、 を予定しなければならないのでｈ −１０、ＦＥ。
ｈ’ ＝２０の時のＫは
ｇｙ
Ｋ−０，０１４１
とな９第１ＩＩの方式に比してｈＦｌ低下時に於ても入
力電Ｒ１’１．４−以下にする事ができ、入カインビダ
ンスは７１倍以上にする事ができる。
力電Ｒ１’１．４−以下にする事ができ、入カインビダ
ンスは７１倍以上にする事ができる。
以上の説明に於てはトランジスタＱ・の各コレクタ面積
は郷しく、従って各コレクタ電流は等しく、又トランジ
スタＱ・のベース工定した場合で説明しであるが、これ
はトランジスタＱｌのトランジスタＱ冨、Ｑ−のベース
ＫＩ［Ｉ続されている貴のコレクタ面積は互に尋しく、
トランジスタＱ・のベース＠Ｋｌｌ！Ｒされているコレ
クタの面積は他の互に等しいコレクタの一つの面積より
も大にしても良い。
は郷しく、従って各コレクタ電流は等しく、又トランジ
スタＱ・のベース工定した場合で説明しであるが、これ
はトランジスタＱｌのトランジスタＱ冨、Ｑ−のベース
ＫＩ［Ｉ続されている貴のコレクタ面積は互に尋しく、
トランジスタＱ・のベース＠Ｋｌｌ！Ｒされているコレ
クタの面積は他の互に等しいコレクタの一つの面積より
も大にしても良い。
即ち、トランジスタＱ−のトランジスタロ１儒ＫＩＩ続
されている稠のコレクタ面積を単位面積として七の１倍
の面積をトランジスタＱ・Ｋｉｌ続しである貴のコレク
ター面積とした時ＫｋＦｌｅ１ｍｍ ＰＩ＠とすれば、
（１３）弐Ｌｆ）入力電流１１＋ａは 従って改善率には ｈｒｇ、（ｈｐ駒＋１） よって、ｈＦｌｅ＠、 ｙ’ｇｔが充分に高一時ＩＫを
ゼロにする為には ２α冨ｌであれｄ良い。
されている稠のコレクタ面積を単位面積として七の１倍
の面積をトランジスタＱ・Ｋｉｌ続しである貴のコレク
ター面積とした時ＫｋＦｌｅ１ｍｍ ＰＩ＠とすれば、
（１３）弐Ｌｆ）入力電流１１＋ａは 従って改善率には ｈｒｇ、（ｈｐ駒＋１） よって、ｈＦｌｅ＠、 ｙ’ｇｔが充分に高一時ＩＫを
ゼロにする為には ２α冨ｌであれｄ良い。
α、Ｉはそれぞれエミッタ接合面積比、コレクタ接合面
積比で定まり、またこれらの面積は幾何学的寸法１１ｆ
Ｋ大自〈依存するのでむやみに大きくできる値ではない
がαり２゜／−４１１には充分確保できる。ちなみにα
鑓２、／−４として り、、、 ＝３０％ｈ、、、８６０ ｆ）―準的な状
１では に−０，０００８ に、、、 −１０，ｈ、ＩＣ，■２０のｈＦＩＣが低下
している状−では に＝０．００７１ らに改善される。従って、α及びＩは幾何学的寸法精度
が確保できる範囲内で２α−／ｖ満足するより大きな値
を選択する事によりＬｐ高い入力インピーダンスを得る
事ができる。
積比で定まり、またこれらの面積は幾何学的寸法１１ｆ
Ｋ大自〈依存するのでむやみに大きくできる値ではない
がαり２゜／−４１１には充分確保できる。ちなみにα
鑓２、／−４として り、、、 ＝３０％ｈ、、、８６０ ｆ）―準的な状
１では に−０，０００８ に、、、 −１０，ｈ、ＩＣ，■２０のｈＦＩＣが低下
している状−では に＝０．００７１ らに改善される。従って、α及びＩは幾何学的寸法精度
が確保できる範囲内で２α−／ｖ満足するより大きな値
を選択する事によりＬｐ高い入力インピーダンスを得る
事ができる。
嬉４園の１１１１２の実施例は差動入力対をＮＰＮで構
成した場合である。その作動機構は第３図の実施例と同
様であるのでその説明は省略する。尚、第１の実施例と
第２の実施例とのトランジスタの対応関係は次の通りで
ある。
成した場合である。その作動機構は第３図の実施例と同
様であるのでその説明は省略する。尚、第１の実施例と
第２の実施例とのトランジスタの対応関係は次の通りで
ある。
Ｑａ−Ｑｔ’：Ｑｓ −Ｑｓ’：Ｑａ−Ｑｓ’、Ｑｓ’
：Ｑ４−Ｑν；Ｑ＠−Ｑν： Ｑｓ −Ｑｓ’：Ｑｙ−
不’ｆｌ用： Ｑａ −Ｑｓ’、Ｑ ｓ’ｓ Ｑ ＠’
テｈ ６゜こ＼でトランジスタＱ！を使用していない
理由は、ＮＰＮ）ランジスクＱ・′〜Ｑ＠’は □ｈ
ｒＥが光分に大きいために纂ｌの実施例の工５にトラン
ジスタＱマで補償する必要がないということである。
：Ｑ４−Ｑν；Ｑ＠−Ｑν： Ｑｓ −Ｑｓ’：Ｑｙ−
不’ｆｌ用： Ｑａ −Ｑｓ’、Ｑ ｓ’ｓ Ｑ ＠’
テｈ ６゜こ＼でトランジスタＱ！を使用していない
理由は、ＮＰＮ）ランジスクＱ・′〜Ｑ＠’は □ｈ
ｒＥが光分に大きいために纂ｌの実施例の工５にトラン
ジスタＱマで補償する必要がないということである。
第５＠は落３図のトランジスタＱ１を除去した場合の実
施回路例である。又、フォロワーアンプとして作動させ
る為に出力電圧を負貴入力端子に全帰還している場合で
ある。トランジスタＱｖを除去するのは電源電圧ｔｉり
低電圧にするためである０例えに、＃Ｉ３図での電源電
圧はトランジスタＱｓを定電流吸込として確実に作動さ
せる為にはそのコレクタエミッタ間電圧を０．２ｖ以上
確保しているから、これにトランジスタＱ・ｓ Ｑｔ
ｓ Ｑ＠のベースエミッタ間の電圧を加算すると電源電
圧として約２ｖ以上を必要とする。従って、トランジス
タＱｖｖ除去すれば少なくとも電源電圧は１．４ｖあれ
ば充分作動する。
施回路例である。又、フォロワーアンプとして作動させ
る為に出力電圧を負貴入力端子に全帰還している場合で
ある。トランジスタＱｖを除去するのは電源電圧ｔｉり
低電圧にするためである０例えに、＃Ｉ３図での電源電
圧はトランジスタＱｓを定電流吸込として確実に作動さ
せる為にはそのコレクタエミッタ間電圧を０．２ｖ以上
確保しているから、これにトランジスタＱ・ｓ Ｑｔ
ｓ Ｑ＠のベースエミッタ間の電圧を加算すると電源電
圧として約２ｖ以上を必要とする。従って、トランジス
タＱｖｖ除去すれば少なくとも電源電圧は１．４ｖあれ
ば充分作動する。
１１５図ではさらにフォロワーアンプとして作動させて
いるので負貴入力端子は光分に出力の低いパワー増幅回
路２の出力Ｅｌｌ続されているので特にその入力インピ
ーダンスな上げる盛暑はなく、正側入力端子の入力イン
ビーダンスを高くする事で良いので負＠？５入力端子の
補償はしていない。トランジスタＱｓ’のトランジスタ
Ｑ＊ｌａに接続されているコレクタ側のコレクタ面積を
１とすればトランジスタＱ・ＩＨｃＩ’続されているコ
レクタ側のコレクタ面積′Ｉｋ／′倍とする。ｈ ■
ｈＦＥ、 ＰＩ凰 と し、トランジスタＱ４とＱｓのコレクタ電流の比を前述
同様α′とすれば第５図の正貴入力電Ｒ１１ｎ’は となる。
いるので負貴入力端子は光分に出力の低いパワー増幅回
路２の出力Ｅｌｌ続されているので特にその入力インピ
ーダンスな上げる盛暑はなく、正側入力端子の入力イン
ビーダンスを高くする事で良いので負＠？５入力端子の
補償はしていない。トランジスタＱｓ’のトランジスタ
Ｑ＊ｌａに接続されているコレクタ側のコレクタ面積を
１とすればトランジスタＱ・ＩＨｃＩ’続されているコ
レクタ側のコレクタ面積′Ｉｋ／′倍とする。ｈ ■
ｈＦＥ、 ＰＩ凰 と し、トランジスタＱ４とＱｓのコレクタ電流の比を前述
同様α′とすれば第５図の正貴入力電Ｒ１１ｎ’は となる。
従ってα’ｗ３、β′＝６とすれば前述同様改豐軍には
ｈＦＩＣ’＝−３０の時 Ｋ＝０．０３７ｈ ｖ ｇ
／−寓ｌＯの時 Ｋ寓０．１０４となり第３図に比し
改善皐ほかなｐ愚くなるがＭｌ−の入力ｗ、ｇに比し一
以下にする事が０ 可能となる。
／−寓ｌＯの時 Ｋ寓０．１０４となり第３図に比し
改善皐ほかなｐ愚くなるがＭｌ−の入力ｗ、ｇに比し一
以下にする事が０ 可能となる。
このことは、第３図でトランジスタＱ１を使用しない場
合でもｌ ＠＠ ｚｌ ＠Ｈの条件が満足されていれば
成立する。
合でもｌ ＠＠ ｚｌ ＠Ｈの条件が満足されていれば
成立する。
以上の実施例は、例えば自動露出制御カメラにおけるメ
モリコンデンサ（撮影直前の被写体輝ｆｉｌＣ対応した
電圧を配憶するコンデンサ）の出力をインピーダンス変
換して次段回路に伝達するためのインピーダンス変換回
路として使用される。
モリコンデンサ（撮影直前の被写体輝ｆｉｌＣ対応した
電圧を配憶するコンデンサ）の出力をインピーダンス変
換して次段回路に伝達するためのインピーダンス変換回
路として使用される。
以上の様に本発明によれば！。を小さくする事ＫＡ？高
入力インピーダンスを実現した時の前述の欠点、入力段
の差動対をダーリントン構成にして高入力インピーダン
スを実現した時の前述の欠点が全てなくなると共にＩＣ
構成上バラツキの少い高入力インピーダンスな低コスト
で実現できるので産東上有用なものである。
入力インピーダンスを実現した時の前述の欠点、入力段
の差動対をダーリントン構成にして高入力インピーダン
スを実現した時の前述の欠点が全てなくなると共にＩＣ
構成上バラツキの少い高入力インピーダンスな低コスト
で実現できるので産東上有用なものである。
第１図は従来公知の差動増幅回路を使用した演算増幅回
路を示す図、 第２図は、第２図の回路の問題な解決した回路を示す図
、 第３＠乃至ｔＪ６−は、それぞれ本発明の第１乃至第３
の実施例を示す図である。 〔主要部分の符号の説明〕 差動対・・・ａｓ ｗ Ｑｓ １ 第１定電流源−・９４′ ｗＬ２定電流源・・・Ｑ− 伝達剤バイポーラトランジスタ・−Ｑ・カレントミラー
回路・・・Ｑｖ、Ｑ・ 補償トランジスタ・・Ｑｖ 出 願 人 ： 日本光学工業株式会社第１図 Ｈ′Ｌ 第２図 オ、３囚 第４図 ′３−５図
路を示す図、 第２図は、第２図の回路の問題な解決した回路を示す図
、 第３＠乃至ｔＪ６−は、それぞれ本発明の第１乃至第３
の実施例を示す図である。 〔主要部分の符号の説明〕 差動対・・・ａｓ ｗ Ｑｓ １ 第１定電流源−・９４′ ｗＬ２定電流源・・・Ｑ− 伝達剤バイポーラトランジスタ・−Ｑ・カレントミラー
回路・・・Ｑｖ、Ｑ・ 補償トランジスタ・・Ｑｖ 出 願 人 ： 日本光学工業株式会社第１図 Ｈ′Ｌ 第２図 オ、３囚 第４図 ′３−５図
Claims (1)
- 【特許請求の範囲】 １、バイポーラトランジスタの差動対と、該差動対の共
通バイアス用の第１定電流源とを有する差動増幅回路に
おいて、 前記第１定電流源に対する追従性をもった第２定電流源
り、 ′前記差動対を構成するバイポ
ーラトランジスタと同一極性を有するとともに、前記第
２定電流源にエミッタが接続されたコレクタ接地の伝達
用バイポーラトランジスタと、 前記第２定電流源の電ｆＩｔを前記伝達トランジスタの
エミッタに流したときに該伝達トランジスタのベースに
生ずる電流を反転して、前記差動対な構成するバイポー
ラトランジスタの少なくとも一方Ω、べ一長に印加する
カレントミラー回路とを備えた仁とを特徴とする高入力
インピーダンス差動増幅回路。 ２、特許請求の範囲第１項に記載の回路において。 前記カレントミラー回路は、その直流増幅率を補償する
補償トランジスタを含むことを特徴とする高入力インピ
ーダンス差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56098403A JPS581306A (ja) | 1981-06-26 | 1981-06-26 | 高入力インピ−ダンス差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56098403A JPS581306A (ja) | 1981-06-26 | 1981-06-26 | 高入力インピ−ダンス差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS581306A true JPS581306A (ja) | 1983-01-06 |
Family
ID=14218861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56098403A Pending JPS581306A (ja) | 1981-06-26 | 1981-06-26 | 高入力インピ−ダンス差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS581306A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4575685A (en) * | 1984-08-03 | 1986-03-11 | Linear Technology Corporation | Arrangement for cancelling the input bias current, at picoampere levels, in an integrated circuit |
| WO2005093947A1 (en) * | 2004-02-27 | 2005-10-06 | Analog Devices, Inc. | Bipolar differential input stage with input bias current cancellation circuit |
| JP2008081912A (ja) * | 2006-08-28 | 2008-04-10 | Ined Business Fashion Planning:Kk | 衣服、衣服用ボタンの取り付け方法 |
| JP2008081913A (ja) * | 2006-08-28 | 2008-04-10 | Ined Business Fashion Planning:Kk | 衣服、衣服用ボタンの取り付け方法 |
| JP2008272040A (ja) * | 2007-04-26 | 2008-11-13 | Morito Co Ltd | ネオバボタン |
-
1981
- 1981-06-26 JP JP56098403A patent/JPS581306A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4575685A (en) * | 1984-08-03 | 1986-03-11 | Linear Technology Corporation | Arrangement for cancelling the input bias current, at picoampere levels, in an integrated circuit |
| WO2005093947A1 (en) * | 2004-02-27 | 2005-10-06 | Analog Devices, Inc. | Bipolar differential input stage with input bias current cancellation circuit |
| JP2008081912A (ja) * | 2006-08-28 | 2008-04-10 | Ined Business Fashion Planning:Kk | 衣服、衣服用ボタンの取り付け方法 |
| JP2008081913A (ja) * | 2006-08-28 | 2008-04-10 | Ined Business Fashion Planning:Kk | 衣服、衣服用ボタンの取り付け方法 |
| JP2008272040A (ja) * | 2007-04-26 | 2008-11-13 | Morito Co Ltd | ネオバボタン |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4419631A (en) | Integrated circuit amplifier functioning in class AB and incorporating CMOS (metal oxide semiconductor) technology | |
| JPH0516206B2 (ja) | ||
| US4678947A (en) | Simulated transistor/diode | |
| JPS581306A (ja) | 高入力インピ−ダンス差動増幅回路 | |
| US4117418A (en) | Electric amplifier | |
| EP0250763B1 (en) | Differental summing amplifier for inputs having large common mode signals | |
| JPS6154286B2 (ja) | ||
| JPS63214009A (ja) | 複合トランジスタ | |
| JPS62214707A (ja) | 増幅回路 | |
| US6727755B2 (en) | High speed linear variable gain amplifier architecture | |
| JPH07105667B2 (ja) | 電力増幅器 | |
| US4319143A (en) | Impedance converting circuit | |
| JPH0533563B2 (ja) | ||
| JPS594305A (ja) | カレントミラ−回路 | |
| JPS59231906A (ja) | 差動増幅回路 | |
| JP2532641B2 (ja) | 電圧増幅回路 | |
| JP3063124B2 (ja) | 増幅回路 | |
| JPH04218884A (ja) | 演算増幅回路 | |
| JPH0152927B2 (ja) | ||
| JPS6114174Y2 (ja) | ||
| JPH0375977A (ja) | 乗算回路 | |
| JPS644685B2 (ja) | ||
| JPH0463004A (ja) | 増幅回路 | |
| JPH0568126B2 (ja) | ||
| JPH01319316A (ja) | コンデンサ回路 |