JPH0516206B2 - - Google Patents
Info
- Publication number
- JPH0516206B2 JPH0516206B2 JP58049409A JP4940983A JPH0516206B2 JP H0516206 B2 JPH0516206 B2 JP H0516206B2 JP 58049409 A JP58049409 A JP 58049409A JP 4940983 A JP4940983 A JP 4940983A JP H0516206 B2 JPH0516206 B2 JP H0516206B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- class
- voltage
- input terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 claims description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 11
- 101100317041 Caenorhabditis elegans vit-1 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3081—Duplicated single-ended push-pull arrangements, i.e. bridge circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は、低歪率と高電力効率とを兼ね備え
た電力増幅器に関する。
た電力増幅器に関する。
従来、この種の増幅器としては、入力信号をＡ
級バイアス状態で増幅する増幅器の電源の中点
を、この入力信号をＢ級バイアス状態で増幅する
他の増幅器の出力で駆動するようにしたものが知
られている。すなわち第１図において、第１の増
幅器１は入力端子２に供給される入力信号をＡ級
バイアス状態で増幅してスピーカ３に供給するも
ので、その正負両電源入力端子間には、直列接続
された浮動電圧源４ａ，４ｂ（出力電圧は共に
Vl）の両端電圧が供給される。この場合、前記
電圧Vlは増幅器１が必要とする最小限の電圧に設
定される。一方、第２の増幅器５は、前記入力信
号をＢ級バイアス状態で増幅するもので、その正
負両電源入力端子には固定電圧源６ａ，６ｂの出
力電圧＋Vh、−Vh（ただし、Vh≫Vl）が各々供給
される。そして、この第２の増幅器５の出力によ
つて、前記両浮動電圧源４ａ，４ｂの中点が駆動
される。
級バイアス状態で増幅する増幅器の電源の中点
を、この入力信号をＢ級バイアス状態で増幅する
他の増幅器の出力で駆動するようにしたものが知
られている。すなわち第１図において、第１の増
幅器１は入力端子２に供給される入力信号をＡ級
バイアス状態で増幅してスピーカ３に供給するも
ので、その正負両電源入力端子間には、直列接続
された浮動電圧源４ａ，４ｂ（出力電圧は共に
Vl）の両端電圧が供給される。この場合、前記
電圧Vlは増幅器１が必要とする最小限の電圧に設
定される。一方、第２の増幅器５は、前記入力信
号をＢ級バイアス状態で増幅するもので、その正
負両電源入力端子には固定電圧源６ａ，６ｂの出
力電圧＋Vh、−Vh（ただし、Vh≫Vl）が各々供給
される。そして、この第２の増幅器５の出力によ
つて、前記両浮動電圧源４ａ，４ｂの中点が駆動
される。
したがつて、この第１図に示す電力増幅器によ
れば、増幅器１には、Ａ級動作を行なうに要する
最小限の電圧幅を有しかつその中心電圧が入力信
号に追従して変化するような電源電圧が供給され
ることになり、これによつて低歪率と高ダイナミ
ツクレンジが確保される。
れば、増幅器１には、Ａ級動作を行なうに要する
最小限の電圧幅を有しかつその中心電圧が入力信
号に追従して変化するような電源電圧が供給され
ることになり、これによつて低歪率と高ダイナミ
ツクレンジが確保される。
しかしながら、上記電力増幅器には、次のよう
な欠点があつた。
な欠点があつた。
(イ) 浮動電圧源４ａ，４ｂが必要とされるが、こ
の浮動電圧源４ａ，４ｂとして交流電圧を整流
して出力電圧を得るような構成のものを用いる
と、その電源トランスの巻線の浮遊容量を介し
て出力電圧にコモンモードノイズが侵入するこ
とがある。
の浮動電圧源４ａ，４ｂとして交流電圧を整流
して出力電圧を得るような構成のものを用いる
と、その電源トランスの巻線の浮遊容量を介し
て出力電圧にコモンモードノイズが侵入するこ
とがある。
(ロ) この電力増幅器をステレオ装置に適用した場
合、浮動電圧源４ａ，４ｂを左右両チヤンネル
に各々設けねばならず、コスト高となる。
合、浮動電圧源４ａ，４ｂを左右両チヤンネル
に各々設けねばならず、コスト高となる。
(ハ) 増幅器１の出力電圧は、大入力信号時には結
局電源電圧＋Vh、−Vh近くまで振れることにな
るので、この増幅器１におけるドライブ段以前
の回路には電圧＋Vh、−Vhを電源電圧として供
給する必要がある。したがつて、これら回路に
は高耐圧の回路素子を用いる必要がありコスト
高となる。
局電源電圧＋Vh、−Vh近くまで振れることにな
るので、この増幅器１におけるドライブ段以前
の回路には電圧＋Vh、−Vhを電源電圧として供
給する必要がある。したがつて、これら回路に
は高耐圧の回路素子を用いる必要がありコスト
高となる。
この発明は、以上の事情に鑑みてなされたもの
で、その目的とするところは、浮動電圧源を必要
とせず、安価に構成することができ、また、低歪
率と高電力効率を図ることができ、さらに、２つ
の増幅器のうち歪率の少ない一方の増幅器が自動
的に自己および他方の増幅器の歪みを低減するこ
とができ、しかも、増幅器の歪率を調べて素子定
数などを設定する必要がない電力増幅器を提供す
ることにある。
で、その目的とするところは、浮動電圧源を必要
とせず、安価に構成することができ、また、低歪
率と高電力効率を図ることができ、さらに、２つ
の増幅器のうち歪率の少ない一方の増幅器が自動
的に自己および他方の増幅器の歪みを低減するこ
とができ、しかも、増幅器の歪率を調べて素子定
数などを設定する必要がない電力増幅器を提供す
ることにある。
そして、この発明の特徴は、基準電位点が接地
された第１の電圧源によつて給電されかつ入力信
号をＡ級またはAB級バイアス状態で増幅して負
荷の一端に供給する第１の増幅器と、基準電位点
が接地されるとともに前記第１の電圧源より出力
電圧が高い第２の電圧源によつて給電されかつ前
記入力信号をAB級またはＢ級バイアス状態で逆
相増幅、あるいはＤ級逆相増幅して前記負荷の他
端に供給する第２の増幅器と、前記第１の増幅器
の出力信号から前記第２の増幅器の出力信号を引
いた差信号を前記第１の増幅器の入力側に負帰還
する帰還路とを具備して構成したことにある。
された第１の電圧源によつて給電されかつ入力信
号をＡ級またはAB級バイアス状態で増幅して負
荷の一端に供給する第１の増幅器と、基準電位点
が接地されるとともに前記第１の電圧源より出力
電圧が高い第２の電圧源によつて給電されかつ前
記入力信号をAB級またはＢ級バイアス状態で逆
相増幅、あるいはＤ級逆相増幅して前記負荷の他
端に供給する第２の増幅器と、前記第１の増幅器
の出力信号から前記第２の増幅器の出力信号を引
いた差信号を前記第１の増幅器の入力側に負帰還
する帰還路とを具備して構成したことにある。
以下、この発明による電力増幅器の実施例を図
面を参照して詳細に説明する。
面を参照して詳細に説明する。
第２図は、この発明の一実施例の構成を示す回
路図である。この図において、入力端子１０は、
イコライザ回路１１を介して増幅器１２（この発
明における第１の増幅器であり演算増幅器として
示す）の非反転入力端子に接続されている。この
増幅器１２は、Ａ級バイアス状態で動作するもの
で、その正負電源入力端子１２ａ，２ｂには、電
圧源１３ａ，１３ｂ（第１の電圧源）が出力する
電圧＋Vl、−Vlが各々供給されている。この場合、
これら電圧＋Vl、−Vlの値は、この増幅器１２が
Ａ級バイアス状態で正しく動作し得る必要最小限
の値に設定される。また、前記イコライザ回路１
１は、この増幅器１２と後述する増幅器１４の両
伝達特性を一致させるために設けられている。こ
の増幅器１２の出力端子は一方の負荷接続端子１
５ａに接続されると共に、抵抗１６（値R1）を
介して演算増幅器１７の非反転入力端子に接続さ
れている。この演算増幅器１７は、非反転入力端
子が抵抗１８（値R2）を介して接地され、反転
入力端子と出力端子との間に抵抗１９（値R2）
が介挿され、出力端子が前記増幅器１２の反転入
力端子に接続されている。この場合、前記抵抗１
６，１８および演算増幅器１７からなる部分２０
は、この発明における第１の帰還路を構成してい
る。一方、前記入力端子１０は、抵抗２１（値
α・R2）を介して、増幅器１４（この発明にお
ける第２の増幅器であり、演算増幅器として示
す）の反転入力端子に接続されている。この増幅
器１４は、Ｂ級バイアス状態で動作するもので、
その非反転入力端子は接地され、反転入力端子と
出力端子との間には抵抗２２（値α・R1）が介
挿され、また正負電源入力端子１４ａ，１４ｂに
は、前記電圧源１３ａと電圧源２３ａとの直列接
続電源回路２４ａ（第２の電圧源）の出力電圧＋
Vhと、前記電圧源１３ｂと電圧源２３ｂとの直
列接続電源回路２４ｂ（第２の電圧源）の出力電
圧−Vhとが各々供給される。そして、この増幅
器１４の出力端子は、他方の負荷接続端子１５ｂ
に接続されると共に、抵抗２５（値R1）を介し
て前記演算増幅器１７の反転入力端子に接続され
ている。この場合、この抵抗２５および前記抵抗
１９と、前記演算増幅器１７とからなる部分２６
は、この発明における第２の帰還回路を構成して
いる。なお、前記両負荷接続端子１５ａ，１５ｂ
の間には、負荷２７（値ZL）が介挿される。
路図である。この図において、入力端子１０は、
イコライザ回路１１を介して増幅器１２（この発
明における第１の増幅器であり演算増幅器として
示す）の非反転入力端子に接続されている。この
増幅器１２は、Ａ級バイアス状態で動作するもの
で、その正負電源入力端子１２ａ，２ｂには、電
圧源１３ａ，１３ｂ（第１の電圧源）が出力する
電圧＋Vl、−Vlが各々供給されている。この場合、
これら電圧＋Vl、−Vlの値は、この増幅器１２が
Ａ級バイアス状態で正しく動作し得る必要最小限
の値に設定される。また、前記イコライザ回路１
１は、この増幅器１２と後述する増幅器１４の両
伝達特性を一致させるために設けられている。こ
の増幅器１２の出力端子は一方の負荷接続端子１
５ａに接続されると共に、抵抗１６（値R1）を
介して演算増幅器１７の非反転入力端子に接続さ
れている。この演算増幅器１７は、非反転入力端
子が抵抗１８（値R2）を介して接地され、反転
入力端子と出力端子との間に抵抗１９（値R2）
が介挿され、出力端子が前記増幅器１２の反転入
力端子に接続されている。この場合、前記抵抗１
６，１８および演算増幅器１７からなる部分２０
は、この発明における第１の帰還路を構成してい
る。一方、前記入力端子１０は、抵抗２１（値
α・R2）を介して、増幅器１４（この発明にお
ける第２の増幅器であり、演算増幅器として示
す）の反転入力端子に接続されている。この増幅
器１４は、Ｂ級バイアス状態で動作するもので、
その非反転入力端子は接地され、反転入力端子と
出力端子との間には抵抗２２（値α・R1）が介
挿され、また正負電源入力端子１４ａ，１４ｂに
は、前記電圧源１３ａと電圧源２３ａとの直列接
続電源回路２４ａ（第２の電圧源）の出力電圧＋
Vhと、前記電圧源１３ｂと電圧源２３ｂとの直
列接続電源回路２４ｂ（第２の電圧源）の出力電
圧−Vhとが各々供給される。そして、この増幅
器１４の出力端子は、他方の負荷接続端子１５ｂ
に接続されると共に、抵抗２５（値R1）を介し
て前記演算増幅器１７の反転入力端子に接続され
ている。この場合、この抵抗２５および前記抵抗
１９と、前記演算増幅器１７とからなる部分２６
は、この発明における第２の帰還回路を構成して
いる。なお、前記両負荷接続端子１５ａ，１５ｂ
の間には、負荷２７（値ZL）が介挿される。
次に、この実施例の動作特性を、第３図に示す
等価回路に基づいて説明する。なお、この等価回
路において、イコライザ回路１１の伝達特性Ｔ
（ｓ）をT1、増幅器１２の利得をＡ、帰還路２
０，２６の各利得すなわちR2／R1をＫとする。ま た、増幅器１４は、利得Ｂの理想増幅部と伝達特
性T2伝達要素とからなるものとする。この等価
回路において、入力端子１０に印加される入力信
号の電圧をVi、増幅器１２の出力電圧をV1、増
幅器１４の出力電圧をV2、負荷接続端子１５ｂ
に対する負荷接続端子１５ａの電圧をV0とすれ
ば、 V1＝｛ViT1＋（V2−V1）Ｋ｝Ａ ＝（ViT1−VoK）Ａ ……(1) また、増幅器１４で発生する歪成分をｄとすれ
ば、 V2＝−ViT2B＋ｄ ……(2) となる。したがつて、電圧Voは、 Vo＝V1−V2 ＝（ViT1−VoK）Ａ＋ViT2B−ｄ ＝Vi（T1A＋T2B）−VoKA−ｄ となり、これを変形すれば、 Vo（１＋KA）＝Vi（T1A＋T2B）−ｄとなる。
この式からVoは、 Vo＝T1A＋T2B／１＋KAVi−ｄ／１＋KA ……(3) なる関係で表すことができる。この(3)式から、こ
の電力増幅器の利得Ｇを求めると、 Ｇ＝Vo／Vi＝T1A＋T2B／１＋KA−ｄ／Vi（１＋KA）…
…(4) となる。ここで、 Ａ＝∞ ……(5) と設定すれば、 Ｇ＝T1／Ｋ ……(6) となり、増幅器１４の歪成分ｄに全く無関係にな
る。また、(3)式を(1)式に代入して次式を得る。
等価回路に基づいて説明する。なお、この等価回
路において、イコライザ回路１１の伝達特性Ｔ
（ｓ）をT1、増幅器１２の利得をＡ、帰還路２
０，２６の各利得すなわちR2／R1をＫとする。ま た、増幅器１４は、利得Ｂの理想増幅部と伝達特
性T2伝達要素とからなるものとする。この等価
回路において、入力端子１０に印加される入力信
号の電圧をVi、増幅器１２の出力電圧をV1、増
幅器１４の出力電圧をV2、負荷接続端子１５ｂ
に対する負荷接続端子１５ａの電圧をV0とすれ
ば、 V1＝｛ViT1＋（V2−V1）Ｋ｝Ａ ＝（ViT1−VoK）Ａ ……(1) また、増幅器１４で発生する歪成分をｄとすれ
ば、 V2＝−ViT2B＋ｄ ……(2) となる。したがつて、電圧Voは、 Vo＝V1−V2 ＝（ViT1−VoK）Ａ＋ViT2B−ｄ ＝Vi（T1A＋T2B）−VoKA−ｄ となり、これを変形すれば、 Vo（１＋KA）＝Vi（T1A＋T2B）−ｄとなる。
この式からVoは、 Vo＝T1A＋T2B／１＋KAVi−ｄ／１＋KA ……(3) なる関係で表すことができる。この(3)式から、こ
の電力増幅器の利得Ｇを求めると、 Ｇ＝Vo／Vi＝T1A＋T2B／１＋KA−ｄ／Vi（１＋KA）…
…(4) となる。ここで、 Ａ＝∞ ……(5) と設定すれば、 Ｇ＝T1／Ｋ ……(6) となり、増幅器１４の歪成分ｄに全く無関係にな
る。また、(3)式を(1)式に代入して次式を得る。
V1＝｛ViT1−（T1A＋T2B／１＋KAVi−ｄ／１＋KA）Ｋ｝
Ａ＝Vi（T1−T1A＋T2B／１＋KAＫ）Ａ＋KAd／１＋KA…
…(1)′ ここで、 Ｂ＝１／Ｋ T1＝T2＝Ｔ ……(7) と設定すれば、 V1＝KAd／１＋KA＝ｄ／１／KA＋１ ……(1)″ となり、V1はViに関係なく、V2の歪成分ｄに追
従する。すなわち、増幅器１２の出力信号が、歪
補正の対象となる増幅器１４の歪ｄに対応して増
減し、この歪ｄを相殺する。この場合の相殺の程
度は、KAの値が大きいほど大きくなるが、増幅
器１２として通常用いられるオペアンプの利得Ａ
は大きいから、この電力増幅器の歪は極めて小さ
くなる。
Ａ＝Vi（T1−T1A＋T2B／１＋KAＫ）Ａ＋KAd／１＋KA…
…(1)′ ここで、 Ｂ＝１／Ｋ T1＝T2＝Ｔ ……(7) と設定すれば、 V1＝KAd／１＋KA＝ｄ／１／KA＋１ ……(1)″ となり、V1はViに関係なく、V2の歪成分ｄに追
従する。すなわち、増幅器１２の出力信号が、歪
補正の対象となる増幅器１４の歪ｄに対応して増
減し、この歪ｄを相殺する。この場合の相殺の程
度は、KAの値が大きいほど大きくなるが、増幅
器１２として通常用いられるオペアンプの利得Ａ
は大きいから、この電力増幅器の歪は極めて小さ
くなる。
ところで、第２図に示した実施例では、上記(7)
式の条件が Ｋ＝R2／R1 ……(9) Ｂ＝αR1／αR2＝１／Ｋ （但し、T2は無視する） として、またイコライザ回路１１の伝達特性Ｔ
（ｓ）を、増幅器１４の周波数特性に一致させる
ことによつて満たされている。そして、この場合
の利得ＧはR1／R2となつている。なお、この実
施例において、増幅器１４をＤ級増幅構成、すな
わち、パルス幅変調増幅器で構成すれば更に電力
効率を高くすることができるが、この場合は、イ
コライザ回路１１として、前記パルス幅変調増幅
器におけるパルス幅復調用フイルタ回路と等しい
周波数特性を有するフイルタ回路を用いればよ
い。そして、この実施例によれば、前記(7)式の条
件を満たした場合、(1)″式に示すように増幅器１
２は、増幅器１４が発生する歪分を打ち消す程度
の電圧しか発生しない。
式の条件が Ｋ＝R2／R1 ……(9) Ｂ＝αR1／αR2＝１／Ｋ （但し、T2は無視する） として、またイコライザ回路１１の伝達特性Ｔ
（ｓ）を、増幅器１４の周波数特性に一致させる
ことによつて満たされている。そして、この場合
の利得ＧはR1／R2となつている。なお、この実
施例において、増幅器１４をＤ級増幅構成、すな
わち、パルス幅変調増幅器で構成すれば更に電力
効率を高くすることができるが、この場合は、イ
コライザ回路１１として、前記パルス幅変調増幅
器におけるパルス幅復調用フイルタ回路と等しい
周波数特性を有するフイルタ回路を用いればよ
い。そして、この実施例によれば、前記(7)式の条
件を満たした場合、(1)″式に示すように増幅器１
２は、増幅器１４が発生する歪分を打ち消す程度
の電圧しか発生しない。
したがつて、この増幅器１２の電源電圧±V1
は、電源電圧±Vhより極めて小さな電圧にすれ
ばよく、これによつてこの増幅器１２の電力損失
を非常に小さな値に抑えることが可能になると共
に、この増幅器１２を低耐圧の回路素子を用いて
安価に実現することができる。また、この実施例
における演算増幅器１７は、電圧増幅器として動
作するものであるから、小電力容量のものでよ
く、したがつてこの演算増幅器１７における歪は
無視し得る。
は、電源電圧±Vhより極めて小さな電圧にすれ
ばよく、これによつてこの増幅器１２の電力損失
を非常に小さな値に抑えることが可能になると共
に、この増幅器１２を低耐圧の回路素子を用いて
安価に実現することができる。また、この実施例
における演算増幅器１７は、電圧増幅器として動
作するものであるから、小電力容量のものでよ
く、したがつてこの演算増幅器１７における歪は
無視し得る。
次に、第２図に示した実施例の具体回路例を第
４図に示す。この第４図において、増幅器１２
は、非反転入力端子が入力端子１０に接続されか
つ反転入力端子が演算増幅器１７の出力端子に接
続されたドライブ段増幅器１２−１と、半固定形
バイアス電圧電源２８ａ，２８ｂによつてＡ級に
バイアスされかつシングルエンデツドプツシユプ
ル接続されたトランジスタ２９ａ，２９ｂを有し
てなる出力段増幅器１２−２とから構成されてい
る。前記ドライブ段増幅器１２−１の正負電源入
力端子には電圧＋Vm、−Vm（ただし、Vh＞Vm
＞Vl）が各々供給され、またトランジスタ２９
ａ，２９ｂの各コレクタには電圧＋Vl、−Vlが
各々供給されている。一方、増幅器１４は、反転
入力端子が抵抗２１，２２の接続点に接続されか
つ非反転入力端子が接続されたドライブ段増幅器
１４−１と、半固定形バイアス電圧源３０ａ，３
０ｂによつてＢ級にバイアスされかつシングルエ
ンデツドプツシユプル接続されたトランジスタ３
１ａ，３１ｂを有してなる出力段増幅器１４−２
とから構成されている。前記ドライブ段増幅器１
４−１の正負電源入力端子には電圧＋Vh、−Vhが
供給され、またトランジスタ３１ａ，３１ｂの各
コレクタにも同様に電圧＋Vh−Vhが供給されて
いる。また、負荷接続端子１５ａ，１５ｂの間に
はスピーカ２７が接続されている。なお、この第
４図に示す回路の他の部分は、第２図に示した各
部と同様に構成されている。
４図に示す。この第４図において、増幅器１２
は、非反転入力端子が入力端子１０に接続されか
つ反転入力端子が演算増幅器１７の出力端子に接
続されたドライブ段増幅器１２−１と、半固定形
バイアス電圧電源２８ａ，２８ｂによつてＡ級に
バイアスされかつシングルエンデツドプツシユプ
ル接続されたトランジスタ２９ａ，２９ｂを有し
てなる出力段増幅器１２−２とから構成されてい
る。前記ドライブ段増幅器１２−１の正負電源入
力端子には電圧＋Vm、−Vm（ただし、Vh＞Vm
＞Vl）が各々供給され、またトランジスタ２９
ａ，２９ｂの各コレクタには電圧＋Vl、−Vlが
各々供給されている。一方、増幅器１４は、反転
入力端子が抵抗２１，２２の接続点に接続されか
つ非反転入力端子が接続されたドライブ段増幅器
１４−１と、半固定形バイアス電圧源３０ａ，３
０ｂによつてＢ級にバイアスされかつシングルエ
ンデツドプツシユプル接続されたトランジスタ３
１ａ，３１ｂを有してなる出力段増幅器１４−２
とから構成されている。前記ドライブ段増幅器１
４−１の正負電源入力端子には電圧＋Vh、−Vhが
供給され、またトランジスタ３１ａ，３１ｂの各
コレクタにも同様に電圧＋Vh−Vhが供給されて
いる。また、負荷接続端子１５ａ，１５ｂの間に
はスピーカ２７が接続されている。なお、この第
４図に示す回路の他の部分は、第２図に示した各
部と同様に構成されている。
次に、第２図に示した実施例の変形例について
説明する。
説明する。
第５図は、第１の変形例を示す回路図である。
この図において、入力端子１０は、増幅器１２の
非反転入力端子に接続されると共に、利得−Ａの
増幅器１４の入力端子に接続される。増幅器１２
の出力端子は、負荷接続端子１５ａに接続される
と共に、抵抗１６（値R1）を介して演算増幅器
１７の非反転入力端子に接続され、同非反転入力
端子は抵抗１８（値R2）を介して接地される。
また、この演算増幅器１７の反転入力端子と出力
端子との間には抵抗１９（値R2）が介挿され、
同出力端子は増幅器１２の反転入力端子に接続さ
れる。そして、増幅器１４の出力端子は負荷接続
端子１５ｂに接続されると共に、抵抗２５（値
R1）を介して演算増幅器１７の反転入力端子に
接続される。なお、増幅器１４においては歪ｄが
発生するものとする。
この図において、入力端子１０は、増幅器１２の
非反転入力端子に接続されると共に、利得−Ａの
増幅器１４の入力端子に接続される。増幅器１２
の出力端子は、負荷接続端子１５ａに接続される
と共に、抵抗１６（値R1）を介して演算増幅器
１７の非反転入力端子に接続され、同非反転入力
端子は抵抗１８（値R2）を介して接地される。
また、この演算増幅器１７の反転入力端子と出力
端子との間には抵抗１９（値R2）が介挿され、
同出力端子は増幅器１２の反転入力端子に接続さ
れる。そして、増幅器１４の出力端子は負荷接続
端子１５ｂに接続されると共に、抵抗２５（値
R1）を介して演算増幅器１７の反転入力端子に
接続される。なお、増幅器１４においては歪ｄが
発生するものとする。
この構成においてアンプ１２の２つの入力端は
イマジナリシヨートであるのでアンプ１７の出力
はV1である。さらに、アンプ１７の反転入力端
と非反転入力端もイマジナリシヨートであること
から抵抗１６，１８，１９，２５の回路網につい
て次式が導かれる。
イマジナリシヨートであるのでアンプ１７の出力
はV1である。さらに、アンプ１７の反転入力端
と非反転入力端もイマジナリシヨートであること
から抵抗１６，１８，１９，２５の回路網につい
て次式が導かれる。
R2／R1＋R2V1＝（V2−Vi）R2／R1＋R2＋ViR2／R1＋R2（
V1−V2）＝R1／R1＋R2＋Vi （V1−V2）R2／R1＝ViV1＝R1／R2Vi＋V2 ……（9.5） ここで、増幅器１４の出力に歪ｄが発生したと
すると V2＝ｄ−AV1 ……（9.6） となり、上記（9.5）式、（9.6）式から V1＝R1／R2Vi＋ｄ−AVi ……(10) なる関係が成り立つ。したがつてR1／R2＝Ａと設定 すると、 V1＝ｄ ……(11) となる。よつて、出力電圧V0は、 V0＝V1−V2 ＝ｄ−（ｄ−Ａ・Vi） ＝Ａ・Vi ……(12) となり、歪ｄを全く含まないものとなる。
V1−V2）＝R1／R1＋R2＋Vi （V1−V2）R2／R1＝ViV1＝R1／R2Vi＋V2 ……（9.5） ここで、増幅器１４の出力に歪ｄが発生したと
すると V2＝ｄ−AV1 ……（9.6） となり、上記（9.5）式、（9.6）式から V1＝R1／R2Vi＋ｄ−AVi ……(10) なる関係が成り立つ。したがつてR1／R2＝Ａと設定 すると、 V1＝ｄ ……(11) となる。よつて、出力電圧V0は、 V0＝V1−V2 ＝ｄ−（ｄ−Ａ・Vi） ＝Ａ・Vi ……(12) となり、歪ｄを全く含まないものとなる。
次に、第６図は、第２図に示した実施例の第２
の変形例を示す。この図において、入力端子１０
は利得−Ａの増幅器１４の入力端子に接続される
と共に、抵抗１９（値R2）を介して増幅器１２
の非反転入力端子に接続される。増幅器１２の出
力端子は、負荷接続端子１５ａに接続されると共
に、抵抗１６（値R1）、抵抗１８（値R2）を順次
介して接地され、これら抵抗１６，１８の接続点
はこの増幅器１２の反転入力端子に接続される。
増幅器１４の出力端子は、負荷接続端子１５ｂに
接続されると共に、抵抗２５（値R1）を介して
増幅器１２の非反転入力端子に接続される。
の変形例を示す。この図において、入力端子１０
は利得−Ａの増幅器１４の入力端子に接続される
と共に、抵抗１９（値R2）を介して増幅器１２
の非反転入力端子に接続される。増幅器１２の出
力端子は、負荷接続端子１５ａに接続されると共
に、抵抗１６（値R1）、抵抗１８（値R2）を順次
介して接地され、これら抵抗１６，１８の接続点
はこの増幅器１２の反転入力端子に接続される。
増幅器１４の出力端子は、負荷接続端子１５ｂに
接続されると共に、抵抗２５（値R1）を介して
増幅器１２の非反転入力端子に接続される。
この変形例によれば、増幅器１２の反転入力端
と非反転入力端がイマジナリシヨートであること
から次式が導びかれ、電圧V1，V1，V2の間に
は、次の関係が成り立つ。
と非反転入力端がイマジナリシヨートであること
から次式が導びかれ、電圧V1，V1，V2の間に
は、次の関係が成り立つ。
R2／R1＋R2V1＝R2／R1＋R2（V2−Vi）＋ViV1＝V2＋R1
／R2Vi……（12.1） ここで、増幅器１４の出力に歪ｄが発生したと
すると、 V2＝ｄ−AVi ……（12.2） となり、上記（12.1）式、（12.2）式から V1＝ｄ−AVi＋R1／R2Vi ……(13) なる関係が成り立つ。したがつて、R1／R2＝Ａと設 定すると、 V1＝ｄ ……(14) となるから、出力電圧V0は、 V0＝V1−V2 ＝ｄ−（ｄ−Ａ・Vi） ＝Ａ・Vi ……(15) となり、歪ｄを全く含まないものとなる。
／R2Vi……（12.1） ここで、増幅器１４の出力に歪ｄが発生したと
すると、 V2＝ｄ−AVi ……（12.2） となり、上記（12.1）式、（12.2）式から V1＝ｄ−AVi＋R1／R2Vi ……(13) なる関係が成り立つ。したがつて、R1／R2＝Ａと設 定すると、 V1＝ｄ ……(14) となるから、出力電圧V0は、 V0＝V1−V2 ＝ｄ−（ｄ−Ａ・Vi） ＝Ａ・Vi ……(15) となり、歪ｄを全く含まないものとなる。
次に、第７図は、第２図に示した実施例の第３
の変形例を示す。この図において、入力端子１０
は、利得Ａの増幅器１４の入力端子に接続される
と共に、抵抗１８（値R2）を介して増幅器１２
の反転入力端子に接続される。この増幅器１２の
出力端子は、負荷接続端子１５ａに接続されると
共に、抵抗１６（値R1）を介してこの増幅器１
２の反転入力端子に接続される。増幅器１４の出
力端子は、負荷接続端子１５ｂに接続されると共
に、抵抗２５（値R1）、抵抗１９（値R2）を順次
介して接地される。また、これら抵抗２５，１９
の接続点は、前記増幅器１２の非反転入力端子に
接続される。
の変形例を示す。この図において、入力端子１０
は、利得Ａの増幅器１４の入力端子に接続される
と共に、抵抗１８（値R2）を介して増幅器１２
の反転入力端子に接続される。この増幅器１２の
出力端子は、負荷接続端子１５ａに接続されると
共に、抵抗１６（値R1）を介してこの増幅器１
２の反転入力端子に接続される。増幅器１４の出
力端子は、負荷接続端子１５ｂに接続されると共
に、抵抗２５（値R1）、抵抗１９（値R2）を順次
介して接地される。また、これら抵抗２５，１９
の接続点は、前記増幅器１２の非反転入力端子に
接続される。
この変形例によれば、増幅器１２の反転入力端
と非反転入力端がイマジナリシヨートであること
から次式が導びかれ、電圧V1，V1，V2の間に
は、次の関係が成り立つ。
と非反転入力端がイマジナリシヨートであること
から次式が導びかれ、電圧V1，V1，V2の間に
は、次の関係が成り立つ。
R2／R1＋R2V2＝Vi−R2／R1＋R2（Vi−V1）V1＝V2
−R1／R2Vi……（15.1） ここで、増幅器１４の出力に歪ｄが発生したと
すると、 V2＝AV1＋ｄ ……（15.2） 上記（15.1）式、（15.2）式から V1＝AVi＋ｄ−R1／R2Vi ……(16) なる関係が成り立つ。したがつて、R1／R2＝Ａと設 定すれば、 V1＝ｄ ……(17) となるから、出力電圧V0は、 V0＝V1−V2 ＝ｄ−（Ａ・Vi＋ｄ） ＝−Ａ・Vi ……(18) となり、歪ｄを全く含まないものとなる。
−R1／R2Vi……（15.1） ここで、増幅器１４の出力に歪ｄが発生したと
すると、 V2＝AV1＋ｄ ……（15.2） 上記（15.1）式、（15.2）式から V1＝AVi＋ｄ−R1／R2Vi ……(16) なる関係が成り立つ。したがつて、R1／R2＝Ａと設 定すれば、 V1＝ｄ ……(17) となるから、出力電圧V0は、 V0＝V1−V2 ＝ｄ−（Ａ・Vi＋ｄ） ＝−Ａ・Vi ……(18) となり、歪ｄを全く含まないものとなる。
なお、以上に説明した実施例およびその変形例
においては、第１の増幅器１２をＡ級バイアス状
態、また第２の増幅器１４をＢ級バイアス状態で
各々動作させるものとしたが、これに限らず、第
１の増幅器１２をＡ級、第２の増幅器１４をAB
級、または第１の増幅器１２をAB級、第２の増
幅器１４をＢ級のように、ようは第１の増幅器１
２のバイアス状態を第２の増幅器１４のバイアス
状態より深く（アイドリング電流を大きく）すれ
ばよい。
においては、第１の増幅器１２をＡ級バイアス状
態、また第２の増幅器１４をＢ級バイアス状態で
各々動作させるものとしたが、これに限らず、第
１の増幅器１２をＡ級、第２の増幅器１４をAB
級、または第１の増幅器１２をAB級、第２の増
幅器１４をＢ級のように、ようは第１の増幅器１
２のバイアス状態を第２の増幅器１４のバイアス
状態より深く（アイドリング電流を大きく）すれ
ばよい。
さらになお、第２の増幅器１４については、Ｄ
級増幅、すなわちパルス幅変調増幅回路を用いて
も良い。
級増幅、すなわちパルス幅変調増幅回路を用いて
も良い。
以上の説明から明らかなように、この発明によ
る電力増幅器は、基準電位点が接地された第１の
電圧源によつて給電されかつ入力信号をＡ級また
はAB級バイアス状態で増幅して負荷の一端に供
給する第１の増幅器と、基準電位点が接地される
とともに前記第１の電圧源より出力電圧が高い第
２の電圧源によつて給電されかつ前記入力信号を
AB級またはＢ級バイアス状態で逆相増幅、ある
いはＤ級逆相増幅して前記負荷の他端に供給する
第２の増幅器と、前記第１の増幅器の出力信号か
ら前記第２の増幅器の出力信号を引いた差信号を
前記第１の増幅器の入力側に負帰還する帰還路と
を具備したので、次のような効果を奏することが
できる。
る電力増幅器は、基準電位点が接地された第１の
電圧源によつて給電されかつ入力信号をＡ級また
はAB級バイアス状態で増幅して負荷の一端に供
給する第１の増幅器と、基準電位点が接地される
とともに前記第１の電圧源より出力電圧が高い第
２の電圧源によつて給電されかつ前記入力信号を
AB級またはＢ級バイアス状態で逆相増幅、ある
いはＤ級逆相増幅して前記負荷の他端に供給する
第２の増幅器と、前記第１の増幅器の出力信号か
ら前記第２の増幅器の出力信号を引いた差信号を
前記第１の増幅器の入力側に負帰還する帰還路と
を具備したので、次のような効果を奏することが
できる。
(イ) 浮動電源を不要にすることができ、コモンモ
ードノイズの侵入を回避することができる。
ードノイズの侵入を回避することができる。
(ロ) 浮動電源が不要なためステレオ装置に適用し
た場合には、コストを大幅に低減することがで
きる。
た場合には、コストを大幅に低減することがで
きる。
(ハ) 第１の増幅器の電力損失を低く抑えることが
できるので、高耐圧の素子を不要にすることが
でき、この点からもコストを低減することがで
きる。
できるので、高耐圧の素子を不要にすることが
でき、この点からもコストを低減することがで
きる。
(ニ) 第１の増幅器の電力損失が低く、第２の増幅
器がAB級，Ｂ級またはＤ級で動作するので、
高ダイナミツクレンジであるとともに高電力効
率とすることができる。
器がAB級，Ｂ級またはＤ級で動作するので、
高ダイナミツクレンジであるとともに高電力効
率とすることができる。
(ホ) 歪率の少ない第１の増幅器が自動的に自己お
よび第２の増幅器の双方の歪みを低減し、しか
も、増幅器の歪率を調べて素子定数などを設定
する必要がない。歪率の小さい第１の増幅器に
も負帰還効果が生じるため、歪率の少ない増幅
器がさらに低歪になる。
よび第２の増幅器の双方の歪みを低減し、しか
も、増幅器の歪率を調べて素子定数などを設定
する必要がない。歪率の小さい第１の増幅器に
も負帰還効果が生じるため、歪率の少ない増幅
器がさらに低歪になる。
第１図は従来の電力増幅器の一構成例を示す回
路図、第２図はこの発明の一実施例の構成を示す
回路図、第３図は同実施例の等価回路図、第４図
は同実施例の具体回路図、第５図は同実施例の第
１の変形例の回路図、第６図は同実施例の第２の
変形例の回路図、第７図は同実施例の第３の変形
例の回路図である。 １０……入力端子、１２……第１の増幅器、１
３ａ，１３ｂ……第１の電圧源、１４……第２の
増幅器、１５ａ，１５ｂ……負荷接続端子、２０
……第１の帰還路、２４ａ，２４ｂ……第２の電
圧源、２６……第２の帰還路、２７……負荷。
路図、第２図はこの発明の一実施例の構成を示す
回路図、第３図は同実施例の等価回路図、第４図
は同実施例の具体回路図、第５図は同実施例の第
１の変形例の回路図、第６図は同実施例の第２の
変形例の回路図、第７図は同実施例の第３の変形
例の回路図である。 １０……入力端子、１２……第１の増幅器、１
３ａ，１３ｂ……第１の電圧源、１４……第２の
増幅器、１５ａ，１５ｂ……負荷接続端子、２０
……第１の帰還路、２４ａ，２４ｂ……第２の電
圧源、２６……第２の帰還路、２７……負荷。
Claims (1)
- 【特許請求の範囲】 １ 基準電位点が接地された第１の電圧源によつ
て給電されかつ入力信号をＡ級またはAB級バイ
アス状態で増幅して負荷の一端に供給する第１の
増幅器と、 基準電位点が接地されるとともに前記第１の電
圧源より出力電圧が高い第２の電圧源によつて給
電されかつ前記入力信号をAB級またはＢ級バイ
アス状態で逆相増幅、あるいはＤ級逆相増幅して
前記負荷の他端に供給する第２の増幅器と、 前記第１の増幅器の出力信号から前記第２の増
幅器の出力信号を引いた差信号を前記第１の増幅
器の入力側に電圧負帰還する帰還路と を具備し、 前記帰還路の利得をＫとした場合に、前記第２
の増幅器の利得ＢをＢ＝１／Ｋとなるように設定
し、かつ、第１および第２の増幅器の伝達特性を
等しくしたことを特徴とする電力増幅器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58049409A JPS59174005A (ja) | 1983-03-24 | 1983-03-24 | 電力増幅器 |
| US06/591,675 US4560946A (en) | 1983-03-24 | 1984-03-21 | Power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58049409A JPS59174005A (ja) | 1983-03-24 | 1983-03-24 | 電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59174005A JPS59174005A (ja) | 1984-10-02 |
| JPH0516206B2 true JPH0516206B2 (ja) | 1993-03-03 |
Family
ID=12830252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58049409A Granted JPS59174005A (ja) | 1983-03-24 | 1983-03-24 | 電力増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4560946A (ja) |
| JP (1) | JPS59174005A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002536902A (ja) * | 1999-02-05 | 2002-10-29 | フジャント インコーポレイテッド | 振幅再構成増幅器用の閉ループ・キャリブレーション |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4654712A (en) * | 1985-04-16 | 1987-03-31 | Jack Gershfeld | High frequency wide bandwith video amplifier with high tracking linearity |
| US4721919A (en) * | 1986-12-22 | 1988-01-26 | General Motors Corporation | Class G bridge amplifier with unipolar supplies |
| IT1237511B (it) * | 1989-10-31 | 1993-06-08 | Sgs Thomson Microelectronics | Circuito di amplificazione audio ad alta efficenza, con commutazione dello stato di funzionamento in funzione del segnale d'ingresso |
| US5604463A (en) * | 1992-03-16 | 1997-02-18 | Zero Impedance Systems | Coupling circuit |
| US5300893A (en) * | 1992-03-16 | 1994-04-05 | Zero Impedance Systems, Inc. | Amplifier |
| US5402084A (en) * | 1992-03-16 | 1995-03-28 | Zero Impedance Systems | Coupling circuit |
| US5479337A (en) * | 1993-11-30 | 1995-12-26 | Kaiser Aerospace And Electronics Corporation | Very low power loss amplifier for analog signals utilizing constant-frequency zero-voltage-switching multi-resonant converter |
| EP0846367B1 (en) * | 1996-06-21 | 2004-02-25 | Koninklijke Philips Electronics N.V. | Bridge amplifier with feedback over the load |
| IT1305650B1 (it) * | 1998-12-16 | 2001-05-15 | St Microelectronics Srl | Circuito per assicurare una completa saturazione di entrambi gliamplificatori di un amplificatore a ponte configurato ad ingresso |
| US6294958B1 (en) * | 2000-10-31 | 2001-09-25 | National Semiconductor Corporation | Apparatus and method for a class AB output stage having a stable quiescent current and improved cross over behavior |
| US7577983B2 (en) * | 2004-08-20 | 2009-08-18 | Extreme Broadband Engineering, Llc | Cable television reverse amplifier |
| US7456686B2 (en) * | 2005-09-21 | 2008-11-25 | International Rectifier Corporation | Class AD audio amplifier |
| JP6405759B2 (ja) * | 2014-07-11 | 2018-10-17 | ソニー株式会社 | 信号処理装置および信号処理方法 |
| US9998077B2 (en) | 2015-12-23 | 2018-06-12 | Qualcomm Incorporated | Amplifier with nonlinearity compensation |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6119551Y2 (ja) * | 1978-05-16 | 1986-06-12 | ||
| JPS5813004A (ja) * | 1981-07-16 | 1983-01-25 | Sanyo Electric Co Ltd | 電力増幅回路 |
-
1983
- 1983-03-24 JP JP58049409A patent/JPS59174005A/ja active Granted
-
1984
- 1984-03-21 US US06/591,675 patent/US4560946A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002536902A (ja) * | 1999-02-05 | 2002-10-29 | フジャント インコーポレイテッド | 振幅再構成増幅器用の閉ループ・キャリブレーション |
Also Published As
| Publication number | Publication date |
|---|---|
| US4560946A (en) | 1985-12-24 |
| JPS59174005A (ja) | 1984-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6707337B2 (en) | Self-operating PWM amplifier | |
| JPH0516206B2 (ja) | ||
| EP0037406B1 (en) | Cmos operational amplifier with reduced power dissipation | |
| JPH0629761A (ja) | 同相モード安定性が強化された差動増幅器 | |
| KR960000774B1 (ko) | 브릿지 증폭기 | |
| US5311088A (en) | Transconductance cell with improved linearity | |
| US4406990A (en) | Direct coupled DC amplification circuit | |
| EP0286347A2 (en) | Balanced output analog differential amplifier circuit | |
| JPS60127805A (ja) | 歪打消増幅回路 | |
| JPH0354387B2 (ja) | ||
| US4284958A (en) | Folded-cascode amplifier arrangement with current mirror amplifier | |
| JPH0143485B2 (ja) | ||
| US6492871B2 (en) | Current feedback operational amplifier | |
| US5856759A (en) | Audio output amplifier with parallel class AB stages | |
| US6801087B2 (en) | Integrated circuit with an analog amplifier | |
| JP2696986B2 (ja) | 低周波増幅器 | |
| JPH0626287B2 (ja) | 増幅装置 | |
| US4618832A (en) | Differential amplifier with improved power supply rejection ratio | |
| JP2003115726A (ja) | 増幅器の改良 | |
| JPS6031287B2 (ja) | 電力増幅器 | |
| JPH05191157A (ja) | 平衡入力型音声増幅回路 | |
| JPH062335Y2 (ja) | 平衡増幅器 | |
| JPS644685B2 (ja) | ||
| JPS6338575Y2 (ja) | ||
| JPH0212053B2 (ja) |