JPS58130492A - センス増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術的分野 本発明は、一般的に云うとセンス増幅器に関するもので
あり、更に具体的には論理“０”状態では電流を伝導し
論理“１″状態では電流を伝導しないメモリセルに記憶
された情報を迅速確実に検知するためのセンス増幅器に
関する。

背景技術 （２） 論理“０″状態では電流を伝導し論理“１”状態では電
流を伝導しないセルからなるメモリ回路において、セン
ス増幅器は、論理“１”又は論理“０”がアドレスされ
たメモリセルによって記憶されるかどうかを決定するた
め電流の流れ（ｏｕｒｒｅｎｔｆｔｏｗ）を検知するよ
う）二設計されている。従来のメモリ回路においては、
行（ＴＯ−）と列（コラム）によって設定される配列で
配置されており、行と列（コラム）との各交差点（二１
個のメモリセルがある。

続出されるメモリセノンは、読出されるメモリセルを含
む列（コラム）をコラムデコーダを介してセンス増幅器
に結合させることによってセンス増幅器に結合される。

そのようなコラムは比較的大きなキャパシタンスを有す
るので、読出されるメモリセルが電流を伝導していない
場合でもある期間コラムに電流が流れる。この結果論理
“１″を検出しつる前に遅延時間が存在する。

この遅延時間を最短にするため、充電回路を用いてコラ
ムキャパシタンスを迅速に充電する技術が開発されてい
る。この充電回路は、コラム上の（３） 第１所定電圧に達するまで比較的大量の電流を与える。

第２所定電圧に達しない限り第２充電回路は電流を供給
しつづけ、第２所定電圧（二連した時に電流の流れは止
まり、続出されるメモリセルが論理“１”状態にあるこ
とを意味する。続出されるメモリセルが論理“０”状態
にあると、メモリセルは十分な電流を伝導するので、第
２充電回路はコラムを第２所定電圧にドライブ（駆動）
しない。先行技術（二おいては、２つの充電回路が大き
さの異なる絶縁ゲート電界効果トランジスタを含んでい
る。２つの所定電圧の差は、２つの充電回路における一
部のトランジスタのサイズ比（Ｊ？ｉｚｇｒａｔｉｏ　
）の差（二よって定められる。この結果２つの所定電圧
間の差は、サイズ比（ｚｉｚｇ　ｒａｔｉｏ　）を制御
するためトランジスタを製造する能力（二依存する。代
表的な場合には、サイズ比（Ω２−ｒａｔｉＯ）は絶対
的な大きさを制御するより容易であるが、サイズ比（ｓ
ｉｚａ　ｒａｔｉｏ）　ｌ二もまだ成る程度の望ましく
ない変動がある。この結果充電回路を設計する場合には
、プロセスの変化を通じてサイズ比（５ｊｚｍ（４） ｒａｔｉＯ）の変動を一層考慮しなければならない。２
つの充電回路のサイズ比（５ｉｚｅ　ｒａｔｉｏ　）は
プロセス変化を通じて第１所定電圧が第２所定電圧より
も確実に低くなるのに十分な差があるように設計しなけ
ればならない。しかし同時に、続出されるメモリセルが
論理“１″状態にある場合には、コラム電圧が第１所定
電圧から第２所定電圧に横切る（　ｔｒａｖｅｒｓｅ　
）時間を最短にするため、２つの所定電圧間の差を最小
にすることが望ましい。

発明の要約 本発明の目的は、改良されたセンス増幅器を提供するこ
とである。

本発明のもう１つの目的は、コラムを相異なる電圧レベ
ルに充電するために、サイズ比の差の代わりにトランジ
スタの閾値差を利用するセンス増幅器を提供することで
ある。

本発明の上述の、およびその他の目的および利点は、充
電ノードにおいてコラムに結合された入力と、エンハン
スメントトランジスタおよびナチュラル（ルαｔｇａｌ
　）　）ランジスタに結合された出力（５） とを有するインバータにより達成される。ナチュラルト
ランジスタおよびエンハンスメントトランジスタはその
各々がインバータの出力に結合された制御電極、電源端
子に結合された第１電流電極、および充電ノードに結合
された第２電流電極を有する。出力トランジスタはイン
バータの出力に結合された制御電極とディプレッション
トランジスタに結合された第１電流電極を有し、それら
の間に出力ノードを形成し、充電ノードに結合された第
２電流電極を有する。

好ましい実施例の説明 一般的には、インバータ１２およびインバータ１４、）
ランジメタ１６．トランジスタ１８および出力回路２０
からなる先行技術のセンス増幅器１０が第１図に示され
ている。第１図〜第３図のセンス増幅器は、３つの形、
即ちナチュラルトランジスタ、エンハンスメントトラン
ジスタおよびディプレッショントランジスタのうちの１
つのＮチャネル絶縁ゲート電界効果トランジスタを用い
て図示されている。こ＼に述べられているナチュラル（
６） トランジスタは０．０〜０．４ボルトの特性閾値電圧を
有し、こ＼に述べられているエンハンスメントトランジ
スタは０．４〜０．８ボルトの特性閾値電圧を有し、こ
＼に述べられているディプレッショントランジスタは−
３〜−４ボルトの特性閾値電圧を有する。

インバータ１２はディプレッショントランジスタ２２と
エンハンスメントトランジスタ２４かうする。トランジ
スタ２２は、ドレインを例えば５ボルトの電圧の正電源
端子ＶＤＤに結合させ、ソースとゲートとをインバータ
１２の出力において一緒に接続させている。トランジス
タ２４は、ゲートをインバータ１２の入力において充電
ノード２６に接続させ、ドレインをトランジスタ２２の
ソースおよびゲートに接続させ、ソースを接地として示
されている負電源端子に接続させている。

インバータ１４は、ディプレッショントランジスタ２８
およびエンハンスメントトランジスタ３０からなる。ト
ランジスタ２８は、ドレインをＶＩＪＤに接続させ、ゲ
ートとソースをインバータ１４の出力（７） において−緒に接続させる。トランジスタ３０はインバ
ータ１４の出力において充電ノード２６に接続されたゲ
ート、接地されたソース、およびトランジスタ２８のゲ
ートとソースに接続されたドレインを有する。

出力回路２０は、ディプレッショントランジスタ３２お
よびエンハンスメントトランジスタ３４からなる。トラ
ンジスタ３２は、ドレインをＶ〜に接続させ、ソースと
ゲートをセンス増幅器１０の出力において一緒に接続さ
せる。トランジスタ３４は、ゲートをインバータ１４の
出力に接続させ、ソースなノード２６に接続させ、ドレ
インをトランジスタ３２のソースとゲートに接続させる
。

トランジスタ１６および１Ｂは両方ともエンハンスメン
トトランジスタである。トランジスタ１６は、ゲートを
インバータ１２の出力に接続させ、ドレインを、ＶＤＤ
に接続させ、ソースをノード２６に接続させる。トラン
ジスタ１８は、ゲートをインバータ１４の出力に接続さ
せ、ドレインをＶＤＤに接続させ、ソースをノード２６
に接続させる。

充電ノード２６は、センス増幅器１０の入力である。セ
ンス増幅器１０の入力は代表的な場合には（８） メモリセルのコラムである。そこ（＝論理“１”が記憶
されているか、又は論理“０′が記憶されているかを決
定するために、メモリセルの１つが選択されて読出され
る。論理“１”はメモリセルが非導通状態にあるものと
して特徴づけられ、一方論理“Ｏｎはメモリセルが導通
状態にあるものとして特徴づけられる。メモリデバイス
においては、多数のコラムがありその各コラムには多数
のメモリセルがあり、コラムはコラムデコーダを介して
充電ノード２６に結合されていることが理解される。

メモリの性能特性を指定するにあたっては、最悪の場合
の条件を考慮しなければならない。代表的な場合にはそ
れに伴って比較的大きなキャパシタンスを有するコラム
はセンス増幅器１０に結合される前にたとえ成る程度の
電圧に充電されるとしても、メモリにとっての代表的な
最悪の場合の条件は、コラムがセンス増幅器１０に結合
された時にそのコラムが完全に大地に放電される場合で
ある。従って、以下においてはコラムの初期電圧は接地
されるものと考える。

（９） ノード２６が最初；二接地されている場合、トランジス
タ２４８よび６０は先づオフになっているのでトランジ
スタ１６　、１８および６４のゲートはｙＤＤにあって
、トランジスタｉ６．　ｉｓおよび６０をターンオンさ
せる。トランジスタ３４がオンの状態にある場合にはそ
の電圧降下は無視してよい程度であるので、センス増幅
器１０の出力はノード２６上の電圧とはソ同一になる。

トランジスタ１６のゲートの電圧とノード２６の電圧と
の間の電圧差ＶＯＬｕがトランジスタ１６の閾値電圧よ
り小さくなるまで、電流はトランジスタ１６を通って流
れ続ける。トランジスタ１６　、１８および３４がノー
ド２６１こ結合されたコラムに′磁流を供給すると、ノ
ード２６の電圧は急上昇する。ノード２６がトランジス
タ２４の閾値電圧に達すると、トランジスタ２４はター
ンオンし、トランジスタ２２を通して電流を引き込み、
それ（二よりトランジスタ１６のゲートの電圧を低下さ
せる。ノード２６の電圧が上昇しつづける（二つれて、
トランジスタ２４はより多くの電流を導通して、トラン
ジスタ１６のゲートの電圧な更に低下させる。この結果
、ノード２６の電圧が上昇するにつれて、電圧差ＶＯＩ
１１６はトランジスタ１６の閾値電圧以下に減少し、ト
ランジスタ１６をオフにする。トランジスタ２４および
２２のサイズ比（５ｉｚｅ　ｒａｔｉｏ　）を選択しト
ランジスタ２４および２２の閾値電圧を考慮することに
よって、従来の手段で所定電圧Ｖｐ＋が選ばれる。各ト
ランジスタはチャネル幅：チャネル長さの比（二よって
定められたサイズ比（５ｉｚｅ　ｒａｔｉｏ　）を有す
る。トランジスタ２２のサイズ比（ｚｉｚ−ｒａｔｉｏ
　）に比べてトランジスタ２４のサイズ比（５ｉｚｅ　
ｒａｔｉｏ　）が大であればある程、所定電圧ＶＰ１は
小さくなる。

導通状態にあるメモリセルは、トランジスタ１６．１８
オよび６４が導通している時に供給される電流に対して
十分な電流導通能力を有しない。この結果、メモリセル
が導通状態にあっても、所定電圧Ｖｐｌに達してトラン
ジスタ１６をオフにするまでノード２６の電圧は上昇す
る。しかし、導通状態にあるメモリセルは、トランジス
タ１８および６４によって供給される電流に対しては十
分な電流伝達能力を有する。トランジスタ６４がオンに
なると、所定電圧ＶＰ１にはソ等しいノード２６の電圧
はセンス増幅器１０の出力に結合され論理“０”として
検出される。トランジスタ６４は成る程度の電流を伝導
しつつあるので、センス増幅器１０の出力の電圧はノー
ド２６の電圧よりや＼高い。

トランジスタ３０　、２８および１８はそれぞれトラン
ジスタ２４　、２２および１６と同じ仕方で動作するが
、但しトランジスタ１８はノード２６の電圧が所定電圧
ＶＰ１より高い電圧である所定電圧ｙＰ２に達するまで
はオフにならない。このことは、トランジスタ２８のサ
イズ比に対するトランジスタ６０のサイズ比の比率（ｒ
ａｔｉｏ　）を、トランジスタ２２のサイズ比に対する
トランジスタ２４のサイズ比の比率より小さくすること
によって達成される。

このことを達成する１つの方法は、トランジスタ２２と
２８のサイズ比を等しくし、トランジスタ６゜のサイズ
比をトランジスタ２４のサイズ比より小さくすることで
ある。従って、ノード２６の電圧が所定電圧ＶＰ１を越
えて上昇し所定電圧ＶＰ２に達するまでトランジスタ１
８はオンの状態をつづける。

トランジスタ３４のゲートおよびソースはそれぞれトラ
ンジスタ１日のデートオよびソースに接続されており、
トランジスタ６４および１８１ま同じ特徴的な閾値電圧
を有するので、トランジスタ１８がオンであればトラン
ジスタ６４もオンである。

非導通状態にあるメモリセルを有するコラムがノード２
６に結合されると、トランジスタ１６　、１８および３
４はすべてオンになり、そのコラムに関連したキャパシ
タンスを充電する。ノード２６の電圧が所定電圧ＶＰ１
に達すると、トランジスタ１６はオフになる。トランジ
スタ１８および６４は、ノード２６の電圧が所定電圧Ｖ
Ｐ２に達するまでコラムキャパシタンスを充電しつづけ
、ノード２６の電圧が所定電圧Ｖ７２に達した時にトラ
ンジスタ１８および３４はオフになる。トランジスタ６
４がオフになると、センス増幅器１０の出力ははソＹＤ
Ｄとなり、論理“１″として検出される。上述したよう
に、所定電圧Ｖ？１およびＶＦ６の差は、インバータ１
２および１４との間のサイズ比の差を与えることにょっ
て発生する。このサイズ比の差は、プロセス変動を通じ
て確実な検出を行うため所定電圧ｖｐ１およびＶＦ６の
間の十分な差を確実なものとするほど十分に大きなもの
でなければならないか、同時に検出のための遅延時間を
最短にするため最小としなければならない。

第２図には、一般的にインバータ３８．エンハンスメン
トトランジスタ４０．ナチュラルトランジスタ４２およ
び出力回路４４からなる本発明の好ましい実施例による
センス増幅器３６が示されている。

インバータ６８はディプレッショントランジスタ４５お
よびナチュラルトランジスタ４６からなる。

トランジスタ４５は、ドレインをＶＤＤに接続させ、ソ
ースとゲートをインバータ３８の出力において一緒に接
続させる。トランジスタ４６はインバータ３８の入力で
ありセンス増幅器３６の入力であるノード５０に接続さ
れたゲート、接地されているソースおよびトランジスタ
４５のソースおよびゲートに接続されたドレインを有す
る。トランジスタ４０はインバータ３８の出力に接続さ
れたゲ−ト、Ｖｎｎ　ｌ二接綿されたドレイン、および
ノード５０に接続されたソースを有する。トランジスタ
４２はインバータ６８の出力（：接続されたゲート、　
Ｖａｎに接続されたドレイン、およびノード５０に接続
されたソースを有する。出力回路４４はディプレッショ
ントランジスタ５２およびナチュラルトランジスタ５４
からなる。トランジスタ５２は、ドレインをＶＤＤに接
続させ、ソースとゲートを一緒に接続させる。

トランジスタ５４は、ゲートをインバータ３８の出力に
接続させ、ドレインを、センス増幅器３６の出力におい
てトランジスタ５２のソースおよびゲートに接続させ、
ソースをノード５０に接続させる。

メモリセルのコラムは、センス増幅器１０について説明
したのと同じ方法でセンス増幅器６６）：結合されてい
る。選択されたメモリセルを含むメモリセルのコラムは
コラムデコーダを介してノード５０に結合されている。

センス増幅器１０のインバータ１２およびトランジスタ
１６が協動してコラムを所定電圧Ｖ？１にまで充電させ
るのと同じ方法で、インバータ３８およびトランジスタ
４０はノード５０に結合されたコラムを協動して所定電
圧Ｖ、、１にまで充電させる。そのコラムの選択された
メモリセルが非導通状態にある場合には、トランジスタ
４２および５４はコラムを第２の所定電圧ＶＰＶ２にま
で充電しつづける。

ノード５０に結合されたコラムを所定電圧ＶＰＶ２にま
で充電させた結果は、センス増幅器１０のインバータ１
４およびトランジスタ１８が協動してノード２６に結合
されたコラムを所定電圧ＶＰ２にまで充電させた結果と
同じであるが、この結果を得る方法は著しく異なる。先
づ最初にノード５０が接地され、トランジスタ４０　、
４２および５４は導通状態になる。ノード５０の電圧が
上昇するにつれて、インバータ３８の出力電圧は、イン
バータ３８の出力とノード５０との間の電圧差ＶＯ５４
０が最終的にトランジスタ４０の閾値電圧以下になるま
で低下する。

これはノード５０が所定電圧ＶＰＶ１になり、トランジ
スタ４０がオフになるための条件である。電圧差ＶＯ１
４０がトランジスタ４０の閾値電圧よりごく僅かに低い
程度であると、トランジスタ４２および５４はオンのま
＼になっている。という訳は、それらのトランジスタは
閾値電圧がエンハンスメントトランジスタ４０より低い
ナチュラルトランジスタであるからである−０ 選択されたメモリセルが導通状態にあると、ノード５０
ははゾ所定電圧Ｖ、、、にとどまっている。

という訳は、そのメモリセルはトランジスタ４２および
５４によって供給される電流に対して十分な電流伝導能
力をもっているからである。トランジスタがなおもオン
になっていると、はゾ所定電圧ｖｐｒ１であるノード２
６の電圧は論理“０″として検出するためセンス増幅器
３６の出力に結合される。

トランジスタ５４は成る程度の電流を伝導しているので
、センス増幅器３６の出力はノード５０の電圧よりや＼
高い電圧となる。選択されたメモリセルが非導通状態に
あると、トランジスタ４２および　。

５４はコラムキャパシタンスの充電を続行してノード５
０の電圧を上昇させる。ノード５０の電圧が上昇するに
つれて、インバータ３８の出力電圧は低下して、トラン
ジスタ４２および５４のデートソ（１７） 一ス電圧ＶＯ５４０を低下させる。ノード５０の電圧が
所定電圧ＶＰ１’２に達すると、電圧差ＶＯ５４０はト
ランジスタ４２および５４の閾値電圧以下に低下してト
ランジスタ４２および５４をオフにする。トランジスタ
５４がオフになると、センス増幅器３６の出力ははゾＶ
ＤＤとなり、これは論理“１”として検出される。

所定電圧Ｖ、、およびＶＰＶ２の差は２つのトランジス
タ形、この場合にはナチュラルおよびエンへンスメン）
）ランジスタ間の閾値電圧差を用いて達成される。閾値
電圧の絶対値は一定していないが、閾値電圧差は殆んど
一定している。従来のＮチャネルプロセスでは、すべて
のトランジスタのチャネルは共通ドーピングレベルで始
まる。その後エンハンスメントトランジスタのチャネル
はＰ形材料でドープされ、ディプレッショントランジス
タのチャネルはその後Ｎ形材料でドープされるが、ナチ
ュラルトランジスタのチャネルはその後共通ドーピング
レベルからドープされない。従って、エンハンスメント
トランジスタの閾値電圧はナチ（１８） ユラルトランジスタの電圧より制御できる程度に大きい
。この結果、トランジスタ４０をエンハンスメントトラ
ンジスタにしトランジスタ４２をナチュラルトランジス
タにすることによって、所定電圧ＶＰｔ’２は確実に所
定電圧ＶＰｒ１より大となる。更：二、所定電圧ＶＰｌ
’１とＶＰＶ２との差は、インバー９５８１”：伴う利
得の故：二きわめて小さくなる。所定電圧ＶＷ１を比較
的僅かに上廻ると、電圧差ＶＯ１２０を減少させてトラ
ンジスタ４０および４２をオフ：：するのに十分な程イ
ンバータ３８の出力を減少させる。所定電圧’）’ＪＩ
Ｆ１とＶＷ２との差はきわめて小さいので、所定電圧Ｖ
ＰＶ１およびＶｐｒｚ間のコラムキャパシタンスを充電
するのに要する時間もまた短い。

第６図（二は追加のナチュラルトランジスタ５６オよび
５８オよびデイブレツシヨ／トランジスタ６０を有する
、第２図のセンス増幅器６６の変形であルセンス増幅器
６６′を示しである。トランジスタ６０はノード５０に
接続されているゲート８よびドレイン、および接地され
ているソースを有する。

トランジスタ５８はトランジスタ４６のソースと接地と
の間に置かれている。トランジスタ５８はトランジスタ
４６のソースに接続されたゲートおよびドレイン、およ
び接地されているソースを有する。トランジスタ５６は
ＶＤＤに接続されたドレイン、トランジスタ、５８のゲ
ートおよびドレイン。

およびトランジスタ４６のドレインに接続されたゲート
を有する。

トランジスタ６０は非常に小さいサイズ比を有し、ノー
ド５０から非常に少量の漏れ電流を与えることを目的と
する。これはノード５０から確実に所定電圧Ｖ、、２以
上に充電されないでいるようにすることである。導通論
理状態にある選択されたメモリセル、は、充電されたコ
ラムを放電するための唯一の手段となりうる。この結果
もしコラムが所定電圧ＶＰｌ’２以上に充電されている
と、そのコラムは論理“０”が検出される前に選択され
たメモリによって所定電圧ＶＷ２以下に放電されなけれ
ばならない。コラムキャパシタンスの故に、そのような
充電はあまりにも時間がかかりすぎる。トランジスタ６
０はノード５０から接地へ電流バスな与え、コラムが所
定電圧Ｔ’ＦＦ２以上の電圧にとどまることを防ヰする
。この電流バスはトランジスタ４０．４２８よび５４の
正常な機能を妨げないようにするために高抵抗となって
いる。

トランジスタ５８は効果的にノード５０の電圧を上昇さ
せトランジスタ４６はオン（二なる。トランジスタ４６
の閾値電圧に達する前にノード５０のより高い電圧が必
要とされるので、トランジスタ４６のソースはトランジ
スタ５８（二よってより高い電圧に引きあ１デられる。

トランジスタ４６がオフになると、トランジスタ５６の
ゲートははｖ　Ｖ、、となり、トランジスタ５６をして
電流をトランジスタ５８に供給させる。トランジスタの
サイズ比は従来の手段（二よって選択されるので、トラ
ンジスタ５６により供給される電流は、トランジスタ５
Ｂのゲートおよびドレインの′電圧をトランジスタ５Ｂ
の閾値電圧より数十分の一ボルトだけ上昇させる。トラ
ンジスタ４６がオンになると、トランジスタ４６はトラ
ンジスタ４６のソースの電圧をより高くドライブする傾
向のあるトランジスタ５Ｂへ電流を供給する。この効果
は望ましいものではない。という訳は、この効果はトラ
ンジスタ４６のゲート−ソース電圧を低下させ、それに
よりノード５０の電圧に対する応答を効果的に低下させ
るからである。

この効果に対抗するため、トランジスタ５６によりトラ
ンジスタ５８に供給される電流は減少する。

トランジスタ５６がオンになる結果として、トランジス
タ５６のゲートの電圧は低下してトランジスタ５６をし
てより少ない電流をトランジスタ５８へ供給させる。

上述した方法でトランジスタ５６および５Ｂを用いると
、トランジスタ４６のサイズ比を大きくする一方で、所
定電圧Ｖ、、、およびＶＰｌ’２をはゾ同じに保つこと
ができる。従って、トランジスタ４６はより高い利得を
有し、その結果トランジスタ４６はノード５０の電圧に
一層応答するようになる。

好ましい実施例について本発明を説明したが、開示した
発明は多くの方法で変形させることができ、具体的に設
計し上記に説明した以外の多くの実施例の形をとりうろ
ことが当業技術者にとって明らかであろう。従って、本
発明の真の精神および範囲内にある本発明のすべての変
形を金色することが添付した特許請求の範囲によって意
図されている。

以下本発明の実施の態様を記す。

ｔ　第１トランジスタが特徴的な第１閾値電圧を有し、
第２および第６トランジスタの各々が特徴的な第２閾値
電圧を有し、前記第１閾値電圧が第２閾値電圧より高い
特許請求の範囲第１項のセンス増幅器。

【図面の簡単な説明】

第１図は、先行技術のセンス増幅器の回路図である。 第２図は、本発明の好ましい実施によるセンス増幅器の
回路図である。 第６図は、第２図のセンス増幅器の変形の回路図である
。 特許出願人　　　モトローラ・インコーポレーテッド代
理人　弁理士　玉蟲久五部 （２３） の υ ４９５− 筒 ・ノ ■ の

Claims (1)

1. 【特許請求の範囲】 １、　充電ノードに存在する信号に反比例するバイアス
   信号を与えるインバータ手段と、バイアス信号に結合さ
   れる制御電極、電源□　　端子に結合された第１電流電
   極、および充電ノードに結合された第２電流電極を有す
   る第１トランジスタと、 バイアス信号に結合される制御電極、を原端子に結合さ
   れた第１電流電極、および充電ノードに結合された第２
   電流電極を有する第２トランジスタと、 バイアス信号に結合される制卸電極、充電ノードに結合
   された第１電流電極、および出力端子に結合された第２
   電流電極とを有する第３トランジスタとを含む センス増幅器。 ２、　充電ノードに存在する信号に反比例するパ（１） イアス信号を与えるためのインバータと、バイアス信号
   に結合される制御電極、第１電源端子に結合された第１
   電流電極、および充電ノードに結合された第２１！流電
   極を有し、特徴的な閾値電圧を有する第１トランジスタ
   と、 バイアス信号に結合される制御電極、第１電源端子に結
   合された第１電流電極、および充電ノードに結合された
   第２電流電極を有し、第１トランジスタの特性閾値電圧
   と異なる特性閾値電圧を有する第２トランジスタとを含
   む回路。