JPS58129657A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPS58129657A JPS58129657A JP57013475A JP1347582A JPS58129657A JP S58129657 A JPS58129657 A JP S58129657A JP 57013475 A JP57013475 A JP 57013475A JP 1347582 A JP1347582 A JP 1347582A JP S58129657 A JPS58129657 A JP S58129657A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- field
- contents
- address
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Retry When Errors Occur (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明はマイクロプログラム制ｖ４装置に関する。
従来技術
ソフトウェア命令セラトラ実行する情報処理装置におけ
る前記ソフトウェア命令セットの一部、例えば、浮動小
数点演算命令ま九は固定小数点乗除算分合の実行の高速
化は、高速演算機構行することができる処理ｖ＆ｌｌ（
以下高速演算機構）を付加して、１ＩｔＩ記一部の命令
のみｔ−高速演算機構で実行することにより実現される
ことが多い、この高速演算機構は、１マイクロ命令ステ
ツプで多くの機能を実行することが要求される丸めに回
路量が多くな９．高速演算機構【含む情報処！ｆｆ装置
の中で高速演算機構が占める回路量の比率はかなり高い
ため、高速演算機構の故障率も高くなる。
る前記ソフトウェア命令セットの一部、例えば、浮動小
数点演算命令ま九は固定小数点乗除算分合の実行の高速
化は、高速演算機構行することができる処理ｖ＆ｌｌ（
以下高速演算機構）を付加して、１ＩｔＩ記一部の命令
のみｔ−高速演算機構で実行することにより実現される
ことが多い、この高速演算機構は、１マイクロ命令ステ
ツプで多くの機能を実行することが要求される丸めに回
路量が多くな９．高速演算機構【含む情報処！ｆｆ装置
の中で高速演算機構が占める回路量の比率はかなり高い
ため、高速演算機構の故障率も高くなる。
情報処理Ｖ＆置の初期設定時の冑イクロ診断等により、
高速演算機構に故障個所がＴｏや動作不可と判定され九
場合、従来は、一部のソフトウェア命令が実行できない
ために情報処［１装置が使用できないという欠点がある
。
高速演算機構に故障個所がＴｏや動作不可と判定され九
場合、従来は、一部のソフトウェア命令が実行できない
ために情報処［１装置が使用できないという欠点がある
。
発明の目的
本発明の目的は情報処理装置の一部が故障しても故障個
所？切離して情報処理装置の動作音続行させることがで
きるマイクロプログラム制Ｎｉｌ置會尻供することにあ
る。
所？切離して情報処理装置の動作音続行させることがで
きるマイクロプログラム制Ｎｉｌ置會尻供することにあ
る。
発明の構成
不発明のマイクロプログラム制Ｎｆ装置は、一連のマイ
クロ命令ｔ！記憶する制御記憶手段と、前記制御記憶手
段から読み出されたマイクロ命令を１１’ｌするマイク
ロ命令格納手段と、マイクロ命令の特定フィールドの内
容が所定の値であるときに動作する第１の処＠す段とｓ
ｆｆＩＪ記特定フィールドの内容が所定の値でないと
きに動作する第２の処理手段と、第２の処理手段が動作
可能か否かを示す表示手段（フリップフロップ）と、該
茨示手段（クリップフロップ）の籠およびマイクロ命令
の前記特定フィールド以外の一部のフィールドの内容に
より次に実行すべきマイクロ命令のアドレスを発生する
アドレス発生手段とを含む。
クロ命令ｔ！記憶する制御記憶手段と、前記制御記憶手
段から読み出されたマイクロ命令を１１’ｌするマイク
ロ命令格納手段と、マイクロ命令の特定フィールドの内
容が所定の値であるときに動作する第１の処＠す段とｓ
ｆｆＩＪ記特定フィールドの内容が所定の値でないと
きに動作する第２の処理手段と、第２の処理手段が動作
可能か否かを示す表示手段（フリップフロップ）と、該
茨示手段（クリップフロップ）の籠およびマイクロ命令
の前記特定フィールド以外の一部のフィールドの内容に
より次に実行すべきマイクロ命令のアドレスを発生する
アドレス発生手段とを含む。
発明の実施例
次に本発明の一実施例について図面【参照して詳細に説
明する。
明する。
＠１図を参照すると１本発明の一部ｍ例は、処理装置１
および２．制御記憶３．マイクロ命令レジスタ４、フリ
ップ７０ツブ５、デコーダ６、アンド回路７、アドレス
上位ピット発生回路８およびアドレス下位ビット発生回
路９から構成されている。前記アドレス発生回路９はセ
レクタ９１およびアドレス合成回路９２から構成されて
いる。
および２．制御記憶３．マイクロ命令レジスタ４、フリ
ップ７０ツブ５、デコーダ６、アンド回路７、アドレス
上位ピット発生回路８およびアドレス下位ビット発生回
路９から構成されている。前記アドレス発生回路９はセ
レクタ９１およびアドレス合成回路９２から構成されて
いる。
前起毛ｌｉＶ＆ｌｉｔ １はソフトウェア命令セットの
中のすべての命令の実行が可能である。処１１ｉｌｌｃ
置２は処１績置１で実行するソフトウェア命令の一部【
高速ＶＣ実行できる。すなわち、同一のソフトウェア命
令【処１１！［１と比較して少ないマイクロ命令ステッ
プ数で実行することができる。ｔた。
中のすべての命令の実行が可能である。処１１ｉｌｌｃ
置２は処１績置１で実行するソフトウェア命令の一部【
高速ＶＣ実行できる。すなわち、同一のソフトウェア命
令【処１１！［１と比較して少ないマイクロ命令ステッ
プ数で実行することができる。ｔた。
同一のソフトウェア命令【処理装置１および処理値６１
２で実行した場合、全く同一の結ｓｒ得る仁ともできる
。
２で実行した場合、全く同一の結ｓｒ得る仁ともできる
。
更に、制御記憶３には＠２図に示す形式ｔもつマイクロ
命令が記憶されている。このマイクロ命令は複数棟類の
ジャンプ命令のうちどのタイプのジャンプ會するかを決
定するために必要な制御を指示するジャンプ制御フィー
ルド４０１次に実行すべきマイクロ命令のネクストアド
レスを指示するアドレスフィールド４１．前記処＠装置
１および前起毛１１Ｖｃｆｌｌｔ２の内部動作音指定す
る動作指定フィールド４２およびどちらの処＠装置を動
作させるかｔ指定する処理装置選択フィールド４３から
構成されている。処理装置選択フィールド４３の内容が
−ｖＯカ場合社処理侠置装はマイクロ命令を実行するが
、処ａｌ装置２はマイクロ命令を実行しない、ｔた、前
記フィールド４３の内容が論理１１１の場合には処＠ｔ
ｌｄｌ ２はマイクロ命令【実行するが処Ｉｌｌ！Ｉｔ
１はマイクロ命令を実行しない。
命令が記憶されている。このマイクロ命令は複数棟類の
ジャンプ命令のうちどのタイプのジャンプ會するかを決
定するために必要な制御を指示するジャンプ制御フィー
ルド４０１次に実行すべきマイクロ命令のネクストアド
レスを指示するアドレスフィールド４１．前記処＠装置
１および前起毛１１Ｖｃｆｌｌｔ２の内部動作音指定す
る動作指定フィールド４２およびどちらの処＠装置を動
作させるかｔ指定する処理装置選択フィールド４３から
構成されている。処理装置選択フィールド４３の内容が
−ｖＯカ場合社処理侠置装はマイクロ命令を実行するが
、処ａｌ装置２はマイクロ命令を実行しない、ｔた、前
記フィールド４３の内容が論理１１１の場合には処＠ｔ
ｌｄｌ ２はマイクロ命令【実行するが処Ｉｌｌ！Ｉｔ
１はマイクロ命令を実行しない。
次にこの実施的の動作を詳細に説明する。
次に実行すべきマイクロ命令のアドレス１３および１４
の指示により制御記憶３内のマイクロ命令がマイクロ命
令レジスタ４に格納される。読み出され九マイクロ命令
の処理装置選択フィールド４３の内容および動作指定フ
ィールド４２の内容は処理装置１および処理装置１１２
の両Ｖ＆蓋にそれぞれ供給されてお９、咳フィールド４
３の内容が論理０の場合には処＠装ａｌｌは自Ｖ装置が
選択されていることを認識し、前記７（−ルド４２の内
容に従った動作を実行する。−万、処理装置２は自装置
が選択されていないことを認識するために動作せず、前
記フィールド４２の内容は無視する。前記フィールド４
３の内容が論理１の場合には、論理０の場合とは逆に、
前記処理［１１２が動作指定信号１１の内容に従った動
作を実行し、前記処理装置１は動作しない、ｅ起毛１裟
置１および処１洟置２ｖｔ含む情報処理システムの初期
設定時、ＩＩＩ記処起毛洟置装の診断【行った結果、動
作可能である場合・にはクリップフロップ５は論Ｉｌｌ
にセットされ、動作不可能である場合にはフリップフロ
ップ５は論［１０にリセットされる。ジャンプ制御フィ
ールド４０の内容が所定の）（ターンであることｔデコ
ーダ６が解読し、フリップフロップ５がセツトされてい
るときにはアンド回路７の出力が論理１となる。前記ア
ドレス発生回路８は、アンド回路７の出力が論理１のと
きには出力１３に論理１が出力され、アンド回路７の出
力が論＠０のときには出力１３に論８ＩＯが出力される
。この実施例では前記アンド回路７の出力が論理１であ
るため出力１３に論ａｌｌが出力される。この出力は次
に実行すべきマイク−命令の制御記憶３の記憶位ｍｖボ
すアドレスの最上位ビットとなる。なお。
の指示により制御記憶３内のマイクロ命令がマイクロ命
令レジスタ４に格納される。読み出され九マイクロ命令
の処理装置選択フィールド４３の内容および動作指定フ
ィールド４２の内容は処理装置１および処理装置１１２
の両Ｖ＆蓋にそれぞれ供給されてお９、咳フィールド４
３の内容が論理０の場合には処＠装ａｌｌは自Ｖ装置が
選択されていることを認識し、前記７（−ルド４２の内
容に従った動作を実行する。−万、処理装置２は自装置
が選択されていないことを認識するために動作せず、前
記フィールド４２の内容は無視する。前記フィールド４
３の内容が論理１の場合には、論理０の場合とは逆に、
前記処理［１１２が動作指定信号１１の内容に従った動
作を実行し、前記処理装置１は動作しない、ｅ起毛１裟
置１および処１洟置２ｖｔ含む情報処理システムの初期
設定時、ＩＩＩ記処起毛洟置装の診断【行った結果、動
作可能である場合・にはクリップフロップ５は論Ｉｌｌ
にセットされ、動作不可能である場合にはフリップフロ
ップ５は論［１０にリセットされる。ジャンプ制御フィ
ールド４０の内容が所定の）（ターンであることｔデコ
ーダ６が解読し、フリップフロップ５がセツトされてい
るときにはアンド回路７の出力が論理１となる。前記ア
ドレス発生回路８は、アンド回路７の出力が論理１のと
きには出力１３に論理１が出力され、アンド回路７の出
力が論＠０のときには出力１３に論８ＩＯが出力される
。この実施例では前記アンド回路７の出力が論理１であ
るため出力１３に論ａｌｌが出力される。この出力は次
に実行すべきマイク−命令の制御記憶３の記憶位ｍｖボ
すアドレスの最上位ビットとなる。なお。
このアドレスの他のビットは次のようにして作成回路９
で作成される。第１図および第９図を参照すると、前記
処＠装置１からのアドレス１１および１ｌｌＪ紀処＠装
置からのアドレス２１のどちらかがデコーダ６の解読結
果である選択指示信号によりセレクタ９１で選択される
。この選択結果と前記マイクロ命令のネクストアドレス
フィールド４１の内容とが前記デコーダ６の解読結果で
ある合成指示信号によりアドレス合成回路９２で組み合
わされる。具体的には前記ネクストアドレスフィールド
４１の内容が前記セレクタ９１の選択結果で一部ノヒツ
トが反転される。この結果、アドレス１４が次に実行す
べきマイクロ命令の制御記憶３の記憶位＠【示すアドレ
スのうち最上位を除く他のビットとなる。すなわち、ア
ドレス１３および１４により次に実行すべきマイクロ命
令が読み出されてマイクロ命令レジスタ４に格納される
。
で作成される。第１図および第９図を参照すると、前記
処＠装置１からのアドレス１１および１ｌｌＪ紀処＠装
置からのアドレス２１のどちらかがデコーダ６の解読結
果である選択指示信号によりセレクタ９１で選択される
。この選択結果と前記マイクロ命令のネクストアドレス
フィールド４１の内容とが前記デコーダ６の解読結果で
ある合成指示信号によりアドレス合成回路９２で組み合
わされる。具体的には前記ネクストアドレスフィールド
４１の内容が前記セレクタ９１の選択結果で一部ノヒツ
トが反転される。この結果、アドレス１４が次に実行す
べきマイクロ命令の制御記憶３の記憶位＠【示すアドレ
スのうち最上位を除く他のビットとなる。すなわち、ア
ドレス１３および１４により次に実行すべきマイクロ命
令が読み出されてマイクロ命令レジスタ４に格納される
。
上記動作を繰返すことによ〕一連のマイクロ命令を実行
する。
する。
列えば制御記憶３の容量１４０９６語とし、一連の語は
θ〜４０９５の番地が付与されており、θ〜２０４７’
番地には処理装置選択フィールド４３の内容が論８ＩＯ
であるマイクロ命令が、２０４８〜４０９５喬地に祉処
理装置選択フィールド４３の内容が論＠１であるマイク
ロ命令が記憶されているとする。さらにジャンプ制御フ
ィールド４゜の内容が所定のパターン以外の場合、およ
びジャンプ制御フィールド４０の内容が所定のパターン
・ ′１１ でしかもフリップフロップ５が論＠０の場合には。
θ〜４０９５の番地が付与されており、θ〜２０４７’
番地には処理装置選択フィールド４３の内容が論８ＩＯ
であるマイクロ命令が、２０４８〜４０９５喬地に祉処
理装置選択フィールド４３の内容が論＠１であるマイク
ロ命令が記憶されているとする。さらにジャンプ制御フ
ィールド４゜の内容が所定のパターン以外の場合、およ
びジャンプ制御フィールド４０の内容が所定のパターン
・ ′１１ でしかもフリップフロップ５が論＠０の場合には。
制御記憶３の０〜２０４７１地の中の一番地ｔ。
また、ジャンプ制御フィールド４ｏの内容１ｏが剪定の
パターンで、しかもフリップフロップ５が＊ｔｉｉの場
合には制御記憶３の２０４８〜４０９５番地の中の一番
地を発生するようにアドレス発生回路８が構成され、あ
るソフトウェア命令【実現する一連のマイクロ命令から
なるマイクロプログラムを制御記憶３の０〜２０４７番
地を含むエリアおよび２０４８〜４０９５香地を含むエ
リアの肉エリアに記憶すれば５次のことが可能である。
パターンで、しかもフリップフロップ５が＊ｔｉｉの場
合には制御記憶３の２０４８〜４０９５番地の中の一番
地を発生するようにアドレス発生回路８が構成され、あ
るソフトウェア命令【実現する一連のマイクロ命令から
なるマイクロプログラムを制御記憶３の０〜２０４７番
地を含むエリアおよび２０４８〜４０９５香地を含むエ
リアの肉エリアに記憶すれば５次のことが可能である。
すなわち、ジャンプ制御フィールド４ｏの内容が所定の
パターンで、しかも処１１ｆｊｆｌ１２が動作９龍であ
るためにフリップフロップ５が論理二の場合には処理装
置選択フィールド４３の内容が論理１であるマイクロ命
令がマイクロ命令レジスタ４に読み出されるので処１１
１！ｆｌｌ１２が選択され一連のマイクロ命令によシ実
現されるソフトウェア命令が処＠装置２で実行される。
パターンで、しかも処１１ｆｊｆｌ１２が動作９龍であ
るためにフリップフロップ５が論理二の場合には処理装
置選択フィールド４３の内容が論理１であるマイクロ命
令がマイクロ命令レジスタ４に読み出されるので処１１
１！ｆｌｌ１２が選択され一連のマイクロ命令によシ実
現されるソフトウェア命令が処＠装置２で実行される。
ｉた。ジャンプ制御フィールド４０の内容が所定のパタ
ーン以外の場合、およびジャンプ制御フィールド４０の
内容が所定のパターンであるが、処８１洟置２が動作不
可であるために７リツプフロツプ５が論理０の場合には
、処理装置選択フィールド４３の内容が論［０”ｔ’あ
る’ｒイクロ命令がマイクロ命令レジスタ４に読み出さ
れたので処１１談１１１が選択され、一連のマイクロ命
令による実現されるソフトウェア命令が処１１１１ｆｌ
ｌｌで実行される。
ーン以外の場合、およびジャンプ制御フィールド４０の
内容が所定のパターンであるが、処８１洟置２が動作不
可であるために７リツプフロツプ５が論理０の場合には
、処理装置選択フィールド４３の内容が論［０”ｔ’あ
る’ｒイクロ命令がマイクロ命令レジスタ４に読み出さ
れたので処１１談１１１が選択され、一連のマイクロ命
令による実現されるソフトウェア命令が処１１１１ｆｌ
ｌｌで実行される。
従って、ソフトウェア命令は処ｌｌ装置２が故障した場
合には、低速ではあるが、処１１ｍ＠ｌで実行されるの
で情報処理システムの処理は停止する心安がなく縮退動
作が可能である。
合には、低速ではあるが、処１１ｍ＠ｌで実行されるの
で情報処理システムの処理は停止する心安がなく縮退動
作が可能である。
本実施列では、制御記憶３の低い番地に処ＦＭ装置１に
一動作させるマイクロ命令ｔ１また制御記憶３の高い番
地に処８１ｔｃｌＥ２に動作させるマイクロ命令を記憶
したが、アドレス発生回路６を工夫すれば、どの番地に
いずれのマイクロ命令ｒ記憶してもよい、ま九、処ｌｌ
装置２の数は１としたが。
一動作させるマイクロ命令ｔ１また制御記憶３の高い番
地に処８１ｔｃｌＥ２に動作させるマイクロ命令を記憶
したが、アドレス発生回路６を工夫すれば、どの番地に
いずれのマイクロ命令ｒ記憶してもよい、ま九、処ｌｌ
装置２の数は１としたが。
２以上として、もよい、ただしこの場合には、７リツプ
フロツプ５の数および処理装置選択フィールド４３の内
容のピット数も２以上になり、アドレス発生回路８およ
び９の構成も事実ＩＩＩＡ例とは異なる。さらに１本実
施例では処ｌｌＶ＆置選択フィールド４３の内容は１ビ
ツトであるが、２ビツト以上になった場合には、動作指
定フィールド４２の内谷と組合わせたパターンにしても
よい。
フロツプ５の数および処理装置選択フィールド４３の内
容のピット数も２以上になり、アドレス発生回路８およ
び９の構成も事実ＩＩＩＡ例とは異なる。さらに１本実
施例では処ｌｌＶ＆置選択フィールド４３の内容は１ビ
ツトであるが、２ビツト以上になった場合には、動作指
定フィールド４２の内谷と組合わせたパターンにしても
よい。
発明の効果
本発明のマイクロプログラム装置は、処理装置２が動作
可能か否ｍ−ｔ−我示するフリップフロップ５と、該フ
リップフロップ５の値およびジャンプ制御フィールドの
内容によ９次に実行すべきマイクロ命令のアドレス奮発
生するアドレス発生回路６を付加することにより、処＠
１１１２が動作不可の場合にも処理装置１で処理できる
ので情報処理７ステムの動作を停止させる必螢がないと
いう効果がある。
可能か否ｍ−ｔ−我示するフリップフロップ５と、該フ
リップフロップ５の値およびジャンプ制御フィールドの
内容によ９次に実行すべきマイクロ命令のアドレス奮発
生するアドレス発生回路６を付加することにより、処＠
１１１２が動作不可の場合にも処理装置１で処理できる
ので情報処理７ステムの動作を停止させる必螢がないと
いう効果がある。
＠１図は本発明の一実施例を示す図、＠２図は本発明に
係るマイクロ命令の形式を示す図、および第３図は＠１
図のアドレス発生回路９の詳細な構成を示す図である。 ＠１図から第３図において、１・・・・・・処ｉｉｉ＊
１１゜２・・・・・・処１１１１１ｉ、 ３・・・・
・・制御記憶、４・・・・・・マイクロ命令レジスタ、
５・・・・・・フリップフロップ％ ６・・・・・・デ
コーダ、７・・・・・・アンド回路、８．９・・・・・
・アドレス発生回路、１３，１４・・・・・・アドレス
信号、９１・・・・・・セレクタ、９２・・・・・・ア
ドレス合成回路、４０・・・・・・ジャンプ制御フィー
ルド、４１・・・・・・ネクストアドレスフィールド、
４２・・・・・・動作指定フィールド、４３・・・・・
・処ｌｌ談置選択フィフルド。 ％ｔ 口 亨′５０
係るマイクロ命令の形式を示す図、および第３図は＠１
図のアドレス発生回路９の詳細な構成を示す図である。 ＠１図から第３図において、１・・・・・・処ｉｉｉ＊
１１゜２・・・・・・処１１１１１ｉ、 ３・・・・
・・制御記憶、４・・・・・・マイクロ命令レジスタ、
５・・・・・・フリップフロップ％ ６・・・・・・デ
コーダ、７・・・・・・アンド回路、８．９・・・・・
・アドレス発生回路、１３，１４・・・・・・アドレス
信号、９１・・・・・・セレクタ、９２・・・・・・ア
ドレス合成回路、４０・・・・・・ジャンプ制御フィー
ルド、４１・・・・・・ネクストアドレスフィールド、
４２・・・・・・動作指定フィールド、４３・・・・・
・処ｌｌ談置選択フィフルド。 ％ｔ 口 亨′５０
Claims (1)
- 【特許請求の範囲】 一連のマイクロ命令を記憶する制御記憶手段と。 この制御記憶手段から読み出されたマイクロ命令を格納
するマイクロ命令格納手段と。 マイクロ命令の特定フィールドの内容が所定の櫃である
ときに動作する第１の処理手段と、前記特定フィールド
の内容が前記所定の値でないときに動作する＠２の処理
手段と、 該第２の処理手段が動作可能か否か會示す表示手段と。 該表示手段の値およびマイクロ命令の前記特定フィール
ド以外の一部のフィールドの内容に基づいて次に実行す
べきマイクロ命令のアドレスを発生するアドレス発生手
段とｔ含むことｔ特徴とするマイクロプログラム制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57013475A JPS58129657A (ja) | 1982-01-29 | 1982-01-29 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57013475A JPS58129657A (ja) | 1982-01-29 | 1982-01-29 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58129657A true JPS58129657A (ja) | 1983-08-02 |
Family
ID=11834148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57013475A Pending JPS58129657A (ja) | 1982-01-29 | 1982-01-29 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58129657A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0394338A (ja) * | 1989-09-07 | 1991-04-19 | Nec Eng Ltd | 演算処理装置の障害処理システム |
-
1982
- 1982-01-29 JP JP57013475A patent/JPS58129657A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0394338A (ja) * | 1989-09-07 | 1991-04-19 | Nec Eng Ltd | 演算処理装置の障害処理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5960652A (ja) | デ−タ処理装置 | |
| US4446517A (en) | Microprogram memory with page addressing and address decode in memory | |
| KR100313939B1 (ko) | 인터럽트제어기 | |
| JPS593642A (ja) | 制御レジスタ処理方式 | |
| JPS58129657A (ja) | マイクロプログラム制御装置 | |
| JP2000284964A (ja) | Ｖｌｉｗプロセッサにおける効率的なサブ命令エミュレーション | |
| JP2826309B2 (ja) | 情報処理装置 | |
| JP2581214B2 (ja) | 論理シミュレータ | |
| JPS6220034A (ja) | プログラム状態語切換制御方式 | |
| JPS6015969B2 (ja) | マイクロ命令アドレス生成方式 | |
| JP4132504B2 (ja) | 半導体試験システム | |
| JPS5936852A (ja) | 演算装置 | |
| JPS59129995A (ja) | 記憶装置 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPS6083149A (ja) | コンピユ−タ | |
| JPH05173779A (ja) | デジタル演算集積回路 | |
| JPS61182135A (ja) | 処理選択方法 | |
| JPH0228784A (ja) | ワンチップデジタル信号処理装置及びそのデバッグ装置 | |
| JPS6286442A (ja) | デ−タ処理装置 | |
| JPS5999551A (ja) | アドレス生成回路 | |
| JPS63123137A (ja) | アドレス一致信号発生方式 | |
| JPS59105149A (ja) | マイクロプログラム制御装置 | |
| JPS6237745A (ja) | 統合マイクロプログラム制御方式 | |
| JPH01230145A (ja) | マイクロプログラム制御装置 | |
| JPS61217833A (ja) | 演算処理装置 |