JPS58129504A - シ−ケンス制御装置の自動試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はジ−タンス制御装置の不具合現象を解析するシ
ーケンス制御装置の自動試験装置に関する。

従来のシーケンス制御装置Ｏ試験装置は、シーケンス制
御装置と被制御装置を模擬し九リレー及びランプ回路よ
〕構成され、一連のシーケンス動作を数十にも及ぶラン
プ表示にて目視確認して行なわれていた。仁のため、誤
認や記憶忘れを起ζし、シーケンス制御装置の不良潜在
化を起こす恐れがあつ九、まえ、ジ−タンス制御の不良
箇所を摘出した時にも、シーケンス制御の動作が適い丸
め、不良箇所を１度の動作で判断することがで龜ず、不
良箇所の動作を何間か繰返す再現試験を行なって、その
不良現象ｔ＊析しているのが現状である。従って、シー
ケンス制御装置の試験を行なうのに熟練者を賛し、ｊＬ
り時間がかかるという欠点があつ九。

本発明の目的は、上記の欠点を等消し、シーケンス制御
ｌｌＩ！装置の不具合を容墨且っ正確に鯛視して短時間
に試験し得るシーケンス制御装置の自動試験装置を提供
するととくある。

本発明は、予め決められ九シーケンス制御励作に従い、
オンからオフあるいはオフからオンへの信号の状態変化
を時間間隔も考慮して操作回路から設定するととＫよ〕
、基準信号として自動試験装置内の記憶鋏置Ｋｌｅ憶さ
せ、しかるＩＩＫ、シーケンス制御装置を動作させ、被
測定信号のオンからオフあるい拡オフからオンというよ
うな状態変化があった時に、被橢定信号と共に変化時−
を記憶装置に記憶させ１次に、設定され九前記基準信号
と、ジータンス制御装置Ｏ被測定信号の状態変化検出に
よ〕記憶され九測定信号とを比較し、不一致が生ずれば
癲蚊変化検出で記憶された測定信号の空間上に１ピツ）
Ｏ不一致検出信号をセットし、試験中又は完了後前記不
一致検出信号が立っているかどうかによ）、試験結果を
判定し、更に。

不一致検出信号が立っていれば、そ０信号を基にマ（／
　ａ　：Ｆンピエータに内ｌＩ！され九タイマの周期を
変えて、信号変化の時間間隔を記憶時間と同一。

又は拡大又は縮少して記憶信号を時間幅を持つ良信号と
して再生することにょＬジ−タンス制御装置の制御動作
の不具合のタイイングと信号を職別するようにすること
Ｋよって、上記目的を達成する。

以下本発明の一実施例を図面に従って説明する。

第１図は本発−に係るシーケンス制御装置の自動試験装
置の一実施例を示すブロック図である。

シーケンス制御の自動試験装置１は、制御対象を模擬し
九模擬装置２．マイタはコンビエータ３゜記憶装置４及
び記憶装置５から主に構成されておｐ、それぞれの装置
の間はデータバスｆ、ｇ、ｌ。

ｊによって接続されている。マイクロコンビエータ３と
、データバスｆ、ｅと０関には、ジ−タンス制御信号が
伝送されるデータバスｅとｇを切換える切換−路６が介
挿されている。なお、この切換回路６の切換スイッチは
データバスの本数分設けられている。［Ｋ、辷Ｏマイク
ｗ：Ｉンビエータ３１には、データバスｈによりて操作
回路７が接続されている。このような構成０＊ｍ試験鵜
置ＩＫは、試験対象のシーケンス制御装置Ｉがｍａｎれ
ている。即ち、シーケンス制御装置＄はデータバスｅ、
ｋＫよって！イタロ；ンビ為−１８に１ａ続され、また
、切換−路Ｃを介して制御対象ＯＳｍ装置２にデータバ
スｆにて＊＊されている。

次に本実施例の動作についてｌ！嘴する。先ず操作回路
７によ〕、シーケンス制御装置８の被一定信号の初期状
態を全点数設電し、記憶装置４のメモリ麿の１１１ｉＯ
ブロツクに記憶させる。更ｋ。

予め決められたシーケンス制御俟置５ｏＷｈ作に従い、
操作回路７かも被一定信号がオンからオフ。

あるいはオフからオンに状１ｌＩＩ＆！化するもののみ
を。

順次記憶装置４０メ峰す暑に記憶させる。但し。

状態変化のない信号は前回記憶し九内容をそのまま次の
＠−領領域記憶ｉｉ＜番。

次に、シーケンス制御装置魯を動作させ、且つ模擬装置
８を動作させると共に、シーケンス制御信号をデータバ
スｅ、ｋを通してマイクロコンビエータ３に取込ム、！
イク曹コンピュータ３の取込みは、マイタジコンビエー
メｓｏ内ｇメイマ０肩期的走査で、前回城込値と比較し
て状態変化０番つえ場合のみ、データ変化時Ｏ被欄定信
号０状態とその時刻とを記憶装置４ｏメ＊ｖｂ、ｃｔｃ
ｔ憶させる。更に、ζＧ時、マイ戸Ｗｆｆンビ＆　−７
３内で、前記操作回路７Ｆｃよ）設電し、記憶され九Ｎ
ｌ１ｌＯメ毫すのプロッタと前記状態変化によ）記憶さ
れ九Ｎｍｌ目のメ毫りのブロックとを比較し、不一致が
あればＮｉ１ｉｌＣ）ブーツクの（ｉｏ１ビットに不一
致検出マークを付ける。なシ、起憶装置４のメ啼すＯブ
ロック数はＩｉ＊Ｃ）走査で要す為測定信号の記憶Ｋｌ
ｌする大暑−ｓＫ不不一検出！−りを加え走数である０
以上０動作は、マイクロコンビエータ３の内蔵タイＹｔ
ｏｉｅＪｌ的操作によ〉順次行なわれゐ。

ｌｅ−装置Ｓは一五記憶！Ｉ＠４に記憶された状態変化
Ｏ再生記録を、出力する装置でｓＩｈゆ模擬装置２線シ
ーケンス制御装置Ｓからの制御信号及びマイクロコンピ
ュータ３かもの出力信号の出力対象として設けられてい
るもので参る。記憶装置４０メ毫りｂＯブロックに不一
致検出ビットｄが立っている場合には、記憶装置４から
マイクロコンピュータ３を通して模擬信号を再生させ、
切換回路６によ）、データバスをｇｌｌＫｌｌ光、模Ｉ
Ｉ！装置２に直接出力信号を与え、且つ記憶装置！Ｉに
タイムチャート出力する。

操作回路７はマイクロコンビエータ３の操作手段であ）
、メ峰すａＯ基準データの設定、出カスタード時刻、不
一歇檎出ピッ）４１０遥択艮び周期タイ！の時間間隔Ｏ
選択、入出力儒号Ｏ逼択晟び出力対象としての記憶装置
６．シーケンス制御装置８．模擬１１ｊ１２のいずれか
を選択することができる。

記憶されたデータの再生はタイマによって周期的に再生
される。つｔ〕指定の時刻、あるいは不一致検出ビット
ｄが立ってい為時刻から指定Ｏ周期でタイマを周期起動
させ七、その周期で信号の変化と共に記憶され九時刻を
走査して、該癲時刻の入力信号の状態変化を出力回路に
乗せて次０＊査に進む、−款がない時紘、出力回路への
データの書込みは行なわない、この周期的走査によシ。

状態変化のみ時刻と共に記−された被測定信号は。

出力回路に乗せられ九時から時間幅を持ったオン。

オフ信号になる。このオン、オフ信号は、マイクロコン
ビエータ３内に搭載されている各被測定信号に対応する
レジスタに出力される。このレジスタの状ＩＩが、ラッ
チ信号として後続回路に出力される九め、前記の周期的
走査によって得られ良状態変化信号が、レジスタを通す
ことにより、オンオフ信号として再生される。乙の状態
は切換回路６を経由して、ジ−タンス制御装置８及び模
擬装置２に前記操作回路７によ）設定され九時間幅の信
号として与えられる。

Ｓ３図及び第３図は上記したシーケンス制御の自動試験
装置の動作概要を示すフローチャートである。

嬉２図はデータ読込９部分ＯＳ作を示してお）。

ステップ２０で操作回路７による基準データの設定を行
ない、ステップ８１で周期タイマにｌｉＡ動をかける。

ステップ３雪でデータ貌込農了かどうかの判断を行ない
、＃Ｉ了していない場合には次Ｏステップ２３で被測定
信号を堆込み、ステップ２４で前回記憶され九被一定信
号と比軟し、変化のない場合にはステップ５ｉｌｌのタ
イマ周期待ちに行く。

変化があった場合は、ステップ３１に行き、メ毫り１に
格納されてい、６ＮＩ鵬Ｏプ曹ツクデータと前記データ
変化検出で入力畜れ九データの不一致検出を行ない、否
の場合はステップ２７に行き、データとデータ変化検出
時刻をＮ１１ｉのプ冒ツクｂ、ｃに格納する。不一致機
出し九場合は、ステップ２６で不一致検出ビットをセッ
トし友後、ステップ１１７で賦轟データ空間上４に格納
される。

その後ステップ２８でメ毫りの１ブロツク更新（Ｎ＋１
）ｉ５れ、ステップ２９でタイマ周期待ちをする。ステ
ップ雪３でデータ読込終了Ｏ場合拡。

ステップ３０で不一致検出ビツシがセットされている時
ＯＷａ刻と、そｃｎｏデータとを記憶出力表示する。

第３図は記憶データＯＰ！生に関する７０−チャートを
示したものである。第２ＷＡで示し九チャートのステッ
プ３０で表示され九試験結果を基に。

ステップ３１で操作回路７により、ｆｆイククコンピュ
ータ３に内蔵されているタイマの走査周期Ｏ決定、出力
対象及び出力信号Ｏ決定、何番目の不一致検出ピッＦか
も出力するか、又は、いつの時刻から出力するかを決定
し、出力初期状態を作成する。このステップ３１で作成
され良状態に従い。

ステップ３２で不一致検出ビット、又は指定された時刻
を検出して轟皺ブロックの続出しを行ない。

ステップ３３でタイマに起動をかける。ステップ３４で
出力信号を全て出力し九かどうかを判断し。

否の場合性ステップ８５″ｅｌ１期タイ賃が機該記憶時
刻に一致したかどうかを判断し、一致すればステップ３
６で幽諌信号の状態変化をレジスタに出力した後、ステ
ップ３７で制御対象出力回路に幽該信号を出力し、ステ
ップ３８でメ毫りを１プはツク更新した後、ステップ８
９でタイｉ周期待ちを行なう。ステップ３５において、
轟腋記憶時刻が一致しない場合は直ちにステップ３９で
タイ！周期待ちを行なう。

本実施例によれば、マイクロ：Ｉ／ビエータ３内で被測
定信号の良否を判断し、更に不嵐簡所０シーケンス制御
動作が害鳥Ｋｌｌｌ１１ｍｌで會る時間間隔に制御信号
を変えて横Ｉｌ！義置雪に出力することｔｉ、記憶装置
２にタイムチャートが表示畜れるため、不良解析を容蟲
とし、シーケンス制御の試験時間を大幅に短縮し得る効
果がある。

ｊｌ！に詳しく言えば、試験データの設定に関して。

従来のように操作回路によルデータのサンプリングの都
１ｍ！に、試験データを設定するのではなく。

データが変化する時のみデータの設定を行ない。

更に、基準信号を全数設定するのではなく、シーケンス
制御状態変化信号のみを順次設定して、後は、自動的に
前回記憶し丸内容をそのまま次Ｏ割癲領域に記憶させる
丸め、基準信号の設定を簡単とする効果がある。更に、
基準信号と被測定信号に不一致があれば、その時刻のメ
モリデータブロックに不一致検出ビットがセットされる
丸め、どの時点で不良が発生したかを容ＪＩＫ判断する
ことができる。その上、切換回路６によ〕制御信号を模
擬装置型側に切換え、記憶内容を指定の時間幅信号で再
生することができるため、不良解析の模擬信号出力とし
て再現することが可能となＬ不良解析を容蟲且つ確実と
し得る効果がある。

以上記述し九如く本発！Ｉのシーケンス制御装置の自動
試験装置によればＳＶ−タンス制御装置の不具合を容易
且つ正確に目視して短時間に試験し得る。

【図面の簡単な説明】

第１図は本発明に係るシーケンス制御装置０麿動試験装
置の一実施例を示すプ藁ツク図、　ＪＩＩ［は本実施例
のデータ読込動作を示す７ｆｆ−チャート図、第３図は
本実施例の記憶データ再生を示すフローチャート図であ
る。 １・・・自動試験装置、２−模擬装置、３・・・マイク
四コンビエータ、４・・・記憶装置、ト・・記憶装置、
６・・・切換回路、７−・操作關路、トーシーケンス制
御郭２図 男ろ図

Claims (1)

1. 【特許請求の範囲】 Ｌ　人、出力信号の制御−路及びタイマを有する中央処
   理装置と、ζＯ中央鶏場義置ＫＩＩＩＩ！される記憶装
   置及び記−装置と、記憶装置に中央錫層装置を介して外
   部からデータを入力する操作−路と。 被試験装置で番るシーケンス制御装置の制御対象を模擬
   し九模奈装置とを備え、操作回路によ〕シーケンス制御
   の基準信号を予め記憶装置に格納すると共に、被試験義
   置Ｏ状態変化ｔ−諌記憶装置に貌込ませ、被試験装置Ｏ
   信号変化Ｏ機出値と、前記記憶装置に格納されたジータ
   ンス制御基準信号との不一致検出を中央部１ＩｌｌｌＩ
   ＩＩ置で行１に％／％、同時に前記不一致時の被試−装
   置の信号状態とそｏａｕｗ及び基準信号を前記記憶装置
   に記憶させ、これらの記憶信号を中央部ｉｉｍ置内蔵Ｏ
   タイマ馬期を基準とし要時間間隔、又は被試験装置の信
   号測定時の時間間隔の拡大、縮少し九時閣間隔でこれら
   記憶信号を再生し、必要に応じて再生信号を鍵記紀鍮装
   置あるいは前記模擬装置に出力し、且つ、前記操作回路
   によ）、再生信号の出力対象風び再生信号Ｏ出力時間間
   隔を選択し得ることを特徴とするジ−タンス制御装置の
   自動試験装置。