JPS58128753A - 電気構成部分のためのケ−シング - Google Patents

電気構成部分のためのケ−シング

Info

Publication number
JPS58128753A
JPS58128753A JP58008011A JP801183A JPS58128753A JP S58128753 A JPS58128753 A JP S58128753A JP 58008011 A JP58008011 A JP 58008011A JP 801183 A JP801183 A JP 801183A JP S58128753 A JPS58128753 A JP S58128753A
Authority
JP
Japan
Prior art keywords
casing
base member
metal
alloy
electrical component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58008011A
Other languages
English (en)
Inventor
シエルドン・エツチ・バツト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olin Corp
Original Assignee
Olin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olin Corp filed Critical Olin Corp
Publication of JPS58128753A publication Critical patent/JPS58128753A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は′？導体ｔケー・スに入わ、るための方決と装
置とし間し、特に、粘着剤を使用して′＠封され且つ接
合された極めて確実な全農ケーシングを提供するｉめの
方法と騎獣とに間”ケるものである。
塊在電干工業において、基本的には、２つの型式の半導
体パッケージが最も集積された回路のため使用されてい
る。その１つは成形された７＃ラスチツク製パツケージ
で、その内部に、リードフレーム上に支持された電子装
置が鋳込まれあるいは封入されている。このグラスチッ
ク製のパフケージは幾つかの信頼性のｉｉｍを有してい
る。先ず第１に、金属に対するｆ５−スナックの結合力
の減退により、道が提供され、この道を通っで電気と（
の他の汚染物が電子装置に達して腐食の故障の原因とな
り得る。この間−は大プリテン島σ、）ペルだ−出版社
により［！イクロエレクトロニツタ＾アンｒリライアピ
リテイＪ巻１６（１９７７年）の１６１−１６４ページ
にて公表されているネイｌ（−アンドホワイトによる「
プラスチックに：封入されたマイク＋３電子装置内のア
、Ａ／＜ニラ五の相互連結腐食を支配する因子−１なる
置割の１−文にて十分に睨明され且つ婆証されている５
、 たとえこの柵の故障が生じないｊ４６合でも、おそらく
ｆフスグ・ツタの緩徐な劣化の１＆＃ｊ釆として生ずる
″ｆテスチック′を趙ｊ７エの汚染物の拡散が故障船虫
ずるかもしれない。
この型の故障は大！リチン島のベルが−モン串版社によ
り［マイクロエレクトロニクスアントリライ了ピリテ′
イＪ１１１５、（１９７６年）６０１−６１１ページに
公表されたオルパーグアンドポデーλによる［プラスチ
ック入内に封入されたセミ半導体装置上のアルミニウム
金属の腐食に寄与する因子ｊなる表着の論文に記載され
ている。
他の型のパラ乍−ジにおいて、アルｔす七９ミックの２
片が密封した、セラミック２重インティ＞　ｚｆ　ツケ
ージ（ｃｇＲＤＩＰ　）を形成するように適当なソール
ダガラスでり−Ｐ７レームにがラス密封される。このＣ
ＥＲＩ）ＩＰパッケージはプラスチック成形パッケージ
と関連された間ｍｅなくしている。だが、この型のパッ
ケージはきわめて高価である。
この技術の分Ｗにおいて知られている他の技法は半導体
装置を会員のパッケージ内に完全に囲むとともに、冷間
圧接を使用してこのベッナ〜・ジを密封することである
。電気構成部分を金属ハウジング内に密封するこの方法
は米国特許 第２．？　９９，１９４号および米国特許第３．９８８
，８２５号の各明細書に開示されている。
電子装置のための、熱を用いることなくＩｌ達された、
密封囲いｅ提供することもまた先行技術において知られ
ている。この着想は章！ｉ！＊許第５．１１３，２．５
２号の明細書に開示されている。
完全に密封されたパッケージと関連された高価格をとも
なうことなく、高度の信頼性を有している、電気構成部
分のための、パッケージを提供することが本発明の下に
横たわる一ｔｍ題である。
前記の先行技術の配列の前記の制限ならびに献点の１つ
またはそれ以上を排除した、電気＃Ｉ成部分のためのケ
ーシングを提供することが本発明の一利点である。
汚染物の拡散に実質上抵抗する、電気構成部分のための
ケーシングを提供することが本発明のさらに他の利点で
ある。
比較的に廉価に製造できる、ｖｌ＆気構成部分のための
う°−シングを提供することが本発明のさらに他の利点
である。
熱を用いることなく組立てられる、電気構成部分のため
のケーシングを提供することが本発明のさらに他の利点
である。
本発明にしたがって、金属の基底部材を含んだ、電気構
成部分のためのケーシングが提供された。
金属のハウジング部材は電気構成部分を受は入れるため
の、四方を囲まれた中空ケーシングを提供するように前
記の基底部材上に装架されている。
金属のり−Ｐ７レームが前記の西方４ｉ：囲まれたケー
シング内に提供され且つ前記の電気構成部分に電気的に
接続されている。前記リードフレームは前記基底部材と
前記ハウジング部拐との間にて前記ケーシングの外部へ
と突出した永久的リード線を有している。この改善は前
記のＪＩｉ底部材を補強するとともに１熱を前記ケーシ
ングから付加的に伝達するための、前記基底部材から延
びた要素を含むことができる。また前記の四方を＋Ｈ１
ｒれたケーシングの形成のため、粘着材が端子リード線
を前記ペース部材とハウジング部材との両方に密封し且
つ接合している。
以下添付１１Ｗ面に図示されている本発明の好ましい実
施例について本発明を詳述する。
第１図には、電気構成部分１２のためのケーシング１０
が例示されている。このケーシングは金属の基底部材１
４を含んでいる。金属ハウジング部材１６が電気構成部
分を受は入れるための四方を囲まれた中空ケーシングを
提供するように基底部材１４上に装架されている。前記
の四方を囲まれたケーシング内の金属のリードフレーム
１８は電！１２０により前記電気構成部分に電気的に＊
ＩＩされている。リードフレーム１８は基底部材１４と
ハウジング部材１６との間をケーシング１０の外部に突
出した喝子リード１ｉ１２２および２４を有している。
この改善装置は四方を囲まれたケーシングの形成のため
前記端子リード線を基底部材と、ハウジング部材との両
方に封増し且つ接合するための粘着材２６を含んでいる
。
たとえば半導体素子のごとき電気構付部分を密封するた
めのこのパッケージは任意の所望の形状と厚さとを有す
る金属の基底部材１４を含んで、いる、この半導体素子
またはチップ１２はたとえば任意の先行技術のプラスチ
ック内に封入されたパッケージ内にエポキシ粘着剤を使
用して基底部材上に装架されることができる。リードフ
レーム１８の底部表面はエポキシ粘着剤２６の使用で基
底部材１４に密封され且つ接合されている。チップ１２
と前記り−ｒフレームとの間の電気結線は従来どおりに
電［２Ｇによりなされている。次でハウジング部材１６
はエポキシ２６の使用で前記リードフレームの頂部表面
に密封され且つ接合される。
第１図に図示されているように、端子リード線２２およ
び２４が前記基底部材とハウジング部材との間でケーシ
ング１０の外部へ突出している。
できれば端子リーＰｌＩＩがこのケーシングの全ての側
面から突出することが好ましいが、前記端子リード線が
任意の数の側面から突出していることが本発明の範囲内
である。互いに接触している表面区域がハウジング部材
１０と基底部材１４との間に存在することができる。し
たがってこれ等の表面区域の相互間に提供された粘着剤
がこれ等の表面区域を互いに接合し且つ密封するであろ
う、＊記へウジング部材はチップまたは電線２０のじゃ
亥とならないように図示されているがごとき中空の囲い
を形成する形状にされてもよい、だが、ケーシングの精
確な形状は本発明の一部を形成せず、したがって任意の
所望の形状であってよい。
基底部材と、ハウジング部材と、リードフレームとに使
用される金属は粘着剤と強力に接合する任意の所望の金
属あるいは合金であってよい。だが本発明によれば、耐
火性の酸化物層を有する鋼および銅ベースの合金が各種
の粘着剤ときわめて強力に接合し、それにより苓ポキシ
と金属の基体との間における汚染物の拡散を防止するこ
とが判明している。本発明で使用するのに適した鯛べ一
一スの合金は２から１２襲のアルミニウムを含んでいる
。特に、２．５から６．１≦までのアル１＝ウムと、１
．５から２．１％までのケイ素と、０．２５から０．５
５１１までのコパルシとを含んだ、米国特許第５．６７
６，２９２号の明細書記載のＯＤＡ合金６５８が本発明
にしたがった金属の提供に最も有用である。所望の環境
で接合を妨げない不純物は存在してもよい、さらにその
上に、米国特許第５，５４１．５６９号の明細書記載の
ＣＤＡ合金６３８１を使用することも望ましいであろう
。合金６６８１はコバルトを含んでいない点を除いて合
金６３８に類似している。このコバルトを含んでいない
ことで、コストが軽減され且つ焼きなまされた機械的性
質がある程度減ぜられることになる。
本発明に関して有用な合金、特に合金６６８倉たは６３
８１は粘着剤と接触している表向に耐大性の酸化物の層
を被着される。この酸化物の層はたとえば、アル建す、
シリカ、す覧、鉄り四ミア。
亜鉛、およびマンガンのごとき元素で形成される錯酸化
物を含むことができる。最も好ましくは、耐火性酸化物
の層が実質上酸化アル１＝ウム（Ａｌｔｏｓ）である、
この耐火性酸化物は任意の所望の方法で基体に被着され
ることができる。たとえば１合金６６８のごとき鋼ベー
スの合金が酸素含有量のきわめて低いガス内で事前酸化
される。この合金６３８は４襲の水素と、９６搭の窒素
と、ガス中に混入されている痕跡量の水から解放された
痕跡量の酸素とともに容器内に配置される。このガスは
約６３０℃と約８２０℃、との間の温度まで加熱される
。上記合金が上記の加熱されたガス内に放置される時間
の総計と上記温度次第で決まる所望の厚さの耐火性酸化
物の層が上記合金の表面上に形成される。エポキシと接
触している各の素子の全表面に上記の耐火性酸化物の層
を被着することもまた本発明の範囲内である。
予め酸化された表面を有する合金６３８を使用する利点
は、この合金がたとえばエポキシのごとき粘着剤に十分
に接着し、したがって、上記エポキシと金員の基体との
間における汚染物の拡散に対し実質上不浸透性であるこ
とである。また、この予め酸化された表面はこの金属を
直接通り抜ける汚染物に対する優れた障壁である。かく
して、本発明のケーシングは、パッケージの大半が金属
でありまた相互拡散がこのパッケージを密封する粘着剤
の比較的に薄い層内でのみ実質上手ずることができるの
で、汚染物の相互拡散の可能性を軽減する。
本発明は、任意の金属または合金、できれば予め酸化さ
れた６６８または６６８１のごとき耐火性の酸化物の表
面層を有している金属または合金と強力に接合するエポ
キシのごとき任意の粘着剤２Ｂを使用している。
耐火性酸化物の層を互いに接合し且つ密封するための多
数の各種の粘着剤が今までに発見されている。その中の
数例が下記の表内に提供されている。
型　　　　　　　各　　称　　　　　　製造業者基体１
４は主たる強度と剛性とをパッケージに提供する。一般
的に、上記基体は前記のごとき合金６６８または６６８
１から形成される。さらにその上にこの基体を通して熱
を消散することが、しばしば必要である。その場合には
、上記の熱の消散は、熱伝導性を着しく増加するように
、たとえば両会１５１のごとき他の合金で合金６６８＊
たは６６８１を被覆することで、改善されるであろう、
所望の特性を有する任意の他の金属または金属の合金を
、少くとも１つの表面に耐火性の酸化物の層を有する金
属または合金に被覆することもまた本発明の１ｉＦＭ内
である。
鋼合金の基体の熱膨張係数とチップ１２の熱膨張係数と
の間にはかなりの差異があるかも知れないので、たとえ
ばポリイくドのごとき高温粘着剤を用いてチップを基体
上に装架する必要があるかも知れない。
第２図には第１図の実施例に類似している本発明の第２
の実施例２８が例示されている。基底部材または基体３
１に周辺裾部３ｏが付加されている。裾部３０は基体３
１の底部表［１３３から任意の所望の角度、できればは
鵞９０度の角度をなして基体３１または基底部材から延
びることができる。上記裾部は基体３１に付加的な強度
および剛性を与える。上記裾部の補剛効果は基体の厚さ
のかなりの減小を許しそれによりコストの軽減の姐源と
なっている。裾部３０はまた空気またはｌｌＫ塊への対
流による熱伝達を促進するための付加的熱伝達表面を提
供することで前記基体の熱消散をも促進する。
第６図には、付加的な冷却ひれ３６を有する以外、第２
図の実施例に類似した本発明の実施例３４が例示されて
いる。上記ひれは合金１５１のごときできれば高い熱伝
導性を有する合金の単数または複数のストリップから構
成されて、任意の先行技術の方法たとえばはんだ付けに
より基体３１の底部表面に結合されてもよい。上記ひれ
がＵ形状に曲げられた材料のストリップであるとして例
示されているが、各が任意の所望の形状を有している材
料の任意の枚数のストリップから形成された任意の置数
の冷却ひれを提供することが本発明の範囲内である。
第４図には、第２図の実施例と実質上同一であって、Ｉ
ｉ部付きの基体を有する半導体ケーシング２８が、プリ
ント回路盤４０で、埋込まれて貫通して延びたヒートシ
ンク／接地板４２を有しているプリント回路盤４０に結
合されている実施例が例示されている。この回路盤は金
属または合金の層５２および５４から従来どおりに構成
されてたとえば従来どおりの有機エポキシのごとき材料
５６により互いに接合されてもよい、接地板４２はでき
れば高い電気と熱の伝導性を有するを可と４０はリード
フレーム５７の、それぞれ、端部４８および５０を受は
入れるための貫通孔４４および４６を設けられている。
上記貫通孔ははんだを受は入れて外側の層５２および５
４を結合するようにめっきをされることができる。裾部
３Ｇはこのパッケージからの熱の消散を促進するように
ヒートシンク／接地板４２と接触して配置されることが
できる。できれば、上記裾部は任意の所望の手段たとえ
ばはんだにより板４２に結合されることが好ましい。
第５図には、ケーシング５９が中心落込み基体６０を含
んでいる本発明の他の実施例５Ｂが例示されている。こ
の基体はたとえばスタンピングのごとき任意の従来の手
段による基体の材料の１ｍ＃りにより形成されることが
できる。この実施例において、カバー６２は、チップの
た吟必費とされる空間が成形された基体により提供され
るので、実質上平坦であってよい。プリント回路盤６５
に存在する中空部分６４により、基体６０の一部分また
は区域８６は、たとえばはんだ付けのごとき任意の従来
の手段により、前記プリント回路内に埋込まれているヒ
ートシンク／接地板６８に直接給金されることができる
。この基体の熱膨張係数はヒートシンク／接地板６８の
熱膨張係数と緻密に釣合うように選択されることができ
る。かくして、特に、大きな結合区域６６における、熱
膨張係数の不釣合いから生ずるおそれのある困雌な問題
は実質上排除される。
再び第５図において、湿気または汚染物吸収用材料の層
ＴＯが、このパッケージ内へ拡散するおそれのある水蒸
気および（あるいは）その他の汚染物を掃除するように
ふた６２の内側表［１７２に取付けられることができる
。この層はたとえばシリカ−ｒル、活性炭、等あるいは
そのような材料の混合物から成ってもよい。この材料は
、粘着剤によるかあるいは容器内に配置し且つこの容器
を表１１ｊｆ７２に取付けるがごとき任意の先行技術の
方法で取付けられてよい。この選択が第５図に例示され
ているが、この選択は本文記載のいずれの実施例にもま
た任意のパッケージ内で適用されることができる。また
、この材料は任意の所望の内側表面に取付けられてよい
。
本発明により１以上で述べられた目的、手段および利点
を完全に満足させる、電気構成部分のためのケーシング
と、この構成部分を形成する方法とが提供されたことは
明らかである。以上において、本発明が特定の実施例と
関連して述べられたが、多くの変更および変化は以上の
説明に照らして当業者には明らかであろう。
【図面の簡単な説明】
第１図は本発明にしたがった、電気構成部分のための、
ケーシングの横断面図、第２図は裾部付きの基体を有す
るケーシングの横断面図、第ｉＱは冷葺用ひれを有する
裾部付きの基体を備えたケーシングの横断面図、第４図
はプリント回路盤内のと一ドシンクに接触している裾部
付きの基体を有するケーシングの横断面図、第５図はプ
リント回路盤内のヒートシンクに接触する中心落込み画
体ヲ有するケーシングの横断面図である。 １０・・・ケーシング、１２・・・電気、１４・・・金
ｊｌｓ底部材、１６・・・金褐へウジング部材、１８・
・・金属リードフレーム、２Ｇ・・・電線、２２．２４
・・・端子リード線、２６・・・エポキシ粘着剤、２８
・・・第２の実施例、３０・・・屑辺纏部、３１・・・
基体、３４・・・実施例、３６・・・冷却用ひれ、３８
・・・実施例、４０・・・プリント回路盤、４２・・・
ヒートシンク／接地板、４４．４６・・・貫通孔、４８
．５０・・・端部、５２゜５４・・・金員または合金の
層、５６・・・材料、５７・・・リードフレーム、５９
・・・ケーシング、６０・・・中心落込み基体、６２・
・・カバー、６４・・・中空部分、６５・・・プリント
回路盤、６Ｂ・・・ヒートシンク／接地板、７０・・・
吸収層、Ｔ２・・・内側表面。 代理人　洩　村　　　皓 外４名

Claims (1)

  1. 【特許請求の範囲】 （１）　　電気構成部分のためのケーシングで、金員の
    基底部材と；前記電気構成部分を受は入れるための四方
    を囲まれた中空のケーシングを提供するように前記基底
    部材上に装架されている金属のへウジング部材と；前記
    電気構成部分への電気接続のための、前記の四方をＩ！
    ｌまれたケーシング内の電気リードフレームで、前記基
    底部材と前記へウゾング部材との間を前記ケーシングの
    外部へ突出した端子リード線を有する金属リードフレー
    ムとを有しているケーシングにおいて、前記の四方を囲
    まれたケーシングが形成されるように前記端子リーｐｓ
    ｉｔ−前記基底部材と前記へウジング部材との両方に密
    封し且つ接合するための粘着装置とを有していることを
    特徴とするケーシング。 （２）　　特許請求の範囲第１項記載の装置において、
    前記金属が、前記粘着装置と接触する表面上に薄い耐火
    性酸化物の層を有する鯛または一ベースの合金であるこ
    とを特徴とする装置。 （８）　　＃許請求ノ＃ｉｌ！Ｉ第２ＪＪ［記載）装置
    ｆ　ニａ　イｒ、前記鯛ペース合金が２から１２％まで
    のアルミニウムと、残部実質上鋼とから成ることを特徴
    とする装置。 （４）特許請求の範囲第６項記載の装置において、前記
    鋼ペースの合金が実質上２．５から６．１％のアルミニ
    ウムと、１．５から２．１％のケイ素と、残部実質上鋼
    とから成ることを特徴とする装置。 （６）特許請求の範囲第４項記載の装置において、前記
    の耐火性の酸化物の層がＭ２Ｏ３を含んでいることを特
    徴とする装置。 （６）　　特許請求の範囲第１項記載の装置において、
    前記基底部材を強化し且つ前記ケーシングからの付加的
    熱伝達を提供するための、前記基底部材から延びた装置
    をさらに含んでいることを特徴とする装置。 （７）特許請求の範囲第６項記載の装置において、前記
    基底部材の底部表面に結合されている前記す−シングを
    冷却するためのひ口装置とを有していることをさらに特
    徴とする装置。 （８）特許請求の範囲第６項記載の装置において、第１
    の金属または合金の構成部分を有する印刷回路盤と；第
    ２の金属または合金の構成部分と；前記第１と第２の構
    成部分を互いに接合するための装置と；前記接合装置に
    埋込まれたヒートシンク板と；前記の延びた装置が前記
    ヒートシンク板に結合されることができるように前記の
    延びた装置を受は入れるため前記ヒートシンク板から延
    びた少くとも１つの空洞とをさらに含んでいることを特
    徴とする装置。 （９）回路盤構造体において、電気構成部分のためのケ
    ーシングを有し、このケーシングが凹所を設けられた金
    属または合金のハウジング部材と；前記凹所の四方を取
    り囲み且つ前記電気構成部分を受は入れるための四方を
    取り囲まれた中空ケーシングを提供するように前記ペー
    ス部材上に装架されている金属または合金のハウジング
    部材と；前記電気構成部分への接続のための、前記基底
    部材！！！まれたケーシング内の金属または合金のリー
    ドフレームとを有していることに特徴を有し；前記リー
    ドフレームが前記回路盤構造体への接続のため前記基底
    部材と前記ハウジング部材との間を前記ケーシングの外
    部へ突出した端子リード線を有し、前記回路盤が第１の
    金属または合金の構成部分と；第２の金属または合金の
    構成部分と；前記の第１と第２の構成部分を互いに接合
    するための装置と；前記接合装置に埋込まれたヒートシ
    ンク板と；前記基底部を受は入れのため前記ヒートシン
    ク板から延びた空洞と；前記板に結合されている前記基
    底部材の外側表面の一部分とから成っていることを特徴
    とする回路Ｉ１１構造体。 ■　特許請求の範囲第９項記載の装置において、前記電
    気構成部分が、熱が前記構成部分から有効に伝達される
    ことができるように、ｌ！ｉＩ紀基底部材の外側表面に
    対向した表面上にて前記基底部材の前記凹所内に取付け
    られていることに特徴を有する装置。 （ロ）特許１求の１ｉｓ第６項または第９−項のいずれ
    かの１つの項に記載されているケーシングにおいて、汚
    染物を吸収するための、前記の四方を囲まれたケーシン
    グ内の吸収装置を有していることに特徴を有するケーシ
    ング。 （ロ）電気構成部分のためのケーシングを形成する方法
    で、金属の基底部材を準備する段階と；前記電気構成部
    分を受は入れるための四方を囲われた中空ケーシングを
    提供するように金属ハウジング部材を前記基底部材上に
    装架する段階と；前記基底部材と前記ハウジング部材と
    の間を前記ケーシングの外部へ突出した端子リード線を
    有する金属のリードフレームを前記の四方を囲われた中
    空ケーシング内に提供する段階と；前記電気構成部分を
    前記ＩＪ　−ｙ　７レームに電気的に接続する段階とを
    有して成る方法において、前記の四方を囲われたケーシ
    ングの形成のため前記端子リード線を前記基底部材と前
    記ハウジング部材との両方に密封し且つ接合するための
    粘着装置を被着する段階を含んでいることに特徴を有す
    る方法。 （ロ）特許請求の範囲第１２項記載の方法において、前
    記基底部材と、ハウジング部材と、リーげ７し触する、
    前記基底部材と、ｌＳウジング部材と、リードフレーム
    との表面上に耐火性の酸化物の層を形成することとを特
    徴とする方法。 に）　特許請求の範囲第１６項記載の方法において、前
    記鋼ベースの合金が２から１２％のアルミニウムと残部
    実質上鋼とから成ることを特徴とする方法。 （ロ）特許請求の範囲第１４項記載の方法において、前
    記鋼ベースの合金が実質上２．５から６．１％までのア
    ルミニウムと、１．５から２．１％までのケイ素と、残
    部実質上鋼とから成ることに特徴を有する方法。 に）特許請求の範囲第１５墳記載の方法において、前記
    の耐火性酸化物の層がＭ、０３を含んでいることに特徴
    を有する方法。
JP58008011A 1982-01-21 1983-01-20 電気構成部分のためのケ−シング Pending JPS58128753A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US341392 1982-01-21
US06/341,392 US4461924A (en) 1982-01-21 1982-01-21 Semiconductor casing
US390095 1982-06-21

Publications (1)

Publication Number Publication Date
JPS58128753A true JPS58128753A (ja) 1983-08-01

Family

ID=23337355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58008011A Pending JPS58128753A (ja) 1982-01-21 1983-01-20 電気構成部分のためのケ−シング

Country Status (2)

Country Link
US (1) US4461924A (ja)
JP (1) JPS58128753A (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851615A (en) * 1982-04-19 1989-07-25 Olin Corporation Printed circuit board
US4570337A (en) * 1982-04-19 1986-02-18 Olin Corporation Method of assembling a chip carrier
JPS58190046A (ja) * 1982-04-30 1983-11-05 Fujitsu Ltd 半導体装置
US4889960A (en) * 1983-03-21 1989-12-26 Olin Corporation Sealed semiconductor casing
USRE32942E (en) * 1983-10-06 1989-06-06 Olin Corporation Low thermal expansivity and high thermal conductivity substrate
US4736236A (en) * 1984-03-08 1988-04-05 Olin Corporation Tape bonding material and structure for electronic circuit fabrication
US4577056A (en) * 1984-04-09 1986-03-18 Olin Corporation Hermetically sealed metal package
US4752521A (en) * 1984-09-19 1988-06-21 Olin Corporation Sealing glass composite
US4805009A (en) * 1985-03-11 1989-02-14 Olin Corporation Hermetically sealed semiconductor package
US4775647A (en) * 1984-09-19 1988-10-04 Olin Corporation Sealing glass composite
US4853491A (en) * 1984-10-03 1989-08-01 Olin Corporation Chip carrier
US4840654A (en) * 1985-03-04 1989-06-20 Olin Corporation Method for making multi-layer and pin grid arrays
US4594641A (en) * 1985-05-03 1986-06-10 Rogers Corporation Decoupling capacitor and method of formation thereof
US4771537A (en) * 1985-12-20 1988-09-20 Olin Corporation Method of joining metallic components
US4743299A (en) * 1986-03-12 1988-05-10 Olin Corporation Cermet substrate with spinel adhesion component
US4793967A (en) * 1986-03-12 1988-12-27 Olin Corporation Cermet substrate with spinel adhesion component
US4748537A (en) * 1986-04-24 1988-05-31 Rogers Corporation Decoupling capacitor and method of formation thereof
US4812896A (en) * 1986-11-13 1989-03-14 Olin Corporation Metal electronic package sealed with thermoplastic having a grafted metal deactivator and antioxidant
JPH02501967A (ja) * 1987-01-12 1990-06-28 オリン コーポレーション 半導体パッケージの成形可能な高強度リードフレームの製造方法
US4769345A (en) * 1987-03-12 1988-09-06 Olin Corporation Process for producing a hermetically sealed package for an electrical component containing a low amount of oxygen and water vapor
US4839716A (en) * 1987-06-01 1989-06-13 Olin Corporation Semiconductor packaging
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
US4897508A (en) * 1988-02-10 1990-01-30 Olin Corporation Metal electronic package
US5013871A (en) * 1988-02-10 1991-05-07 Olin Corporation Kit for the assembly of a metal electronic package
US5155299A (en) * 1988-10-05 1992-10-13 Olin Corporation Aluminum alloy semiconductor packages
US5023398A (en) * 1988-10-05 1991-06-11 Olin Corporation Aluminum alloy semiconductor packages
US4939316A (en) * 1988-10-05 1990-07-03 Olin Corporation Aluminum alloy semiconductor packages
US5205036A (en) * 1988-10-17 1993-04-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with selective coating on lead frame
US5025114A (en) * 1989-10-30 1991-06-18 Olin Corporation Multi-layer lead frames for integrated circuit packages
US5073521A (en) * 1989-11-15 1991-12-17 Olin Corporation Method for housing a tape-bonded electronic device and the package employed
US5103292A (en) * 1989-11-29 1992-04-07 Olin Corporation Metal pin grid array package
US5098864A (en) * 1989-11-29 1992-03-24 Olin Corporation Process for manufacturing a metal pin grid array package
US5043534A (en) * 1990-07-02 1991-08-27 Olin Corporation Metal electronic package having improved resistance to electromagnetic interference
US5122858A (en) * 1990-09-10 1992-06-16 Olin Corporation Lead frame having polymer coated surface portions
US5281849A (en) * 1991-05-07 1994-01-25 Singh Deo Narendra N Semiconductor package with segmented lead frame
US5328870A (en) * 1992-01-17 1994-07-12 Amkor Electronics, Inc. Method for forming plastic molded package with heat sink for integrated circuit devices
JPH06120374A (ja) * 1992-03-31 1994-04-28 Amkor Electron Inc 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板
US5239131A (en) * 1992-07-13 1993-08-24 Olin Corporation Electronic package having controlled epoxy flow
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
TW238419B (ja) 1992-08-21 1995-01-11 Olin Corp
US5608267A (en) * 1992-09-17 1997-03-04 Olin Corporation Molded plastic semiconductor package including heat spreader
US6262477B1 (en) 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package
US5477008A (en) * 1993-03-19 1995-12-19 Olin Corporation Polymer plug for electronic packages
US5580825A (en) * 1993-09-20 1996-12-03 International Technology Exchange Corp. Process for making multilevel interconnections of electronic components
US5540378A (en) * 1993-09-27 1996-07-30 Olin Corporation Method for the assembly of an electronic package
US5452511A (en) * 1993-11-04 1995-09-26 Chang; Alexander H. C. Composite lead frame manufacturing method
US5360942A (en) * 1993-11-16 1994-11-01 Olin Corporation Multi-chip electronic package module utilizing an adhesive sheet
US5701034A (en) * 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
US5436407A (en) * 1994-06-13 1995-07-25 Integrated Packaging Assembly Corporation Metal semiconductor package with an external plastic seal
US5455387A (en) * 1994-07-18 1995-10-03 Olin Corporation Semiconductor package with chip redistribution interposer
DE102008025945A1 (de) * 2008-05-30 2009-12-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines vakuumdichten Verbundes zwischen einer Glasscheibe und einem Metallrahmen sowie Glasscheibenverbund
US20160099200A1 (en) * 2014-10-01 2016-04-07 Stmicroelectronics S.R.L. Aluminum alloy lead frame for a semiconductor device and corresponding manufacturing process

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB818464A (en) * 1956-03-12 1959-08-19 Gen Electric Co Ltd Improvements in or relating to semiconductor devices
US3113252A (en) * 1958-02-28 1963-12-03 Gen Motors Corp Means for encapsulating transistors
US3341369A (en) * 1965-03-03 1967-09-12 Olin Mathieson Copper base alloys and process for preparing same
US3676748A (en) * 1970-04-01 1972-07-11 Fuji Electrochemical Co Ltd Frame structures for electronic circuits
US3676059A (en) * 1970-06-01 1972-07-11 Albert B Welty Jr Sulfate control in ammonia flue gas desulfurization
US3676292A (en) * 1970-10-07 1972-07-11 Olin Corp Composites of glass-ceramic-to-metal,seals and method of making same
US3726987A (en) * 1970-10-07 1973-04-10 Olin Corp Glass or ceramic-to-metal seals
US3826629A (en) * 1970-10-07 1974-07-30 Olin Corp Products formed of glass or ceramicmetal composites
US3684818A (en) * 1970-10-20 1972-08-15 Sprague Electric Co Multi-layer beam-lead wiring for semiconductor packages
US3740920A (en) * 1971-05-26 1973-06-26 Us Air Force Method for packaging hybrid circuits
US3762039A (en) * 1971-09-10 1973-10-02 Mos Technology Inc Plastic encapsulation of microcircuits
DE2158188A1 (de) * 1971-11-24 1973-06-07 Jenaer Glaswerk Schott & Gen Kaltpresschweissbare und kaltpressloetbare druckglasdurchfuehrungen
US3714370A (en) * 1972-01-24 1973-01-30 North American Rockwell Plastic package assembly for electronic circuit and process for producing the package
US3801728A (en) * 1972-10-20 1974-04-02 Bell Telephone Labor Inc Microelectronic packages
US3914858A (en) * 1974-08-23 1975-10-28 Nitto Electric Ind Co Method of making sealed cavity molded semiconductor devices
US4105861A (en) * 1975-09-29 1978-08-08 Semi-Alloys, Inc. Hermetically sealed container for semiconductor and other electronic devices
US4204247A (en) * 1978-09-22 1980-05-20 Cps, Inc. Heat dissipating circuit board assembly

Also Published As

Publication number Publication date
US4461924A (en) 1984-07-24

Similar Documents

Publication Publication Date Title
JPS58128753A (ja) 電気構成部分のためのケ−シング
US4410927A (en) Casing for an electrical component having improved strength and heat transfer characteristics
US5216283A (en) Semiconductor device having an insertable heat sink and method for mounting the same
US4480262A (en) Semiconductor casing
US4594770A (en) Method of making semiconductor casing
US5013871A (en) Kit for the assembly of a metal electronic package
US6411507B1 (en) Removing heat from integrated circuit devices mounted on a support structure
US5650663A (en) Electronic package with improved thermal properties
JP3150351B2 (ja) 電子装置及びその製造方法
JPS59123248A (ja) 半導体容器
JPH01199497A (ja) 電子部品塔載用基板
JP2005123559A (ja) 強化散熱型パッケージ構造及びその形成方法
JP2691352B2 (ja) 電子部品塔載装置
JPS5933851A (ja) 気密封止半導体容器
JP2001053222A (ja) 半導体装置
JPS6336703Y2 (ja)
JP2612468B2 (ja) 電子部品搭載用基板
JPH0196952A (ja) 気密封止チツプキヤリア
JPS63136655A (ja) チツプキヤリア
JPH0897329A (ja) 電子部品搭載装置
JP2002184890A (ja) 表面実装型半導体装置
JPH039341Y2 (ja)
JPH085563Y2 (ja) 高電力ハイブリッドｉｃ用金属パッケージ
JP2001210769A (ja) 半導体装置
JPS63250164A (ja) ハイパワ−用混成集積回路基板とその集積回路