JPS58127281A - 縮少印字方式 - Google Patents
縮少印字方式Info
- Publication number
- JPS58127281A JPS58127281A JP57010594A JP1059482A JPS58127281A JP S58127281 A JPS58127281 A JP S58127281A JP 57010594 A JP57010594 A JP 57010594A JP 1059482 A JP1059482 A JP 1059482A JP S58127281 A JPS58127281 A JP S58127281A
- Authority
- JP
- Japan
- Prior art keywords
- printing
- carriage
- printer
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/10—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by matrix printers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Dot-Matrix Printers And Others (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技#分野〕
本発明線パルス量〒り駆動によシ中ヤリッジ制御を行い
、且つ、マイタロプロセラtKよ)制御されるプリンタ
Kjii−いて、縮少印字を行い優る縮少印字方式に関
する。
、且つ、マイタロプロセラtKよ)制御されるプリンタ
Kjii−いて、縮少印字を行い優る縮少印字方式に関
する。
〔発明の技術的背景とその間舖点J
通常、ドツトマトリクスタイプのインパタトプリンタ装
置Kjll−いては、計算・機本体から発せられるソフ
トウェア命令を実行することによりプリンタ装置に対し
入出力コマンドが出され、所殖とする印字動作が行なわ
れる。
置Kjll−いては、計算・機本体から発せられるソフ
トウェア命令を実行することによりプリンタ装置に対し
入出力コマンドが出され、所殖とする印字動作が行なわ
れる。
プリンタ装置KPJ越されるプリンタ制御部はCPUか
ら侮られる入出力コマンドに従いプリンタ機構部に搭載
された印字ビンを駆動することによシ所望と・する文字
パターンを印字する。
ら侮られる入出力コマンドに従いプリンタ機構部に搭載
された印字ビンを駆動することによシ所望と・する文字
パターンを印字する。
ところで従来、上記プリンタ装置における欅少印字のた
めの制御方式として、代表的なものに、以下に示す2つ
の方式があった。
めの制御方式として、代表的なものに、以下に示す2つ
の方式があった。
1つは、印字する文字等のドツトイメージを縮少用のそ
れとして準備しておく方式でToシ、残シの1つは印字
ビンの応答を速めて実現する万tである。
れとして準備しておく方式でToシ、残シの1つは印字
ビンの応答を速めて実現する万tである。
しかしながら前者はドツトパターンが増え、後者は大規
模な機構部の開発が必要となり、いずれにしても制御部
が高価になる欠点を有していた。
模な機構部の開発が必要となり、いずれにしても制御部
が高価になる欠点を有していた。
不発明は上記事情に基づいてなされ九もので6シ、縮少
印字を実現するうえで通常のドツトパターンを用い、史
にビンの応答速度も速めることなく、ヘッドが搭載され
た午ヤリツジの移動速度をファームウェア制御によシ可
変とすることで所畷とする印字を実現する縮少印字方式
を提供することを目的とする。
印字を実現するうえで通常のドツトパターンを用い、史
にビンの応答速度も速めることなく、ヘッドが搭載され
た午ヤリツジの移動速度をファームウェア制御によシ可
変とすることで所畷とする印字を実現する縮少印字方式
を提供することを目的とする。
〔発明のW要〕
本発明はマイクロプロセッサによp制御されるプリンタ
制御装置におiて、通常印字を行う際のキャリッジ移動
を制御するパラメータが格納される第1・Oメそりと、
縮少印字を行う際のキャリッジ移動を制御するパラメー
タが格納される第2のメモリと、中ヤ替ツジの移動適度
とは非同期に印字ビンを制御する印字ビン駆動囲路とを
備え、縮少印字指令が到来し九と自上記第2のメモリに
格納され九パラメータを選択し、このパラメータに基づ
iて命ヤリツジの移動速度を制御する構成としたもので
ある。
制御装置におiて、通常印字を行う際のキャリッジ移動
を制御するパラメータが格納される第1・Oメそりと、
縮少印字を行う際のキャリッジ移動を制御するパラメー
タが格納される第2のメモリと、中ヤ替ツジの移動適度
とは非同期に印字ビンを制御する印字ビン駆動囲路とを
備え、縮少印字指令が到来し九と自上記第2のメモリに
格納され九パラメータを選択し、このパラメータに基づ
iて命ヤリツジの移動速度を制御する構成としたもので
ある。
これによシ、印字ドツトパターンを1種類用意するのみ
で縮少印字が実現出来、また、印字ビンの応答が這いメ
カ中ストロークを変える仁とがない丸め縮少印字を実現
すゐにあたって特別なプリンタメカを開発する必要がな
くなる。
で縮少印字が実現出来、また、印字ビンの応答が這いメ
カ中ストロークを変える仁とがない丸め縮少印字を実現
すゐにあたって特別なプリンタメカを開発する必要がな
くなる。
以下、図面を使用して本発明に関し詳細説明を行う。
第1図は本発明が実現されるプリンタ制御部の構成列を
示すプロッタ図である。
示すプロッタ図である。
凶において、lは演算制御装置、主記憶装置各種入出力
装置f(−ずれも図示せず)が共通接続され、コマンド
出力やデータ転送が行なわれる入出力バスである。
装置f(−ずれも図示せず)が共通接続され、コマンド
出力やデータ転送が行なわれる入出力バスである。
2は、上記入出力バス1とプリンタ制御部との間にあっ
て演算制御装置から発せられるコマンドに伴うパラメー
タをプリンタ制御部内に存在するRAM7へ書込み、且
つコマンド実行のトリ力をマイクロプロセッサ3Kかけ
、印字データをプリンタ制御部へ入力する丸めのパスイ
ンターフェース為エツトである。
て演算制御装置から発せられるコマンドに伴うパラメー
タをプリンタ制御部内に存在するRAM7へ書込み、且
つコマンド実行のトリ力をマイクロプロセッサ3Kかけ
、印字データをプリンタ制御部へ入力する丸めのパスイ
ンターフェース為エツトである。
3は、後述するROMに収納され九制御手順(ファーム
ウェア)に基づき、演算、分岐、入出力命令号を実行す
るマイクロプロセッサである。プリンタ制御部内に存在
する各ロジックはこのマイクロプロセラ?1によ〉集中
管理される。
ウェア)に基づき、演算、分岐、入出力命令号を実行す
るマイクロプロセッサである。プリンタ制御部内に存在
する各ロジックはこのマイクロプロセラ?1によ〉集中
管理される。
4はメモリ(RAM−ROM)とレジスタを選択(一定
する信号、11九はメモリやレジスタのアドレス指定が
なされるアドレスバス、5は上記メモリに対する書込み
、胱出し、上記レジスタに対する書込み、読出しの制御
信号とデータ信号を供給するためのデータバスである。
する信号、11九はメモリやレジスタのアドレス指定が
なされるアドレスバス、5は上記メモリに対する書込み
、胱出し、上記レジスタに対する書込み、読出しの制御
信号とデータ信号を供給するためのデータバスである。
11九6は上記マイクロプロセッサ1が実行するファー
ムウェアやそれに伴うデータ(パラメータであって詳細
は後述する)が格納されるROM。
ムウェアやそれに伴うデータ(パラメータであって詳細
は後述する)が格納されるROM。
1は演算制御装置からのコマンドに45パ9/−タを一
時記憶し九)、データメモリとして用いられる他上記!
イタロプロ竜ツ?Jによ〉ワークエリアとして使用1れ
るRAMである。
時記憶し九)、データメモリとして用いられる他上記!
イタロプロ竜ツ?Jによ〉ワークエリアとして使用1れ
るRAMである。
尚、s、xoB外付けのレジスタであや、りはプリンタ
機構部(図示せず)に対し印字データを送に出すレジス
1,10はプリンタ機構部に対し中ヤリツジ移動用パル
スモrメの励磁信号を送夛出す丸めに設けられるレジス
タである。
機構部(図示せず)に対し印字データを送に出すレジス
1,10はプリンタ機構部に対し中ヤリツジ移動用パル
スモrメの励磁信号を送夛出す丸めに設けられるレジス
タである。
11はプリンタ機構部に送に出す種々のタイミング信号
を生成する他、上記レジスタ9.10に対しタイミング
信号を供給するタイイング生成回路である。
を生成する他、上記レジスタ9.10に対しタイミング
信号を供給するタイイング生成回路である。
第2図は、本発明をよ如評細に示す丸め、絆1図に示し
た構成ブロックのうち、特にメそり周辺と図示されなか
ったプリンタ機構部との関係を機能的に図示し九概念図
である。
た構成ブロックのうち、特にメそり周辺と図示されなか
ったプリンタ機構部との関係を機能的に図示し九概念図
である。
第1図と同一番号の付されであるブロックは、第1図に
示されたブロックと同一名称ならびにIfIA能をMす
るものであるため、重複を避ける意味で説明は省略する
。
示されたブロックと同一名称ならびにIfIA能をMす
るものであるため、重複を避ける意味で説明は省略する
。
図において、Uは印字すべきデータのドツトパターンあ
るいは制御手順がロードされるメモリであって、ROk
i6ならびにRAMFにより構成される。22は1ライ
ン分あるいはそれ以上の容避を持ち印字するデータに従
い、上記メモリ21に収納されたドツトパターンを収納
するデータバッファである。通常、RAMrにより構成
される。
るいは制御手順がロードされるメモリであって、ROk
i6ならびにRAMFにより構成される。22は1ライ
ン分あるいはそれ以上の容避を持ち印字するデータに従
い、上記メモリ21に収納されたドツトパターンを収納
するデータバッファである。通常、RAMrにより構成
される。
23は印字を行う丸めの制御手順が収納される制御メモ
リであって、通常ROM#にょ多構成される。このRO
Mg中には制御手順111がプログラム形式で収納され
る他に、データとして通常印字を行う際にキャリッジ移
動を制御するパラメータ1!11が、そして縮少印字を
行う腺の今ヤリッジ移動を制御するパラメータXSXが
収納されてiる。第1因に示し九マイクロプロセッ?1
はこの制御メモリJJK収納されたプログラム乃至デー
タに舊づ龜義置内各部のコントロールを行う。
リであって、通常ROM#にょ多構成される。このRO
Mg中には制御手順111がプログラム形式で収納され
る他に、データとして通常印字を行う際にキャリッジ移
動を制御するパラメータ1!11が、そして縮少印字を
行う腺の今ヤリッジ移動を制御するパラメータXSXが
収納されてiる。第1因に示し九マイクロプロセッ?1
はこの制御メモリJJK収納されたプログラム乃至デー
タに舊づ龜義置内各部のコントロールを行う。
一方、24は印字ビンとリボンから成る印字ヘッド、2
5は上記印字ヘッド24のビンを駆動するビン駆動回路
であって、上記マイクロプロセラ?Jの制御の下で後述
するキャリッジの移動とは非同期に動作する、26は印
字ヘッドを搭載しこのヘッドを移動させる中ヤリッジを
含むプリンタ機構部で番って、以降説明0都合上、単に
キャリッジと称し説明を行う。21はその制御41回路
である。
5は上記印字ヘッド24のビンを駆動するビン駆動回路
であって、上記マイクロプロセラ?Jの制御の下で後述
するキャリッジの移動とは非同期に動作する、26は印
字ヘッドを搭載しこのヘッドを移動させる中ヤリッジを
含むプリンタ機構部で番って、以降説明0都合上、単に
キャリッジと称し説明を行う。21はその制御41回路
である。
以下、第2因に示し九概念図を使用して本発明の動作に
つき詳細に説明する。
つき詳細に説明する。
本発明は本体(演算制動装置)よシ入出カパス1を介し
てメモリIIIにドツトパターンデータが転送され、本
体側よル印字指令が出され先後O制御方弐に関するもの
であるため、本体側でのパターン転送等の処理に関する
説明は省略する。
てメモリIIIにドツトパターンデータが転送され、本
体側よル印字指令が出され先後O制御方弐に関するもの
であるため、本体側でのパターン転送等の処理に関する
説明は省略する。
まず、印字すべきデータのドツトパターンが主メモリ(
図示せず)から続出され、データバッファ22へ順次格
納される。このデータバッファ22に格納され九データ
に基づき印字ヘッド24が駆動されることによシ所望の
データが印字されることは従来と同じである。
図示せず)から続出され、データバッファ22へ順次格
納される。このデータバッファ22に格納され九データ
に基づき印字ヘッド24が駆動されることによシ所望の
データが印字されることは従来と同じである。
ところでプリンタの中ヤリツジ制御はファームウェアに
よシ制御されるものが一般的になってきている。本発明
においても同様にファームウェアによりコントロールさ
れるものであって、マイクロプロセラ?Sが制御メモリ
IIK収納された制御手順に基づき、以下に示す新規な
方式に養づいてコントロールを行うことによシ所望する
動作がなされるものである。
よシ制御されるものが一般的になってきている。本発明
においても同様にファームウェアによりコントロールさ
れるものであって、マイクロプロセラ?Sが制御メモリ
IIK収納された制御手順に基づき、以下に示す新規な
方式に養づいてコントロールを行うことによシ所望する
動作がなされるものである。
即チ、マイクロプロセラt3は印字命令を受け、縮少印
字命令であることを認識すると、あらかじめ制御メモリ
2s中に収納されである制御手順zsHc藁づ龜その実
行を開始する。本発明と関係するところでは、中ヤリッ
ジ移動パラメータj3Jを選択し、このパラメータを読
出し、制御回路1rにセットする。このことによシ、キ
ャリッジ2cは通常印字の場合よ〕、ゆつく)移動する
。仁の移動速度の変化にょシ縮少印字が行なわれる。
字命令であることを認識すると、あらかじめ制御メモリ
2s中に収納されである制御手順zsHc藁づ龜その実
行を開始する。本発明と関係するところでは、中ヤリッ
ジ移動パラメータj3Jを選択し、このパラメータを読
出し、制御回路1rにセットする。このことによシ、キ
ャリッジ2cは通常印字の場合よ〕、ゆつく)移動する
。仁の移動速度の変化にょシ縮少印字が行なわれる。
そして、キャリッジ2cが印字位置まで移動したときに
、ビン駆動回路25が餉らき、データバッファz2にセ
ットされてiるドツトイメージに従ってビンが働き、9
メンを介して紙上に印字される。
、ビン駆動回路25が餉らき、データバッファz2にセ
ットされてiるドツトイメージに従ってビンが働き、9
メンを介して紙上に印字される。
一方、マイタaプ關セッサ3が通常印字命令であること
を認−すると、通常印字のため0命ヤリツジ移動パラメ
ータz12が選択され、仁のパラメータに従ってキャリ
ッジ26をコントロールする。ζζではキャリッジ26
を縮少印字のときと比べて速(移動させることにょp1
水平方向のビン間隔が開き、通常印字を行うことができ
る。
を認−すると、通常印字のため0命ヤリツジ移動パラメ
ータz12が選択され、仁のパラメータに従ってキャリ
ッジ26をコントロールする。ζζではキャリッジ26
を縮少印字のときと比べて速(移動させることにょp1
水平方向のビン間隔が開き、通常印字を行うことができ
る。
以上説明の如く本発明によれば印字速度を可変とするこ
とにより印字するドツトパターンを−i頑持つだけで縮
少印字用のドツトパターンが不要となυ、また、印字ビ
ンの応答が速いメカやストロークを変えることがない丸
め、特別なプリンタメカを開発することなく縮少印字を
実現できる。これによυ、縮少印字4!l!能を持った
安画なプリンタを提供できる。
とにより印字するドツトパターンを−i頑持つだけで縮
少印字用のドツトパターンが不要となυ、また、印字ビ
ンの応答が速いメカやストロークを変えることがない丸
め、特別なプリンタメカを開発することなく縮少印字を
実現できる。これによυ、縮少印字4!l!能を持った
安画なプリンタを提供できる。
第1図は本発明が実現されるプリンタ制御部の構成例を
示すブロック図、第2図は本発明をより詳細に示すため
、第1図に示した構成ブロックの。うち、特にメモリ周
辺部と図示されなかったプリンタ績構部との関係を機能
的に図示した概念図である。 3・・・マイクロプロセッサ、20−・・プリンタ制御
装置、21・・・データメ汽り、”21−・デー゛タパ
ツ7ア、23・・・制御メモリ、24・・・印字ヘッド
、25・・・ビン駆動回路、26・・・キャリツ・ジ。
示すブロック図、第2図は本発明をより詳細に示すため
、第1図に示した構成ブロックの。うち、特にメモリ周
辺部と図示されなかったプリンタ績構部との関係を機能
的に図示した概念図である。 3・・・マイクロプロセッサ、20−・・プリンタ制御
装置、21・・・データメ汽り、”21−・デー゛タパ
ツ7ア、23・・・制御メモリ、24・・・印字ヘッド
、25・・・ビン駆動回路、26・・・キャリツ・ジ。
Claims (1)
- マイクロブCatツサにより制御1れるプリンタ制御装
置において、印字パターンが所定の単位で収納される第
1のメモリと、印字、を行う際の制御手順が収納される
他、通常印字を行う際のキャリッジ移動を制御するパラ
メータならびに縮少印字を行う際のキャリッジ移動を制
御するパラメータが収納される第2のメモリと、上記マ
イクロプロセッサの指示に基づきキャリッジの移動をコ
ントロールするプリンタ機構部と、上記午ヤ。リッジの
移動とは非同期に印字ビンを駆動する駆wJ回路とを有
し、上記マイクロブーセッサは、外部から縮少印字指令
を受信したと1!第2のメモリに収納された制御1手1
[KJiづきフントロールを行うと共に上記パラメータ
の咳当する一方を選択し上記プリンタ機構部に対し、キ
ャリッジの移動速度を指示し、且つ印字ビン駆動回路を
トリがすることによ)上記第10メモリに収納されたデ
ータを縮少印字することを特徴とする縮少印字方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57010594A JPS58127281A (ja) | 1982-01-26 | 1982-01-26 | 縮少印字方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57010594A JPS58127281A (ja) | 1982-01-26 | 1982-01-26 | 縮少印字方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58127281A true JPS58127281A (ja) | 1983-07-29 |
Family
ID=11754561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57010594A Pending JPS58127281A (ja) | 1982-01-26 | 1982-01-26 | 縮少印字方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58127281A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61222758A (ja) * | 1985-03-19 | 1986-10-03 | Fujitsu Ltd | シリアルドットプリンタ |
-
1982
- 1982-01-26 JP JP57010594A patent/JPS58127281A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61222758A (ja) * | 1985-03-19 | 1986-10-03 | Fujitsu Ltd | シリアルドットプリンタ |
JPH0434946B2 (ja) * | 1985-03-19 | 1992-06-09 | Fujitsu Ltd |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5237655A (en) | Raster image processor for all points addressable printer | |
JPH0412874A (ja) | プリンタ制御装置 | |
JPH02185475A (ja) | 印字装置 | |
EP0577087B1 (en) | Output method and apparatus | |
JPH0378651B2 (ja) | ||
JPH0263763A (ja) | 出力方法及びその装置 | |
EP0621538B1 (en) | Output method and apparatus | |
JPS58127281A (ja) | 縮少印字方式 | |
JP2851973B2 (ja) | 出力方法及び装置 | |
JPS6364765A (ja) | 出力装置 | |
JP2544820B2 (ja) | ラベルプリンタ | |
JPH04220365A (ja) | 印刷装置 | |
JPH06202935A (ja) | 画像形成方法及び装置 | |
JP3020959B2 (ja) | 印刷制御方法 | |
JPH0211357A (ja) | 印字装置 | |
JP3176239B2 (ja) | 印刷装置及び印刷方法 | |
JPH0311275B2 (ja) | ||
JPH0250863A (ja) | マルチプロセッサ構成のプリンタ装置 | |
JPH082024A (ja) | プリンタ | |
JPH04189167A (ja) | オーバレイ展開制御方式 | |
JPH04216983A (ja) | 印刷装置 | |
JP3143118B2 (ja) | プリンタ及び印字イメージパターン展開方法 | |
JPH0340995B2 (ja) | ||
JPS61118263A (ja) | イメ−ジメモリへの文字展開方式 | |
JPH0493269A (ja) | ベクトルフォント印刷制御方式 |