JPS58125103A - 多重系演算処理同期システムの復旧方法 - Google Patents
多重系演算処理同期システムの復旧方法Info
- Publication number
- JPS58125103A JPS58125103A JP57005963A JP596382A JPS58125103A JP S58125103 A JPS58125103 A JP S58125103A JP 57005963 A JP57005963 A JP 57005963A JP 596382 A JP596382 A JP 596382A JP S58125103 A JPS58125103 A JP S58125103A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- data
- autobalance
- cpu2
- recovery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は多重系演算処理システムにおいて障害を起こし
た可１算機を復旧する際、復旧した計算機を自動的に他
の正常な計算機と同期し次状態とし、多重系演算処理全
体の同期処理の継続を図ることに関する。
た可１算機を復旧する際、復旧した計算機を自動的に他
の正常な計算機と同期し次状態とし、多重系演算処理全
体の同期処理の継続を図ることに関する。
近年、情報処理装置のオンラインでの使用が盛んになり
、システムの信頼性、実時間性の要求が増々萬まってい
る。たとえばプラントの制御装置については、従来のハ
ードフェアのみで構成された制御装置に代わシ、計算機
（以下ＣＰＵという）を利用した制御装置を用いてより
ｉ％度な制御を実現しているが、このようなＣＰＵを利
用した制御装置ではシステムの信頼性を上げるため、同
一機能の制御装置を複数台設けた多重化の演算処理シス
テムをとることが多い。多重系制御装置は同一の入力信
号を同じ粂件のもとで得、同一の処理を行うものである
。したがって複数のＣＰＵからは同一の出力が得られ、
この一致した出力を多重系演算制御装置の出力信号とし
て制御対象へと出力する。更に、極めて高度の信頼性、
東時間性の要求されるシステムや、ＣＰＵを利用して誤
動作防止システムを構成したいという要望が強い分野に
おいてはデュアルアンド方式を採用しておシ、このシス
テムを実現するためには多重化システムの同期化が必要
となる。
、システムの信頼性、実時間性の要求が増々萬まってい
る。たとえばプラントの制御装置については、従来のハ
ードフェアのみで構成された制御装置に代わシ、計算機
（以下ＣＰＵという）を利用した制御装置を用いてより
ｉ％度な制御を実現しているが、このようなＣＰＵを利
用した制御装置ではシステムの信頼性を上げるため、同
一機能の制御装置を複数台設けた多重化の演算処理シス
テムをとることが多い。多重系制御装置は同一の入力信
号を同じ粂件のもとで得、同一の処理を行うものである
。したがって複数のＣＰＵからは同一の出力が得られ、
この一致した出力を多重系演算制御装置の出力信号とし
て制御対象へと出力する。更に、極めて高度の信頼性、
東時間性の要求されるシステムや、ＣＰＵを利用して誤
動作防止システムを構成したいという要望が強い分野に
おいてはデュアルアンド方式を採用しておシ、このシス
テムを実現するためには多重化システムの同期化が必要
となる。
第１図に従来のシステム構成例を示す。なお本例では二
重系の例を示す。第１図においてＣＰＵＩ。
重系の例を示す。第１図においてＣＰＵＩ。
ＣＰＵ２は同一の処理を行う演算処理装置、３は両糸Ｃ
ＰＵからの演算出力を監視し、不一致が発生すると外部
に表示する不一致検出回路、４は両系ＣＰＵの演算出力
を照合し、デュアルアンドをとって外部制御対象に対し
出力をする出力照合装置でめる。またＣＰＵＩ、ＣＰＵ
２は演算中のデータ含各々のメモリのワークエリア及び
バッファエリアに保存して毎回の演算ごとに更新してい
る。
ＰＵからの演算出力を監視し、不一致が発生すると外部
に表示する不一致検出回路、４は両系ＣＰＵの演算出力
を照合し、デュアルアンドをとって外部制御対象に対し
出力をする出力照合装置でめる。またＣＰＵＩ、ＣＰＵ
２は演算中のデータ含各々のメモリのワークエリア及び
バッファエリアに保存して毎回の演算ごとに更新してい
る。
本装置が正常に動作している場合は両系の照合出力を、
ま友片系に障害が発生した場合は片系の出力を外部に対
して出力し、その切り換えスイッチが５である。ここで
片系が障害より正常状態に戻り、演算処理を開始した場
合、再び出力照合装置４はデュアルアンドを行うが、各
回の演算はそれ以前のワーク、バッファエリアのデータ
も演算に使用しているため、復旧系のＣＰ Ｕのメモリ
の自答は正常系と異なっていることにより、それらを用
いて〆算を行うと演算結果が異層り、不一致検出回路１
において不一致が検出されてしまう。
ま友片系に障害が発生した場合は片系の出力を外部に対
して出力し、その切り換えスイッチが５である。ここで
片系が障害より正常状態に戻り、演算処理を開始した場
合、再び出力照合装置４はデュアルアンドを行うが、各
回の演算はそれ以前のワーク、バッファエリアのデータ
も演算に使用しているため、復旧系のＣＰ Ｕのメモリ
の自答は正常系と異なっていることにより、それらを用
いて〆算を行うと演算結果が異層り、不一致検出回路１
において不一致が検出されてしまう。
この現象を防ぐため、他のガではＣＰＵ１とＣＰＵ２が
ワーク、バッファエリアのデータを処理終了と同時に外
部に設置されたもう１つのバックアップのためのメモリ
へ転送するという方法もめる。しかしながらこのような
復旧方法では毎回の演算ごとに外部メモリへもデータ転
送をするというＣＰＵに対する負担の増加、また情報伝
送する量が多いため、情報伝送時のノイズ等によるビッ
ト誤シチェックや誤りが発生した場合の再送処ｍ−１、
通信回線を利用したデータ伝送における複雑な伝送制御
方式をプログラムに組み込む必要かめ９、本来の目的で
るるデータ処理機能に影響を与え、システムの応答性を
悪くする欠点を有する。
ワーク、バッファエリアのデータを処理終了と同時に外
部に設置されたもう１つのバックアップのためのメモリ
へ転送するという方法もめる。しかしながらこのような
復旧方法では毎回の演算ごとに外部メモリへもデータ転
送をするというＣＰＵに対する負担の増加、また情報伝
送する量が多いため、情報伝送時のノイズ等によるビッ
ト誤シチェックや誤りが発生した場合の再送処ｍ−１、
通信回線を利用したデータ伝送における複雑な伝送制御
方式をプログラムに組み込む必要かめ９、本来の目的で
るるデータ処理機能に影響を与え、システムの応答性を
悪くする欠点を有する。
また、外部メモリはシステム構成上重要な位置を占める
ものだが、ＣＰＵに比べ故障率が高く、バックアップに
用いる装置がシステム全体の信頼性を低下させるという
重大な欠点を有している。
ものだが、ＣＰＵに比べ故障率が高く、バックアップに
用いる装置がシステム全体の信頼性を低下させるという
重大な欠点を有している。
本発明の目的は上記し九従来技術の欠点を除去し、シス
テム構成の簡素化によシ共通ハードウェアによる信頼性
の低下を防ぐとともに、復旧後、即座にシステム全体が
同期状態に入ることを可能とした多重系演算処理同期シ
ステムの復旧方法を提供することにるる。
テム構成の簡素化によシ共通ハードウェアによる信頼性
の低下を防ぐとともに、復旧後、即座にシステム全体が
同期状態に入ることを可能とした多重系演算処理同期シ
ステムの復旧方法を提供することにるる。
この目的を達成するために本発明は、多重系演算処理シ
ステムにおいて情報交換手段を設け、これを利用してコ
マンド送受信を行い、お互いのＣＰＵの動作／ダウンを
検出し、また復旧を確認すると即座に演算に必要なデー
タを全転送し、復旧側のＣＰＵｔ−同期状態に並入する
ことを可能としたことを％徴とする。
ステムにおいて情報交換手段を設け、これを利用してコ
マンド送受信を行い、お互いのＣＰＵの動作／ダウンを
検出し、また復旧を確認すると即座に演算に必要なデー
タを全転送し、復旧側のＣＰＵｔ−同期状態に並入する
ことを可能としたことを％徴とする。
以下、本発明の一実施例として二重系を例にとり、説明
する。第２図は本夾施例の構成を示しており、６は両系
ＣＰＵの間で情報交換を行う情報交換手段（以下バスと
いう）である。
する。第２図は本夾施例の構成を示しており、６は両系
ＣＰＵの間で情報交換を行う情報交換手段（以下バスと
いう）である。
筐た、第３図は両系のＣＰＵが正常に動作している際の
ＣＰＵのブロックフローチャートでめる。
ＣＰＵのブロックフローチャートでめる。
第３図においてＣＰＵＩは図示せぬタイマによシ一定の
周期でプログラムの起動がかかるが、これは一定の周期
を有する外部割り込みでも同様の役割を来たす。−まず
、ＣＰＵＩはバス６を介してＣＰＵ２に対しコマンドＣ
１を送信し、相手系に対し、ＣＰＵＩが正常でおること
を知らせる。
周期でプログラムの起動がかかるが、これは一定の周期
を有する外部割り込みでも同様の役割を来たす。−まず
、ＣＰＵＩはバス６を介してＣＰＵ２に対しコマンドＣ
１を送信し、相手系に対し、ＣＰＵＩが正常でおること
を知らせる。
ＣＰＵ２はこのコマンドＣ１受信によシブログラムの起
動がかが９、自系ＣＰＵ２が正常であればレスポンス信
号几１ｃ１に対してバス６を介して返信する。ＣＰＵＩ
はレスポンス信号几１を受信し次ことによりＣＰＵ２の
正常動作を確認し、データ入力処理を行う。ＣＰＵ２も
几ｌ送信後、データ入力処理を行う。この一連のコマン
ド送受信により、ＣＰＵ１．ＣＰＵＺとも相手系ＣＰＵ
の動作状態を確認しながら演算を行うとともにバス６は
二重系のＣＰＵの演算同期用のバスとして用いられてい
る。
動がかが９、自系ＣＰＵ２が正常であればレスポンス信
号几１ｃ１に対してバス６を介して返信する。ＣＰＵＩ
はレスポンス信号几１を受信し次ことによりＣＰＵ２の
正常動作を確認し、データ入力処理を行う。ＣＰＵ２も
几ｌ送信後、データ入力処理を行う。この一連のコマン
ド送受信により、ＣＰＵ１．ＣＰＵＺとも相手系ＣＰＵ
の動作状態を確認しながら演算を行うとともにバス６は
二重系のＣＰＵの演算同期用のバスとして用いられてい
る。
次に片系のＣＰＵがダウンした場合に残りのＣＰＵが正
常な動作を行い、処理を継続してゆく過程をｗＪ４図、
第５図を用いて示す。第４図はＣＰＵ２がダウンした場
合のＣＰＵＩの動作フローチャート、第５図はＣＰＵＩ
がダウンした場合のＣＰＵ２の動作フローチャートでる
る。第４図においてＣＰＵＩは第３図と同様に例えば図
示せぬタイマによシブログラムの起動がかかシ、コマン
ド（１号Ｃ１をバス６を介して送信する。ＣＰＵＩはこ
のレスポンス信号を受信しようとするがＣＰＵ２がダウ
ンしているのでレスボ／ス受信はできない。ＣＰＵＩは
レスポンス１ｄ号をある一定時間経過後も受信できない
場合はＣＰＵ２がダウンしていると判断し、自走モード
へ移行し、データ人力処理へと処理を進める。以下、Ｃ
ＰＵＩはプログラムの起動がかかる度にＣＰＵ２が復帰
したかどうかをチェックしながら自走している（レスポ
ンス受信を確認すればＣＰＵ２が復帰したことを示す）
。
常な動作を行い、処理を継続してゆく過程をｗＪ４図、
第５図を用いて示す。第４図はＣＰＵ２がダウンした場
合のＣＰＵＩの動作フローチャート、第５図はＣＰＵＩ
がダウンした場合のＣＰＵ２の動作フローチャートでる
る。第４図においてＣＰＵＩは第３図と同様に例えば図
示せぬタイマによシブログラムの起動がかかシ、コマン
ド（１号Ｃ１をバス６を介して送信する。ＣＰＵＩはこ
のレスポンス信号を受信しようとするがＣＰＵ２がダウ
ンしているのでレスボ／ス受信はできない。ＣＰＵＩは
レスポンス１ｄ号をある一定時間経過後も受信できない
場合はＣＰＵ２がダウンしていると判断し、自走モード
へ移行し、データ人力処理へと処理を進める。以下、Ｃ
ＰＵＩはプログラムの起動がかかる度にＣＰＵ２が復帰
したかどうかをチェックしながら自走している（レスポ
ンス受信を確認すればＣＰＵ２が復帰したことを示す）
。
一方、ＣＰＵ２のプログラムは正常時は第３図にボし次
ようにＣＰＵＩからのＣ１受信によシ起動がかかる。し
かしＣＰＵＩがダウンし、Ｃ１が込１ｄされない場合に
は、ＣＰＵ２のプログラムの起動がかからないことにな
る。このためＣＰＵ２は正常時でも自走用のタイマまた
は外部割シ込みで第５図に示すプログラムの起動をかけ
ている。
ようにＣＰＵＩからのＣ１受信によシ起動がかかる。し
かしＣＰＵＩがダウンし、Ｃ１が込１ｄされない場合に
は、ＣＰＵ２のプログラムの起動がかからないことにな
る。このためＣＰＵ２は正常時でも自走用のタイマまた
は外部割シ込みで第５図に示すプログラムの起動をかけ
ている。
ここでこのプログラム起動周期は第３図のＣＰＵＩのプ
ログラムを起動するタイマの周期と等しくとられている
。
ログラムを起動するタイマの周期と等しくとられている
。
第５図においてＣＰＵ２のプログラムの起動がかかると
、演算−周期内に０１受信がめったかどうかを判断し、
受信していた場合は正常モードと判定し、ＣＰＵ２のタ
イマによるプログラムを終了し、第３図の様にＣＰＵＩ
からのＣＩ受信によるプログラム起動のモードとなる。
、演算−周期内に０１受信がめったかどうかを判断し、
受信していた場合は正常モードと判定し、ＣＰＵ２のタ
イマによるプログラムを終了し、第３図の様にＣＰＵＩ
からのＣＩ受信によるプログラム起動のモードとなる。
−周期内に０１受信がなかった場合はＣＰＵＩとＣＰＵ
２のタイマカタントの差を考え、一定時間、Ｃ１を待つ
。それでもＣ１を受信できない場合はＣＰＵＩがダウン
したと判定し、ＣＰＵ２の片系自走へと移行する。以下
、ＣＰＵ１がダウンしている間はこのタイマによシブロ
グラムの起動がかかるが、第５図のフローチャートに示
した様に、ＣＰＵ２の自走モードの場合も常にＣＰＵＩ
の復帰を監視しながら自走運転をしている。このように
片系自走モードの場合、バス６は相手系のダウンの発見
及び復帰の監視として使われている。
２のタイマカタントの差を考え、一定時間、Ｃ１を待つ
。それでもＣ１を受信できない場合はＣＰＵＩがダウン
したと判定し、ＣＰＵ２の片系自走へと移行する。以下
、ＣＰＵ１がダウンしている間はこのタイマによシブロ
グラムの起動がかかるが、第５図のフローチャートに示
した様に、ＣＰＵ２の自走モードの場合も常にＣＰＵＩ
の復帰を監視しながら自走運転をしている。このように
片系自走モードの場合、バス６は相手系のダウンの発見
及び復帰の監視として使われている。
次に１８６図、第７図で故障ＣＰＵの復旧モードについ
て説明する。自走しているＣ Ｐ Ｕは演算を実行して
いるため演算結果データ及びワークデータなどは復旧し
たＣｒＵのデータとは異なったものとなっており、これ
を用いて演算しｆＣ場合、二重糸からの出力は異なる結
果が得られ、ＤＯ不一致となる。このためそれまで自走
してい７’ｊＣＰＵのメモリデータを復旧したＣＰＵへ
伝送し、データの同一性を保つ（オートバランス機能）
必要がおる。第６図はＣＰＵＩがダウンから復旧した場
合の両系ＣＩ） Ｕの動作モードを、第７図はＣＰＵ２
がダウンから復旧した場合の両系ＣＰＵの動作モードを
示す。第６図においてＣＰＵＩは復旧すると、白糸ＣＰ
Ｕが復旧し友ことを知らせるためにコマンドＣ２を送
１呂する。ＣＰＵ２はＣ２を受信したこと（・こより自
系は自走していたのでオートバランスが必要なことを認
識し、レスポンス信号Ｒ２を送信する。ＣＰＵＩもＲ２
を受信したことによりオートバランスを開始シ、オート
バランスデータの格納先頭アドレスをＣＰＵ２に知らせ
るコマンドＣ３をバス６を介して杏び送信する。
て説明する。自走しているＣ Ｐ Ｕは演算を実行して
いるため演算結果データ及びワークデータなどは復旧し
たＣｒＵのデータとは異なったものとなっており、これ
を用いて演算しｆＣ場合、二重糸からの出力は異なる結
果が得られ、ＤＯ不一致となる。このためそれまで自走
してい７’ｊＣＰＵのメモリデータを復旧したＣＰＵへ
伝送し、データの同一性を保つ（オートバランス機能）
必要がおる。第６図はＣＰＵＩがダウンから復旧した場
合の両系ＣＩ） Ｕの動作モードを、第７図はＣＰＵ２
がダウンから復旧した場合の両系ＣＰＵの動作モードを
示す。第６図においてＣＰＵＩは復旧すると、白糸ＣＰ
Ｕが復旧し友ことを知らせるためにコマンドＣ２を送
１呂する。ＣＰＵ２はＣ２を受信したこと（・こより自
系は自走していたのでオートバランスが必要なことを認
識し、レスポンス信号Ｒ２を送信する。ＣＰＵＩもＲ２
を受信したことによりオートバランスを開始シ、オート
バランスデータの格納先頭アドレスをＣＰＵ２に知らせ
るコマンドＣ３をバス６を介して杏び送信する。
ＣＰＵ２はこのアドレスのデータをバス６ｔ−介して送
信し、ＣＰＵ１はこれを該当アドレスに格納し、オート
バランスの１ステツプを終了する。
信し、ＣＰＵ１はこれを該当アドレスに格納し、オート
バランスの１ステツプを終了する。
ＣＰＵＩはその後オートバランスデータアドレスを更新
し、オートバランス終了アドレスに到達したかどうかを
チェックする。終了アドレスになれば次の演算周期でオ
ートバランス終了コマンドＣ６を送信できるようにＣ６
を設定する。Ｃ６は次の演算周期の先頭で送信され、Ｃ
ＰＵ２にオートバランスが終了したことを知らせ、正常
モードでるる第３図の処理へ移行する。また、ＣＰＵ２
はＣ６を受信するまでオートバランスをくす返ス。
し、オートバランス終了アドレスに到達したかどうかを
チェックする。終了アドレスになれば次の演算周期でオ
ートバランス終了コマンドＣ６を送信できるようにＣ６
を設定する。Ｃ６は次の演算周期の先頭で送信され、Ｃ
ＰＵ２にオートバランスが終了したことを知らせ、正常
モードでるる第３図の処理へ移行する。また、ＣＰＵ２
はＣ６を受信するまでオートバランスをくす返ス。
第７図ではＣＰＵＩがＣ１ｔ−送信し、復旧したＣＰＵ
２はＣ１を受信すると、自系が復旧したことをＣＰＵＩ
に知らせるために０１に対し、レスポンス匿号Ｒ４を送
信する。これによりＣＰＵＩはＣＰＵ２が復旧したこと
を認識し、オートバランスを開始する。ＣＰＵＩはオー
トバランスデータ格納アドレスとともにデータをＣＰＵ
２ヘバス６を介して送偏し、ＣＰＵ２はそのアドレスに
受１ぎしたデータを格納した後レスポンス信号Ｒ５を送
１ｄする。ＣＰＵＩはＲ５を受（ｉまたことにより、オ
ートバランスの１ステツプが正常に終了したことを１誠
し、第６図と同様にオートバランス終了チェック処理を
行う。
２はＣ１を受信すると、自系が復旧したことをＣＰＵＩ
に知らせるために０１に対し、レスポンス匿号Ｒ４を送
信する。これによりＣＰＵＩはＣＰＵ２が復旧したこと
を認識し、オートバランスを開始する。ＣＰＵＩはオー
トバランスデータ格納アドレスとともにデータをＣＰＵ
２ヘバス６を介して送偏し、ＣＰＵ２はそのアドレスに
受１ぎしたデータを格納した後レスポンス信号Ｒ５を送
１ｄする。ＣＰＵＩはＲ５を受（ｉまたことにより、オ
ートバランスの１ステツプが正常に終了したことを１誠
し、第６図と同様にオートバランス終了チェック処理を
行う。
このオートバランスの期間は、お互いのバッファ、ワー
クデータの同一性を確保する九めに行うので演鋒処理は
中断しておき、また伝送エラーを厳しくチェックするた
めに、反転二連送チェック、定マークコードチェック、
ウオッチドグタイマ監視などを行い、誤９発生時には再
送処理などを行う。
クデータの同一性を確保する九めに行うので演鋒処理は
中断しておき、また伝送エラーを厳しくチェックするた
めに、反転二連送チェック、定マークコードチェック、
ウオッチドグタイマ監視などを行い、誤９発生時には再
送処理などを行う。
このようにして復旧したＣＰＵの動作を確認し、またデ
ータの同一性を保つために復旧時だけにデータの全転送
を行うオートバランス機能を備えたことにより両系のメ
モリ自答はすべて同一となり、演算結果も同一のものと
邊る。ま次その手段として正常時には同期用バスとして
使用しているバス６を用いることができ、ハード面の追
加は必要ない。ま九、正常時におけるＣＰＵはコマンド
送受信だけを行えばよく、本来の演算処理を行う時間が
増し、従来の方法のように共通のメモリへのデータ転送
や相手系へのデータ転送などは必要なく、ＣＰＵの負荷
は便米の方法よシ軽減される。なお、バス６は１本だけ
でデータ伝送を行う双方向性のバスのため、ＣＰＵ１か
らの情報とＣＰＵ２からの情報とがいかなる場合も衝突
しないように必ずＣＰＵＩからの伝送ヲ先に行い、ＣＰ
Ｕ２からの情報伝送にはその返信伝送を利用している。
ータの同一性を保つために復旧時だけにデータの全転送
を行うオートバランス機能を備えたことにより両系のメ
モリ自答はすべて同一となり、演算結果も同一のものと
邊る。ま次その手段として正常時には同期用バスとして
使用しているバス６を用いることができ、ハード面の追
加は必要ない。ま九、正常時におけるＣＰＵはコマンド
送受信だけを行えばよく、本来の演算処理を行う時間が
増し、従来の方法のように共通のメモリへのデータ転送
や相手系へのデータ転送などは必要なく、ＣＰＵの負荷
は便米の方法よシ軽減される。なお、バス６は１本だけ
でデータ伝送を行う双方向性のバスのため、ＣＰＵ１か
らの情報とＣＰＵ２からの情報とがいかなる場合も衝突
しないように必ずＣＰＵＩからの伝送ヲ先に行い、ＣＰ
Ｕ２からの情報伝送にはその返信伝送を利用している。
本実施例によれば、片系のみの電源瞬停や一動作による
片系ダウンにおいてＣＰＵ復旧後、自動的に正常なＣＰ
Ｕが相手系ＣＰＵの復旧を認識し、データ伝送を行い、
即座に同期運転が再開でき、そのためのハードの追加も
必ＪＲない６また正常時は本来の演算処理に係わる時間
が多く、バックアップのための特別なタスクを実行しな
くてもよく、システム全体の応答性は速くなる。
片系ダウンにおいてＣＰＵ復旧後、自動的に正常なＣＰ
Ｕが相手系ＣＰＵの復旧を認識し、データ伝送を行い、
即座に同期運転が再開でき、そのためのハードの追加も
必ＪＲない６また正常時は本来の演算処理に係わる時間
が多く、バックアップのための特別なタスクを実行しな
くてもよく、システム全体の応答性は速くなる。
なお、本例では二重系の例について説明したが、多重系
ＣＰＵに関しても応用できる。
ＣＰＵに関しても応用できる。
本発明によれば、多重系演算処理装置において一つめる
いは多数のＣＰＵの障害よシの復旧に関し、演算に必要
なメモリデータの全転送ｔ−実行することにより、即座
に復旧したＣＰＵをシステム同期の状態に戻すことが可
能となる。
いは多数のＣＰＵの障害よシの復旧に関し、演算に必要
なメモリデータの全転送ｔ−実行することにより、即座
に復旧したＣＰＵをシステム同期の状態に戻すことが可
能となる。
また、メモリ全転送に必要なハードウェアは情報交換手
段のみでよく、信頼性の低下をひきおこ烙ず、＾情幀性
のシステムを実現でさた。
段のみでよく、信頼性の低下をひきおこ烙ず、＾情幀性
のシステムを実現でさた。
また、正常二重系運転時には情報交換手段を介してコマ
ンド送受信を行うだけで演算処理に移行できるためＣＰ
Ｕの負荷は軽減された上に、このコマンド送受信により
、相手ＣＰＵの動作／ダウンが検出できるため、相手Ｃ
ＰＵのダウン及び復旧の監視が可能となる。
ンド送受信を行うだけで演算処理に移行できるためＣＰ
Ｕの負荷は軽減された上に、このコマンド送受信により
、相手ＣＰＵの動作／ダウンが検出できるため、相手Ｃ
ＰＵのダウン及び復旧の監視が可能となる。
本発明ではコマンド送受信によシ相十ＣＰＵの動作状！
！！４を監視しているが、同一ハードウェア構成でコマ
ンド種類、を使い分けることだけで、人力データ収り込
み時刻の同期化、出力データ出力時刻の同ル」化、演算
開始時刻の同期化などを行うことがｉｊＪロヒとなる。
！！４を監視しているが、同一ハードウェア構成でコマ
ンド種類、を使い分けることだけで、人力データ収り込
み時刻の同期化、出力データ出力時刻の同ル」化、演算
開始時刻の同期化などを行うことがｉｊＪロヒとなる。
また、転送メモリデータ領域内に例えば障害時のデータ
記憶エリアなどがある場合、正常系からのデータ転送に
より消去されてしまうため、転送メモリアドレスを指定
したり、データ記憶エリアの他メモリ領域への退避など
を行うことは可能である。
記憶エリアなどがある場合、正常系からのデータ転送に
より消去されてしまうため、転送メモリアドレスを指定
したり、データ記憶エリアの他メモリ領域への退避など
を行うことは可能である。
第１図は従来の多重系演算処理同期システム構成図であ
り、出力はデュアル、デユープレックス方式を用いてい
る。第２図は本発明による多重系演算処理同期システム
構成図でるる。第３図は正常時におけるＣＰＵの動作フ
ローチャート、第４図、第５図は片系自走におけるＣＰ
Ｕ動作フローチャート、第６図、第７図は片系復旧時に
おける両ＣＰＵの動作フローチャートでおる。 １・・・ＣＰＵＩ、２・・・ＣＰＵ２．３・・・不一致
検出回路、４・・・出力照合装置、５・・・切換ス・イ
ソチ、６・・・情報交換手段、Ｃ１・・・ＣＰＵＩ正常
コマンド、Ｒ１・・・ＣＰＵ２正常レスポンス、Ｃ２・
・・ＣＰＵＩ復旧コマンド、几２・・・ＣＰＵ２自走レ
スポンス、Ｃ３・・・オートバランス要求コマン）”、
Ｒ４・・・ＣＰＵ２復ＩＥ３レスポンス、Ｒ５・・・オ
ートノ（ランスデータ受溝正常レスボ／ス、Ｃ６・・・
オートバラン第１図 第２図 学 ３ 図 第４図 賞５図 慄６区 燦７図 第１頁の続き 会社日立製作所日立研究所内
り、出力はデュアル、デユープレックス方式を用いてい
る。第２図は本発明による多重系演算処理同期システム
構成図でるる。第３図は正常時におけるＣＰＵの動作フ
ローチャート、第４図、第５図は片系自走におけるＣＰ
Ｕ動作フローチャート、第６図、第７図は片系復旧時に
おける両ＣＰＵの動作フローチャートでおる。 １・・・ＣＰＵＩ、２・・・ＣＰＵ２．３・・・不一致
検出回路、４・・・出力照合装置、５・・・切換ス・イ
ソチ、６・・・情報交換手段、Ｃ１・・・ＣＰＵＩ正常
コマンド、Ｒ１・・・ＣＰＵ２正常レスポンス、Ｃ２・
・・ＣＰＵＩ復旧コマンド、几２・・・ＣＰＵ２自走レ
スポンス、Ｃ３・・・オートバランス要求コマン）”、
Ｒ４・・・ＣＰＵ２復ＩＥ３レスポンス、Ｒ５・・・オ
ートノ（ランスデータ受溝正常レスボ／ス、Ｃ６・・・
オートバラン第１図 第２図 学 ３ 図 第４図 賞５図 慄６区 燦７図 第１頁の続き 会社日立製作所日立研究所内
Claims (1)
- １、同一処理を実行する複数のｉｒ′ｉ３１機群よ構成
る多重系演算処理同期システムにおいて該計算機間に演
算開始を報知するタイミング情報の授受を行う情報交換
手段を設け、該計算機群の１つあるいは複数の系の計算
機が障害から復旧した際、該情報交換手段のタイミング
情報の有無により復旧を検出し、復旧した！１算機へ必
要データを送信することで複数＾１°算磯全並行稼動状
態にすることを特徴とする多重系演算処理同期システム
の復旧方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57005963A JPS58125103A (ja) | 1982-01-20 | 1982-01-20 | 多重系演算処理同期システムの復旧方法 |
| DE8282111353T DE3279941D1 (en) | 1981-12-09 | 1982-12-08 | Multi-computer system |
| EP82111353A EP0081238B1 (en) | 1981-12-09 | 1982-12-08 | Multi-computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57005963A JPS58125103A (ja) | 1982-01-20 | 1982-01-20 | 多重系演算処理同期システムの復旧方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58125103A true JPS58125103A (ja) | 1983-07-26 |
| JPH0157825B2 JPH0157825B2 (ja) | 1989-12-07 |
Family
ID=11625532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57005963A Granted JPS58125103A (ja) | 1981-12-09 | 1982-01-20 | 多重系演算処理同期システムの復旧方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58125103A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015194847A (ja) * | 2014-03-31 | 2015-11-05 | 日本電気株式会社 | フォールトトレラントサーバ、同期化方法、及びプログラム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5153310B2 (ja) * | 2007-12-10 | 2013-02-27 | 株式会社日立製作所 | フォールトトレラントコンピュータシステム、並びに再同期稼働化処理方法、及びプログラム |
-
1982
- 1982-01-20 JP JP57005963A patent/JPS58125103A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015194847A (ja) * | 2014-03-31 | 2015-11-05 | 日本電気株式会社 | フォールトトレラントサーバ、同期化方法、及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0157825B2 (ja) | 1989-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4941087A (en) | System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations | |
| JPH02287858A (ja) | 分散処理システムのリスタート方式 | |
| CN103262044A (zh) | 虚拟机失效转移管理的方法及其支持系统 | |
| US20220100607A1 (en) | Method and system for managing fault recovery in system-on-chips | |
| CN103678031A (zh) | 二乘二取二冗余系统及方法 | |
| JPH086910A (ja) | クラスタ型計算機システム | |
| JPS58125103A (ja) | 多重系演算処理同期システムの復旧方法 | |
| JPH09114507A (ja) | プログラマブルロジックコントローラの二重化装置 | |
| JP3471913B2 (ja) | コンピュータシステム | |
| JP2000207373A (ja) | プロセス入出力装置およびその制御方法 | |
| JPH0462081B2 (ja) | ||
| JP2004013723A (ja) | 共有メモリを使ったクラスタ構成を採用した情報処理システムの障害処理装置と方法 | |
| JPH04360242A (ja) | 二重化システムの系切替装置およびその方法 | |
| JPH0652130A (ja) | マルチプロセッサシステム | |
| JPH07182297A (ja) | サーバクライアント型ネットワークシステム | |
| JPS63279646A (ja) | 網管理装置の自動再開処理方式 | |
| KR100418472B1 (ko) | 교환 시스템의 멀티 씨 피 유 장애 복구장치 및 방법 | |
| JP3105025B2 (ja) | 二重化制御装置 | |
| JPH0250737A (ja) | 二重化システム | |
| JP3396946B2 (ja) | ２重化システムにおける切り替え装置 | |
| JP3093546B2 (ja) | システム運用情報を復旧できるシステム運用情報管理機構 | |
| JPS60247760A (ja) | デ−タ通信システム | |
| JPH06152570A (ja) | 二重化データ処理装置における系切替え処理方式 | |
| JP2645134B2 (ja) | 復旧信号リンクへのメッセージ送出制御方式 | |
| CN118331026A (zh) | 一种双机冗余通讯方法及系统 |