JPS58120308A - カレントミラ−回路 - Google Patents
カレントミラ−回路Info
- Publication number
- JPS58120308A JPS58120308A JP57003210A JP321082A JPS58120308A JP S58120308 A JPS58120308 A JP S58120308A JP 57003210 A JP57003210 A JP 57003210A JP 321082 A JP321082 A JP 321082A JP S58120308 A JPS58120308 A JP S58120308A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- current
- collector
- trq11
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
ζO発明は半導体集積回路に好適に好適するカレントミ
ラー回路の改良に関する。
ラー回路の改良に関する。
発明の技術的背景およびその問題点
従来、各種の半導体集積回路に使用されるカレントミラ
ー回路として181図(荀、(b)に示すように構成さ
れ九ものが知られてiる。
ー回路として181図(荀、(b)に示すように構成さ
れ九ものが知られてiる。
すなわち、(荀は定電流源11よシ定電流が供給される
IイオーP接続のトランジスタQ1および皺トランジス
タQsのペースと各ペースが共通Kli絖された複数の
トランジスタQs−Qs−−−Qwとを有してなる。そ
して、これ線量を基本的なカレントミラー回路として広
く用いられているが、トランジスタQs=Qs・−Qw
Oペース電流の影響をうけて誤差を生じ易iという欠点
を有して−た。
IイオーP接続のトランジスタQ1および皺トランジス
タQsのペースと各ペースが共通Kli絖された複数の
トランジスタQs−Qs−−−Qwとを有してなる。そ
して、これ線量を基本的なカレントミラー回路として広
く用いられているが、トランジスタQs=Qs・−Qw
Oペース電流の影響をうけて誤差を生じ易iという欠点
を有して−た。
を九、(b)は(a)の欠点を改良すべくトランジスタ
Qxを付加し九もので、トランジスタQ*eQs−−−
Q)lのペース電流の影響をトランジスタQxの電流増
幅率tβとしたときl/βに軽減することができる。
Qxを付加し九もので、トランジスタQ*eQs−−−
Q)lのペース電流の影響をトランジスタQxの電流増
幅率tβとしたときl/βに軽減することができる。
しかしながら、かかる(b)KよるカレントミラーE路
にあっては、トランジスタQxOペース電圧はペース・
工tyタ間電圧tVmmとし九とき2v□(中1.4
V )となシ、実際には定電流源■1の動作のためにさ
らに0.2重m度必費となる九めに1.6v以下では動
作し得ない如く、低電圧動作化が阻害されてしまうとい
う問題を有していた。
にあっては、トランジスタQxOペース電圧はペース・
工tyタ間電圧tVmmとし九とき2v□(中1.4
V )となシ、実際には定電流源■1の動作のためにさ
らに0.2重m度必費となる九めに1.6v以下では動
作し得ない如く、低電圧動作化が阻害されてしまうとい
う問題を有していた。
発明の目的
そこで、この発!1は以上のような点Kllみてなされ
良もので、ベース電流による一羞を少なくし得ると共に
、可及的な低電圧動作化が可能となるように改良した極
めて良好なカレント電2−回路を提供することを目的と
している。
良もので、ベース電流による一羞を少なくし得ると共に
、可及的な低電圧動作化が可能となるように改良した極
めて良好なカレント電2−回路を提供することを目的と
している。
発明の概要
すなわち、この発明によるカレン)電2−回路社、基準
となる定電流源に第1C))う/ジスタのコレクタをI
l*L、この第1のトランジスタのコレクタにw42の
トランジスタのペースを接続し、上記第1のトランジス
タのベースKll数O)ランジスタの各ペースを共通に
結合し、上記第1のトランジスタのペースに電流供給手
段を接続し、上記第2のトランジスタのエミッタと基準
電位点との間にインピーダンス素子を接続し、上記第2
のトランジスタの工ξ、夕と第1のトランジスタのペー
ス間にレベルシフト用素子を!#!Iしてなシ、前記第
1のトランジスタOペースに各ペースが結合された複数
のトランジスタから定電流出力會得るようにし良ことを
特徴とするカレントミラー回路Z゛あも。
となる定電流源に第1C))う/ジスタのコレクタをI
l*L、この第1のトランジスタのコレクタにw42の
トランジスタのペースを接続し、上記第1のトランジス
タのベースKll数O)ランジスタの各ペースを共通に
結合し、上記第1のトランジスタのペースに電流供給手
段を接続し、上記第2のトランジスタのエミッタと基準
電位点との間にインピーダンス素子を接続し、上記第2
のトランジスタの工ξ、夕と第1のトランジスタのペー
ス間にレベルシフト用素子を!#!Iしてなシ、前記第
1のトランジスタOペースに各ペースが結合された複数
のトランジスタから定電流出力會得るようにし良ことを
特徴とするカレントミラー回路Z゛あも。
発明の実施例
以下図面を参照してこの発明の一実施例につき詳細に説
明する。
明する。
すなわち、第2図に示すようにトランジスタQ11はそ
のコレクタが定電流源1重を介して電wv、etc接続
され、且つ七の工ζツタが抵抗Rs> 1−介して接地
されている。そして、このトランジスタQ■のペースに
各ペースが共通に結合された複数のトランジスタQu
e Qts −Q買は、それらの各工f、夕が複数の抵
抗R1*。
のコレクタが定電流源1重を介して電wv、etc接続
され、且つ七の工ζツタが抵抗Rs> 1−介して接地
されている。そして、このトランジスタQ■のペースに
各ペースが共通に結合された複数のトランジスタQu
e Qts −Q買は、それらの各工f、夕が複数の抵
抗R1*。
Rlm ”・RWIt対応的に介して接地されている。
tた、上記トランジスタQttO=yレクタにペースが
接続されたトランジスタQ!は、そのコレクタが電源v
e、tr**的に接続され、且つそのエミッタが彼達す
るレベルシフト用素子となるトランジスタQY4D工電
、りKm綬されると共に、抵抗R1を介して接地されて
いる。
接続されたトランジスタQ!は、そのコレクタが電源v
e、tr**的に接続され、且つそのエミッタが彼達す
るレベルシフト用素子となるトランジスタQY4D工電
、りKm綬されると共に、抵抗R1を介して接地されて
いる。
さらに、上記トランジスタQll OペースKaレベル
シフト用素子となるダイオード接続されたトランジスタ
q10ベースに結合されている。
シフト用素子となるダイオード接続されたトランジスタ
q10ベースに結合されている。
この場合、トランジスタQ1のコレクー、(ペース)は
定電流源■黛を介して電源V。K接W!されている。
定電流源■黛を介して電源V。K接W!されている。
而して、以上の構成においてトランジスタQtt+Ql
lのxi、夕面積が勢しくなされているとするとき、抵
抗Rxの値はトランジスタQ、に常時IX壜る電流(つ
壕p IX>o)が流れるように設定される。つまり、
トランジスタQst〜Q、のベース電#IO倉針をI膿
とすると なる関係1有している(但しV、は熱電圧)。
lのxi、夕面積が勢しくなされているとするとき、抵
抗Rxの値はトランジスタQ、に常時IX壜る電流(つ
壕p IX>o)が流れるように設定される。つまり、
トランジスタQst〜Q、のベース電#IO倉針をI膿
とすると なる関係1有している(但しV、は熱電圧)。
この場合、定電流源I、の値はトランジスタQ11〜Q
wKペース電流を供給するのであるから、上記I塾の値
よシも条目に設定してやる必要がある。
wKペース電流を供給するのであるから、上記I塾の値
よシも条目に設定してやる必要がある。
そして、トランジスタQXは基準となる定電流源Itに
よる電流11とトランジスタQtt C)コレタタミ流
Ie[@1t )とt比較して両者が等しくなるように
レベルシフ)用素子として働くトランジスタQYを介し
てトランジスタQllのベース負帰還をかけるように作
用しているものである。
よる電流11とトランジスタQtt C)コレタタミ流
Ie[@1t )とt比較して両者が等しくなるように
レベルシフ)用素子として働くトランジスタQYを介し
てトランジスタQllのベース負帰還をかけるように作
用しているものである。
つまシ’ ■e[Qtt) <!1の場合にはその差分
がQxのペースに流れるため、抵抗Rxでの電位降下が
増してQ、の電流が減少する結果、QB (およびその
他93〜輸)のペース電流IC[11tt)が増加し’
”e[Qts ) ” 11となりた状態で安定す
ることになる。
がQxのペースに流れるため、抵抗Rxでの電位降下が
増してQ、の電流が減少する結果、QB (およびその
他93〜輸)のペース電流IC[11tt)が増加し’
”e[Qts ) ” 11となりた状態で安定す
ることになる。
こむで、lx〉0と設定されているために、)ランジス
タQxtl宵ットオフ状態となることなく、常時微小電
流が流れる如くした能動状111に保持されている。
タQxtl宵ットオフ状態となることなく、常時微小電
流が流れる如くした能動状111に保持されている。
このようにして、常時Ic[’u)−11となるもので
、このむとは取〕も直さずトランジスタQll Oペー
スに各ペースが共通に結合された複数のトランジスタQ
ss e Qll・・・Q、0ペース電流の影I#を受
けないようにし得ることを意味している。(なお、トラ
ンジスタQxOペース電11Iに対してはその影譬を受
けることになるが、実際上とれは無視し得る・) つ壕シ、IC(Qst)冒■1であるから、トランジス
タQst O電流によりて決定される複数Oトランジス
タQss e Qlm ・・・QヨO電流出力は、定電
流源!lの値によってのみ決定されるように′a〕、そ
れらのペース電流による誤差分tも良せないようにする
ことができることになる。
、このむとは取〕も直さずトランジスタQll Oペー
スに各ペースが共通に結合された複数のトランジスタQ
ss e Qll・・・Q、0ペース電流の影I#を受
けないようにし得ることを意味している。(なお、トラ
ンジスタQxOペース電11Iに対してはその影譬を受
けることになるが、実際上とれは無視し得る・) つ壕シ、IC(Qst)冒■1であるから、トランジス
タQst O電流によりて決定される複数Oトランジス
タQss e Qlm ・・・QヨO電流出力は、定電
流源!lの値によってのみ決定されるように′a〕、そ
れらのペース電流による誤差分tも良せないようにする
ことができることになる。
そして、以上のようなカレント建う−回路は電源v@、
と接地GND関にトランジスタOペース・Iミ、り接合
部つtシダイオード部が直列に2個息1重なる部分がな
いため、駆動電圧が”11111中0.7vでよく、実
際に定電流源Itの動作に必蚤な電圧(キo、zv)を
考鳳したとしても0.9V@度でよいから、可及的に低
電圧動作化を図ることが可能となる。
と接地GND関にトランジスタOペース・Iミ、り接合
部つtシダイオード部が直列に2個息1重なる部分がな
いため、駆動電圧が”11111中0.7vでよく、実
際に定電流源Itの動作に必蚤な電圧(キo、zv)を
考鳳したとしても0.9V@度でよいから、可及的に低
電圧動作化を図ることが可能となる。
さらに、Qx−4QY→Qttなる負帰還ルーグ内にラ
テラルPNP )ランジスタをもたないために、それの
位相遅れによる発振のおそれがないものである。
テラルPNP )ランジスタをもたないために、それの
位相遅れによる発振のおそれがないものである。
なお、この発明は上記し且つ図示し九実施例のみに限定
されることなく、この発明の資旨を逸脱しない範囲で種
々の変形や適用が可能であることは言う迄もない。
されることなく、この発明の資旨を逸脱しない範囲で種
々の変形や適用が可能であることは言う迄もない。
例えば、第2図において各部に動作に支障管与えない範
囲で抵抗郷を挿入するようにしてもよい。
囲で抵抗郷を挿入するようにしてもよい。
マタ、第3図(1) 、 (b) 、 (c) K示す
ように第2図の各トランジスタの極性t−NPN :
PNPとする如く相互転換するようにしてもよ< (a
) 、定電流源I、に代えて足電圧源E、を用いるよう
にしてもよ((b)、レベルシフト用素子としてトラン
ジスタQYK代えて単に抵抗R,t−用いるようにして
もよい。
ように第2図の各トランジスタの極性t−NPN :
PNPとする如く相互転換するようにしてもよ< (a
) 、定電流源I、に代えて足電圧源E、を用いるよう
にしてもよ((b)、レベルシフト用素子としてトラン
ジスタQYK代えて単に抵抗R,t−用いるようにして
もよい。
発明の効果
従って、以上詳述したようにこの発明によれに1ベース
電tItKよる誤差1少なくし得ると共に、可及的な低
電圧動作化が可能となるように改良し九極めて嵐好なカ
レントミツ−回路を提供することができる。
電tItKよる誤差1少なくし得ると共に、可及的な低
電圧動作化が可能となるように改良し九極めて嵐好なカ
レントミツ−回路を提供することができる。
第1図(a) 、 (b)は従来のカレント考ツー1路
を示す構IIt図、第2図はこの発明に係るカレントミ
ラー回路の一実施例を示す構成図、R43図(a)。 (b) 、 (@) t!同じく他の異なる実施例を示
す構成図である。 Qst e Qts + Qts ”Qye(111Q
y ”’ )う′ジスタ、R11* R11s R11
””RN e R1”’ 抵抗、11、I、・・・定
電流源・
を示す構IIt図、第2図はこの発明に係るカレントミ
ラー回路の一実施例を示す構成図、R43図(a)。 (b) 、 (@) t!同じく他の異なる実施例を示
す構成図である。 Qst e Qts + Qts ”Qye(111Q
y ”’ )う′ジスタ、R11* R11s R11
””RN e R1”’ 抵抗、11、I、・・・定
電流源・
Claims (1)
- 基準となる定電流源にコレクタが接続された第10)ラ
ンジスタと、この第1のトランジスタのコレクタにペー
スが接続された第2のトランジスタと、前記第1のトラ
ンジスタのペースに各ペースが共通に結合された複数の
トランジスタと、前記第IC))ランゾスタのペースに
電#lを供給する手段と、前記第2のトランジスタOX
ンツタと基準電位点と01!IK線綬されるインヒーI
Fンス素子と、前記第2のトランジスタのエミッタと第
1のトランジスタのペースとの関に級綬されるレベルシ
フト用素子とを具倫し、前記第1のトランジスタのペー
スニ各ペースが共通に結合された複数のトランジスタか
ら定電流出力を得る構成としたこと1−特徴とするカレ
ントミラー回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57003210A JPS58120308A (ja) | 1982-01-12 | 1982-01-12 | カレントミラ−回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57003210A JPS58120308A (ja) | 1982-01-12 | 1982-01-12 | カレントミラ−回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58120308A true JPS58120308A (ja) | 1983-07-18 |
Family
ID=11551076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57003210A Pending JPS58120308A (ja) | 1982-01-12 | 1982-01-12 | カレントミラ−回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58120308A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60206377A (ja) * | 1984-03-30 | 1985-10-17 | Sony Corp | 固体撮像装置及び固体撮像装置の生産方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56132005A (en) * | 1980-02-25 | 1981-10-16 | Motorola Inc | Low voltage current mirror circuit |
-
1982
- 1982-01-12 JP JP57003210A patent/JPS58120308A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56132005A (en) * | 1980-02-25 | 1981-10-16 | Motorola Inc | Low voltage current mirror circuit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60206377A (ja) * | 1984-03-30 | 1985-10-17 | Sony Corp | 固体撮像装置及び固体撮像装置の生産方法 |
JPH0574269B2 (ja) * | 1984-03-30 | 1993-10-18 | Sony Corp |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5995621A (ja) | 基準電圧回路 | |
JPS6210047B2 (ja) | ||
US3946325A (en) | Transistor amplifier | |
JPH0473806B2 (ja) | ||
JPH07146725A (ja) | 低電圧基準電流発生回路 | |
JP2001154748A (ja) | 定電流回路 | |
JPS58120308A (ja) | カレントミラ−回路 | |
JPS6347281B2 (ja) | ||
US3876955A (en) | Biasing circuit for differential amplifier | |
JPH0321927B2 (ja) | ||
JPH0821832B2 (ja) | ジャイレータ回路を用いたリアクタンス回路 | |
JPH0328581Y2 (ja) | ||
JPH0434567Y2 (ja) | ||
JP3018486B2 (ja) | バイアス回路 | |
US3568092A (en) | Oscillator driver | |
JPH029729B2 (ja) | ||
JPS5911924B2 (ja) | 並列制御型電圧安定化回路 | |
JPS58141012A (ja) | バイアス回路 | |
JPS60124107A (ja) | 増幅回路 | |
JPH01177206A (ja) | カレントミラー回路 | |
JPH01236804A (ja) | 増幅器 | |
JPS58205313A (ja) | 電流ミラ−回路 | |
JPH04170809A (ja) | カレントミラー回路 | |
JPS60235514A (ja) | カレントミラ−回路 | |
JPH05150850A (ja) | 電流源回路 |