JPS58120308A - カレントミラ−回路 - Google Patents
カレントミラ−回路Info
- Publication number
- JPS58120308A JPS58120308A JP57003210A JP321082A JPS58120308A JP S58120308 A JPS58120308 A JP S58120308A JP 57003210 A JP57003210 A JP 57003210A JP 321082 A JP321082 A JP 321082A JP S58120308 A JPS58120308 A JP S58120308A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- current
- collector
- trq11
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
ζＯ発明は半導体集積回路に好適に好適するカレントミ
ラー回路の改良に関する。
ラー回路の改良に関する。
発明の技術的背景およびその問題点
従来、各種の半導体集積回路に使用されるカレントミラ
ー回路として１８１図（荀、（ｂ）に示すように構成さ
れ九ものが知られてｉる。
ー回路として１８１図（荀、（ｂ）に示すように構成さ
れ九ものが知られてｉる。
すなわち、（荀は定電流源１１よシ定電流が供給される
ＩイオーＰ接続のトランジスタＱ１および皺トランジス
タＱｓのペースと各ペースが共通Ｋｌｉ絖された複数の
トランジスタＱｓ−Ｑｓ−−−Ｑｗとを有してなる。そ
して、これ線量を基本的なカレントミラー回路として広
く用いられているが、トランジスタＱｓ＝Ｑｓ・−Ｑｗ
Ｏペース電流の影響をうけて誤差を生じ易ｉという欠点
を有して−た。
ＩイオーＰ接続のトランジスタＱ１および皺トランジス
タＱｓのペースと各ペースが共通Ｋｌｉ絖された複数の
トランジスタＱｓ−Ｑｓ−−−Ｑｗとを有してなる。そ
して、これ線量を基本的なカレントミラー回路として広
く用いられているが、トランジスタＱｓ＝Ｑｓ・−Ｑｗ
Ｏペース電流の影響をうけて誤差を生じ易ｉという欠点
を有して−た。
を九、（ｂ）は（ａ）の欠点を改良すべくトランジスタ
Ｑｘを付加し九もので、トランジスタＱ＊ｅＱｓ−−−
Ｑ）ｌのペース電流の影響をトランジスタＱｘの電流増
幅率ｔβとしたときｌ／βに軽減することができる。
Ｑｘを付加し九もので、トランジスタＱ＊ｅＱｓ−−−
Ｑ）ｌのペース電流の影響をトランジスタＱｘの電流増
幅率ｔβとしたときｌ／βに軽減することができる。
しかしながら、かかる（ｂ）ＫよるカレントミラーＥ路
にあっては、トランジスタＱｘＯペース電圧はペース・
工ｔｙタ間電圧ｔＶｍｍとし九とき２ｖ□（中１．４
Ｖ ）となシ、実際には定電流源■１の動作のためにさ
らに０．２重ｍ度必費となる九めに１．６ｖ以下では動
作し得ない如く、低電圧動作化が阻害されてしまうとい
う問題を有していた。
にあっては、トランジスタＱｘＯペース電圧はペース・
工ｔｙタ間電圧ｔＶｍｍとし九とき２ｖ□（中１．４
Ｖ ）となシ、実際には定電流源■１の動作のためにさ
らに０．２重ｍ度必費となる九めに１．６ｖ以下では動
作し得ない如く、低電圧動作化が阻害されてしまうとい
う問題を有していた。
発明の目的
そこで、この発！１は以上のような点Ｋｌｌみてなされ
良もので、ベース電流による一羞を少なくし得ると共に
、可及的な低電圧動作化が可能となるように改良した極
めて良好なカレント電２−回路を提供することを目的と
している。
良もので、ベース電流による一羞を少なくし得ると共に
、可及的な低電圧動作化が可能となるように改良した極
めて良好なカレント電２−回路を提供することを目的と
している。
発明の概要
すなわち、この発明によるカレン）電２−回路社、基準
となる定電流源に第１Ｃ））う／ジスタのコレクタをＩ
ｌ＊Ｌ、この第１のトランジスタのコレクタにｗ４２の
トランジスタのペースを接続し、上記第１のトランジス
タのベースＫｌｌ数Ｏ）ランジスタの各ペースを共通に
結合し、上記第１のトランジスタのペースに電流供給手
段を接続し、上記第２のトランジスタのエミッタと基準
電位点との間にインピーダンス素子を接続し、上記第２
のトランジスタの工ξ、夕と第１のトランジスタのペー
ス間にレベルシフト用素子を！＃！Ｉしてなシ、前記第
１のトランジスタＯペースに各ペースが結合された複数
のトランジスタから定電流出力會得るようにし良ことを
特徴とするカレントミラー回路Ｚ゛あも。
となる定電流源に第１Ｃ））う／ジスタのコレクタをＩ
ｌ＊Ｌ、この第１のトランジスタのコレクタにｗ４２の
トランジスタのペースを接続し、上記第１のトランジス
タのベースＫｌｌ数Ｏ）ランジスタの各ペースを共通に
結合し、上記第１のトランジスタのペースに電流供給手
段を接続し、上記第２のトランジスタのエミッタと基準
電位点との間にインピーダンス素子を接続し、上記第２
のトランジスタの工ξ、夕と第１のトランジスタのペー
ス間にレベルシフト用素子を！＃！Ｉしてなシ、前記第
１のトランジスタＯペースに各ペースが結合された複数
のトランジスタから定電流出力會得るようにし良ことを
特徴とするカレントミラー回路Ｚ゛あも。
発明の実施例
以下図面を参照してこの発明の一実施例につき詳細に説
明する。
明する。
すなわち、第２図に示すようにトランジスタＱ１１はそ
のコレクタが定電流源１重を介して電ｗｖ、ｅｔｃ接続
され、且つ七の工ζツタが抵抗Ｒｓ＞ １−介して接地
されている。そして、このトランジスタＱ■のペースに
各ペースが共通に結合された複数のトランジスタＱｕ
ｅ Ｑｔｓ −Ｑ買は、それらの各工ｆ、夕が複数の抵
抗Ｒ１＊。
のコレクタが定電流源１重を介して電ｗｖ、ｅｔｃ接続
され、且つ七の工ζツタが抵抗Ｒｓ＞ １−介して接地
されている。そして、このトランジスタＱ■のペースに
各ペースが共通に結合された複数のトランジスタＱｕ
ｅ Ｑｔｓ −Ｑ買は、それらの各工ｆ、夕が複数の抵
抗Ｒ１＊。
Ｒｌｍ ”・ＲＷＩｔ対応的に介して接地されている。
ｔた、上記トランジスタＱｔｔＯ＝ｙレクタにペースが
接続されたトランジスタＱ！は、そのコレクタが電源ｖ
ｅ、ｔｒ＊＊的に接続され、且つそのエミッタが彼達す
るレベルシフト用素子となるトランジスタＱＹ４Ｄ工電
、りＫｍ綬されると共に、抵抗Ｒ１を介して接地されて
いる。
接続されたトランジスタＱ！は、そのコレクタが電源ｖ
ｅ、ｔｒ＊＊的に接続され、且つそのエミッタが彼達す
るレベルシフト用素子となるトランジスタＱＹ４Ｄ工電
、りＫｍ綬されると共に、抵抗Ｒ１を介して接地されて
いる。
さらに、上記トランジスタＱｌｌ ＯペースＫａレベル
シフト用素子となるダイオード接続されたトランジスタ
ｑ１０ベースに結合されている。
シフト用素子となるダイオード接続されたトランジスタ
ｑ１０ベースに結合されている。
この場合、トランジスタＱ１のコレクー、（ペース）は
定電流源■黛を介して電源Ｖ。Ｋ接Ｗ！されている。
定電流源■黛を介して電源Ｖ。Ｋ接Ｗ！されている。
而して、以上の構成においてトランジスタＱｔｔ＋Ｑｌ
ｌのｘｉ、夕面積が勢しくなされているとするとき、抵
抗Ｒｘの値はトランジスタＱ、に常時ＩＸ壜る電流（つ
壕ｐ ＩＸ＞ｏ）が流れるように設定される。つまり、
トランジスタＱｓｔ〜Ｑ、のベース電＃ＩＯ倉針をＩ膿
とすると なる関係１有している（但しＶ、は熱電圧）。
ｌのｘｉ、夕面積が勢しくなされているとするとき、抵
抗Ｒｘの値はトランジスタＱ、に常時ＩＸ壜る電流（つ
壕ｐ ＩＸ＞ｏ）が流れるように設定される。つまり、
トランジスタＱｓｔ〜Ｑ、のベース電＃ＩＯ倉針をＩ膿
とすると なる関係１有している（但しＶ、は熱電圧）。
この場合、定電流源Ｉ、の値はトランジスタＱ１１〜Ｑ
ｗＫペース電流を供給するのであるから、上記Ｉ塾の値
よシも条目に設定してやる必要がある。
ｗＫペース電流を供給するのであるから、上記Ｉ塾の値
よシも条目に設定してやる必要がある。
そして、トランジスタＱＸは基準となる定電流源Ｉｔに
よる電流１１とトランジスタＱｔｔ Ｃ）コレタタミ流
Ｉｅ［＠１ｔ ）とｔ比較して両者が等しくなるように
レベルシフ）用素子として働くトランジスタＱＹを介し
てトランジスタＱｌｌのベース負帰還をかけるように作
用しているものである。
よる電流１１とトランジスタＱｔｔ Ｃ）コレタタミ流
Ｉｅ［＠１ｔ ）とｔ比較して両者が等しくなるように
レベルシフ）用素子として働くトランジスタＱＹを介し
てトランジスタＱｌｌのベース負帰還をかけるように作
用しているものである。
つまシ’ ■ｅ［Ｑｔｔ） ＜！１の場合にはその差分
がＱｘのペースに流れるため、抵抗Ｒｘでの電位降下が
増してＱ、の電流が減少する結果、ＱＢ （およびその
他９３〜輸）のペース電流ＩＣ［１１ｔｔ）が増加し’
”ｅ［Ｑｔｓ ） ” １１となりた状態で安定す
ることになる。
がＱｘのペースに流れるため、抵抗Ｒｘでの電位降下が
増してＱ、の電流が減少する結果、ＱＢ （およびその
他９３〜輸）のペース電流ＩＣ［１１ｔｔ）が増加し’
”ｅ［Ｑｔｓ ） ” １１となりた状態で安定す
ることになる。
こむで、ｌｘ〉０と設定されているために、）ランジス
タＱｘｔｌ宵ットオフ状態となることなく、常時微小電
流が流れる如くした能動状１１１に保持されている。
タＱｘｔｌ宵ットオフ状態となることなく、常時微小電
流が流れる如くした能動状１１１に保持されている。
このようにして、常時Ｉｃ［’ｕ）−１１となるもので
、このむとは取〕も直さずトランジスタＱｌｌ Ｏペー
スに各ペースが共通に結合された複数のトランジスタＱ
ｓｓ ｅ Ｑｌｌ・・・Ｑ、０ペース電流の影Ｉ＃を受
けないようにし得ることを意味している。（なお、トラ
ンジスタＱｘＯペース電１１Ｉに対してはその影譬を受
けることになるが、実際上とれは無視し得る・） つ壕シ、ＩＣ（Ｑｓｔ）冒■１であるから、トランジス
タＱｓｔ Ｏ電流によりて決定される複数Ｏトランジス
タＱｓｓ ｅ Ｑｌｍ ・・・ＱヨＯ電流出力は、定電
流源！ｌの値によってのみ決定されるように′ａ〕、そ
れらのペース電流による誤差分ｔも良せないようにする
ことができることになる。
、このむとは取〕も直さずトランジスタＱｌｌ Ｏペー
スに各ペースが共通に結合された複数のトランジスタＱ
ｓｓ ｅ Ｑｌｌ・・・Ｑ、０ペース電流の影Ｉ＃を受
けないようにし得ることを意味している。（なお、トラ
ンジスタＱｘＯペース電１１Ｉに対してはその影譬を受
けることになるが、実際上とれは無視し得る・） つ壕シ、ＩＣ（Ｑｓｔ）冒■１であるから、トランジス
タＱｓｔ Ｏ電流によりて決定される複数Ｏトランジス
タＱｓｓ ｅ Ｑｌｍ ・・・ＱヨＯ電流出力は、定電
流源！ｌの値によってのみ決定されるように′ａ〕、そ
れらのペース電流による誤差分ｔも良せないようにする
ことができることになる。
そして、以上のようなカレント建う−回路は電源ｖ＠、
と接地ＧＮＤ関にトランジスタＯペース・Ｉミ、り接合
部つｔシダイオード部が直列に２個息１重なる部分がな
いため、駆動電圧が”１１１１１中０．７ｖでよく、実
際に定電流源Ｉｔの動作に必蚤な電圧（キｏ、ｚｖ）を
考鳳したとしても０．９Ｖ＠度でよいから、可及的に低
電圧動作化を図ることが可能となる。
と接地ＧＮＤ関にトランジスタＯペース・Ｉミ、り接合
部つｔシダイオード部が直列に２個息１重なる部分がな
いため、駆動電圧が”１１１１１中０．７ｖでよく、実
際に定電流源Ｉｔの動作に必蚤な電圧（キｏ、ｚｖ）を
考鳳したとしても０．９Ｖ＠度でよいから、可及的に低
電圧動作化を図ることが可能となる。
さらに、Ｑｘ−４ＱＹ→Ｑｔｔなる負帰還ルーグ内にラ
テラルＰＮＰ ）ランジスタをもたないために、それの
位相遅れによる発振のおそれがないものである。
テラルＰＮＰ ）ランジスタをもたないために、それの
位相遅れによる発振のおそれがないものである。
なお、この発明は上記し且つ図示し九実施例のみに限定
されることなく、この発明の資旨を逸脱しない範囲で種
々の変形や適用が可能であることは言う迄もない。
されることなく、この発明の資旨を逸脱しない範囲で種
々の変形や適用が可能であることは言う迄もない。
例えば、第２図において各部に動作に支障管与えない範
囲で抵抗郷を挿入するようにしてもよい。
囲で抵抗郷を挿入するようにしてもよい。
マタ、第３図（１） 、 （ｂ） 、 （ｃ） Ｋ示す
ように第２図の各トランジスタの極性ｔ−ＮＰＮ ：
ＰＮＰとする如く相互転換するようにしてもよ＜ （ａ
） 、定電流源Ｉ、に代えて足電圧源Ｅ、を用いるよう
にしてもよ（（ｂ）、レベルシフト用素子としてトラン
ジスタＱＹＫ代えて単に抵抗Ｒ，ｔ−用いるようにして
もよい。
ように第２図の各トランジスタの極性ｔ−ＮＰＮ ：
ＰＮＰとする如く相互転換するようにしてもよ＜ （ａ
） 、定電流源Ｉ、に代えて足電圧源Ｅ、を用いるよう
にしてもよ（（ｂ）、レベルシフト用素子としてトラン
ジスタＱＹＫ代えて単に抵抗Ｒ，ｔ−用いるようにして
もよい。
発明の効果
従って、以上詳述したようにこの発明によれに１ベース
電ｔＩｔＫよる誤差１少なくし得ると共に、可及的な低
電圧動作化が可能となるように改良し九極めて嵐好なカ
レントミツ−回路を提供することができる。
電ｔＩｔＫよる誤差１少なくし得ると共に、可及的な低
電圧動作化が可能となるように改良し九極めて嵐好なカ
レントミツ−回路を提供することができる。
第１図（ａ） 、 （ｂ）は従来のカレント考ツー１路
を示す構ＩＩｔ図、第２図はこの発明に係るカレントミ
ラー回路の一実施例を示す構成図、Ｒ４３図（ａ）。 （ｂ） 、 （＠） ｔ！同じく他の異なる実施例を示
す構成図である。 Ｑｓｔ ｅ Ｑｔｓ ＋ Ｑｔｓ ”Ｑｙｅ（１１１Ｑ
ｙ ”’ ）う′ジスタ、Ｒ１１＊ Ｒ１１ｓ Ｒ１１
””ＲＮ ｅ Ｒ１”’ 抵抗、１１、Ｉ、・・・定
電流源・
を示す構ＩＩｔ図、第２図はこの発明に係るカレントミ
ラー回路の一実施例を示す構成図、Ｒ４３図（ａ）。 （ｂ） 、 （＠） ｔ！同じく他の異なる実施例を示
す構成図である。 Ｑｓｔ ｅ Ｑｔｓ ＋ Ｑｔｓ ”Ｑｙｅ（１１１Ｑ
ｙ ”’ ）う′ジスタ、Ｒ１１＊ Ｒ１１ｓ Ｒ１１
””ＲＮ ｅ Ｒ１”’ 抵抗、１１、Ｉ、・・・定
電流源・
Claims (1)
- 基準となる定電流源にコレクタが接続された第１０）ラ
ンジスタと、この第１のトランジスタのコレクタにペー
スが接続された第２のトランジスタと、前記第１のトラ
ンジスタのペースに各ペースが共通に結合された複数の
トランジスタと、前記第ＩＣ））ランゾスタのペースに
電＃ｌを供給する手段と、前記第２のトランジスタＯＸ
ンツタと基準電位点と０１！ＩＫ線綬されるインヒーＩ
Ｆンス素子と、前記第２のトランジスタのエミッタと第
１のトランジスタのペースとの関に級綬されるレベルシ
フト用素子とを具倫し、前記第１のトランジスタのペー
スニ各ペースが共通に結合された複数のトランジスタか
ら定電流出力を得る構成としたこと１−特徴とするカレ
ントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57003210A JPS58120308A (ja) | 1982-01-12 | 1982-01-12 | カレントミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57003210A JPS58120308A (ja) | 1982-01-12 | 1982-01-12 | カレントミラ−回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58120308A true JPS58120308A (ja) | 1983-07-18 |
Family
ID=11551076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57003210A Pending JPS58120308A (ja) | 1982-01-12 | 1982-01-12 | カレントミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58120308A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60206377A (ja) * | 1984-03-30 | 1985-10-17 | Sony Corp | 固体撮像装置及び固体撮像装置の生産方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56132005A (en) * | 1980-02-25 | 1981-10-16 | Motorola Inc | Low voltage current mirror circuit |
-
1982
- 1982-01-12 JP JP57003210A patent/JPS58120308A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56132005A (en) * | 1980-02-25 | 1981-10-16 | Motorola Inc | Low voltage current mirror circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60206377A (ja) * | 1984-03-30 | 1985-10-17 | Sony Corp | 固体撮像装置及び固体撮像装置の生産方法 |
| JPH0574269B2 (ja) * | 1984-03-30 | 1993-10-18 | Sony Corp |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5995621A (ja) | 基準電圧回路 | |
| JPS6210047B2 (ja) | ||
| US3946325A (en) | Transistor amplifier | |
| JPH0473806B2 (ja) | ||
| JPH07146725A (ja) | 低電圧基準電流発生回路 | |
| JP2001154748A (ja) | 定電流回路 | |
| JPS58120308A (ja) | カレントミラ−回路 | |
| JPS6347281B2 (ja) | ||
| US3876955A (en) | Biasing circuit for differential amplifier | |
| JPH0821832B2 (ja) | ジャイレータ回路を用いたリアクタンス回路 | |
| JPH0328581Y2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JPS6221310A (ja) | 電流定倍回路 | |
| JPS6131644B2 (ja) | ||
| JP3018486B2 (ja) | バイアス回路 | |
| US3568092A (en) | Oscillator driver | |
| JPH029729B2 (ja) | ||
| JPS5911924B2 (ja) | 並列制御型電圧安定化回路 | |
| JPS58141012A (ja) | バイアス回路 | |
| JPS5835612A (ja) | 安定化電源回路 | |
| JPH051647B2 (ja) | ||
| JPS60124107A (ja) | 増幅回路 | |
| JPH01177206A (ja) | カレントミラー回路 | |
| JPH01236804A (ja) | 増幅器 | |
| JPH04170809A (ja) | カレントミラー回路 |