JPS58119731A

JPS58119731A - 突入電流制限回路

Info

Publication number: JPS58119731A
Application number: JP57000967A
Authority: JP
Inventors: 弘和遠矢
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1982-01-08
Filing date: 1982-01-08
Publication date: 1983-07-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、電？１１回路＃ｃ４１するもので、特にＡＣ
整流平滑回路の突入電流制限回路に関する。

ＡＣ整流平滑回路は、整流スタックと、平滑コンデンサ
と、突入電流制限用抵抗器とを備えて構成される。従来
、仁の種の電源回路に使用される突入電流制＠回路は、
突入電流制限用抵抗器をシ曹−トするために電磁接触器
中リレーを使用してシシ、外部からの制御が、必要であ
るとともに、機械接点を使用するため、信頼性に問題が
あつ九。

本発明は、斯かる問題点を解決すべくなされたもので、
突入電流制限用抵抗ｌ１Ｉｔ短絡するのＫｔサイリスタ
可飽和インダクタンスとを使用し、これらを電ｉＩ＠路
の直流部に挿入することにより、機械接点がなく、外部
からの制御が不要で、高い信頼性を期待できる突入電流
制＠回路を提供することを目的とする。

即ち、本発明は、電源回路を構成する整流スタックと平
滑コンデンサとＯ聞に突入電流制限用紙抗器管接続して
成る突入電流制限回路において、上記突入電流制限用抵
抗器と並列に接続される号イリスｌと、該サイリスタの
アノード、ゲート間に接続されてレサイリスタをトリガ
する可飽和インダクタンスとを備え、且つ、上記整流ス
タックの出力端子間に接続された抵抗器と、該整流、Ｘ
メツタの出力端子間に接続されると共にその中点がサイ
リスタのゲートに接続された２個の抵抗器の直列回路と
、上記サイリスＩのカンード、ゲート間に＠続された抵
抗器とを備えて構成される。

以下、本発明を図面に示す実施側に基づいて説明する。

第１図は本発明突入電流制限回路の一実施例を示す回路
図である。

同図に示す回路は、三相交流入力端子１，２．３に接続
された二極サーキットブレーカＣＢＩと、皺サーキット
ブレーカＣＢＩの出力Ｋｉｌ続された三相整流スタクタ
ＲＣＩと、該三相整流スタッタＲＣＩの直流出力端子間
に接続されたコンデｙすＣ１とを備えて成るＡＣ整流平
滑回路である０本発明突入電流制限回路は、このムＣ瞥
流平滑ｔａｓｉに組込すれて成勤、突入電流の制限と該
制限Ｏ解除とを行なう。

図において、抵抗器Ｒ１は、突入電流制限用抵抗器であ
って、ダイオードＤ１と直列に接続されて、整流スタッ
クＲＣＩとコンデンサＣＩとの関に、ダイオードＤｉｔ
願方崗として接続されている。なお、ダイオードＤ１は
、上記サーキットブレーカＣＢＩ　Ｃ）オフ時にコンデ
ンサＣＩから電荷が抵抗１１ＲＩＫ分流しないよう阻止
するためのものである。

上記整流スタックＲＣＩとコンデンサＣＩ！＝０間に、
上記抵抗器Ｒ１とダイオードＤＩとの直列回路と並列に
サイリスタＣＲＩが順方向ＫＩＩ続しである。このサイ
リス−ＣＲＩは、サーキットブレーカＣＢＩをオンした
際、一定時間遅延してターンオンし、上記突入電流制限
用抵抗器Ｒ１を短絡する。

このサイリスタＣＲＩ　（Ｄアノード、ゲート間に可飽
和インダクタンスＬ１が接続されている。この可飽和イ
ンダクタンスＬ１は、第２１１１に示すような磁化特性
を有し、そのコア社、予め第２１１に示す−Ｂｓの点に
リセットされており、その極性方向に電圧を印加される
と、十Ｂｍ（セット偶）の方向に磁化される。これによ
って、該可飽和インダクタンスＬｌのインピーダンスが
ｔ１埋ゼロになって、サイリスタＣＲＩをターンオンす
る。

父、図において、抵抗器Ｒ２、Ｒ３、Ｒ４、Ｒ５は、可
飽和インダクタンスＬ１をセット、り七ッ卜するための
回路を構成している。抵抗器Ｒ２は、整流スタックＲＣ
Ｉの出力端Ｋｌｌ続され、又、抵抗器Ｒ３、Ｒ４＃ｉ、
直列に接続されると共に該抵抗器Ｒ２と並列に接続され
、且つその中点が“ｔイリスタＣＲＩ　Ｏグー）Ｋｍ続
されている。一方、抵抗器Ｒ５は、サイリスタＣＲＩ　
Ｏゲート、★ソード関Ｋｌｌ続されている。

一＆か、上記抵抗器Ｒ５と並列に接続されているコンデ
ンサＣＺａ、サーキットブレーカＣＢＩをオンにした瞬
間ＩＩＣおいて、量イリスＪ　ＣＲＩのダート、カソー
ド関に電圧が発生し、サイリスＪＣＲ１が誤ってトリガ
されるＯを防止する。

次に、本発明突入電流制限回路の動作について説明する
。

まず、可飽和インダクタンスＬｌ　ａ、予めリ−にット
されてお勤、父、サーキットブレーカＣＢＩは、オフ状
態にあるものとして、三相交流入力端子１，２．３に三
相交流を印加する。この状態で、サーキットブレーカＣ
ＢＩをオンすると、三相交流は整流スタックＲＣＩで１
１流され、抵抗器Ｒ１及びダイオードＤ１を通して；ン
デンサＣ１を、直流出力端子４が直流出力端子５に対し
て正電位になるように充電する。

コンデンサ０１の充電開始と同時に１可飽和インダクＩ
ンスＬＩ　Ｆｉ、次式で決まる速さで、第２図の＋Ｂｓ
方肉に励磁される。

Ｂ−１／Ｌｌ−／Ｖ、ｃｄｔ　　・−−−−・−（１）
但し、ＶＩＣ”サーキットブレーカＣＢＩＯオン時に抵
抗器Ｒ３に印加される電圧（至）ｔ　：時間（ＩＩｅ）Ｂ　　：１１重密度（Ｔ：テラス）Ｌｌ：可飽和インダクタンスＬ１の値（６）可飽和インダクタンスＬ１が十Ｂ＠にセットされると、
該インダクタンスＬ１のインピーダンスがほぼゼロとな
り、サイリス−ＣＲＩがターンオンされて、抵抗１１Ｒ
ＩとダイオードＤＩＯ直列回路が短絡され、突入電流制
限動作は終了する。この状態は、公知Ｏコンデンサイン
プット■整流囲路と全く尋価である。

次にサーキットブレーカＣＢＩをオフにすると、コンテ
ンｔ０１の両端電圧ｖ２が、抵抗器Ｒ２。

Ｒ３、Ｒ４及びＲ５により分圧されて、可飽和インダク
タンスＬＩ　Ｋ印加される。これは、前記サーキットブ
レーカＣＢＩＯオンの時と逆方向の電圧であ）、可飽和
イン〆りＩンスＬ１は、第２園の−ＢｓＯ方崗に、次式
で決まる速さで励磁される。

ここで、定数を適蟲に設定することによ〕、該インダク
タンスＬｌは、−Ｂ魯にリセットされ初期状態に戻る。

Ｂ　穐１／Ｌｌ　”　／Ｖｓｄｄｔ　、、・−・−・・
・＋２１但し、ｖＡｄ　：　ｔ　　＊　７　）プレ−１
ｃＢ１４Ｄオフ時に抵抗４１ｉｉＦＲ３に印加される電圧（至）ｔ、Ｂ、Ｌｔ　：上記（１）式と同じ以上説明したように、本発明は、突入電流制限回路を、
突入電流制限用抵抗器と、サイリスタと、可飽和イーン
、！りＩンスＬ１とを使用し、電ｆＩｌ１回路の直流部
に挿入する構成により、機械接点がなく、且つ、外部か
らの制御が不要で、高い信頼性を期待できる効果がある
。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図であ択第２図は
第１図の可飽和インダクタンスＬ１の磁化特性１線を示
すグラフである。１．２．３・・・入力端子　　　４，５・・・出力端子
ＣＢＩ・・・サーキットブレーカ　ＣＲ１・・・サイリ
スタＬ１　・・・可飽和インダクタンス　Ｄｌ　・・・
ダイオード柑、Ｒ２，Ｒ３，Ｒ４，Ｒ５・・・抵抗器　
ＣＩ、Ｃ２・・・コンデンナ出願人　　日本電気株式会
社１４

Claims

【特許請求の範囲】電源回路を構成する整流スタックと平滑コンデンサとの
間に突入電流制限用抵抗器を＃＊して成る突入電流制限
回路に訃りて、上記突入電流制限用抵抗器と差列に接続されるサイリス
タと、誼ナイリスタの７ノード、ゲート間に接続されて
骸サイリスタをトリガする可飽和インダクタンスとを儂
え、且つ、上記整流スタックの出力端子間に接続された
抵抗器と、該整流スタックの出力端子間Ｋｍ絖されると
共にその中点がサイリスタのゲートに接続された２個の
抵抗器の直列回路と、上記サイリスタのカソード、ゲー
ト間に接続された抵抗器とを備えて構成されることを特
徴とする突入電流ＩＦＪ限回路。