JPS5811689B2 - ビデオ信号の時間軸等化方式 - Google Patents

Description

【発明の詳細な説明】 本発明は時間軸等化器に関し、特に信号が複数チャネル
に分割して記録されるビデオテープレコーダの再生系に
使用して効果のある時間軸等化器に関する。

ビデオテープレコーダは機械的動作部の動作速度が必ら
ずしも一定でないので、再生された電気信号にジッター
が発生し、これが画質を低下させるひとつの原因となっ
ている。

これを防止するためＢＢＤ又はＣＣＤのごとき可変遅延
素子を使用して信号の遅延量を制御するジッター補正器
が既に提案されている。

そのひとつは１９７６年テレビジョン学会全国大会で発
表された「ＣＣＤによるジッター補正器」（論文番号５
−１１、ｐｐ−９７−９８）であるが、この方式の適用
はビデオ信号が単一チャネルのみから成る場合に限定さ
れ、ビデオ信号が複数チャネルに分割されている場合に
は適用することが出来ない。

一方米国特許２．８９２，８８６号にはビデオ信号が複
数チャネルに分割されている場合の各チャネルの信号の
時間軸を等化する方式が提案されている。

この方式は各チャネル毎に可変遅延素子と位相検出器を
有する位相ロックループをもうけ、該位相検出器に基準
入力として予め定められたひとつの位相ロックループの
出力を印加する。

この方式の欠点は基準信号が位相ロックループの出力か
らとられるので固定的な時間差の補正が不可能な点にあ
る。

さらに前記方式では、全チャネルが一様に等化されるの
で、等化された後に、チャネル毎の処理の相違による遅
延誤差に対処することが出来ない。

例えば、ビデオ記録再生器の場合には、再生輝度信号Ｙ
と再生クロマ信号Ｃとでは異った処理が行われ、クロマ
信号Ｃに対しては逆変換クロックノイズを除去するため
のローパスフィルタが挿入されるので、該フィルタの遅
延により、輝度信号Ｙとクロマ信号Ｃとの遅延は一致し
なくなる。

この不一致はビデオ再生器のスクリーンにおける色ずれ
の原因となる。

従って本発明は従来の技術の上記欠点を改善するもので
、その目的は、時間軸の等化後に新たに発生する遅延誤
差を事前に予等化するビデオ信号の時間軸等化方式を提
供することにある。

この目的を達成するための本発明の特徴は、あらかじめ
定められたチャネルの等化のための基準信号を他のチャ
ネルに対する基準信号に対し遅延させることにある。

以下図面により実施例を説明する。第１図は本発明の適
用されるビデオテープレコーダのブロックダイヤグラム
をしめし、１と１ａはアダマール変換回路、２は磁気テ
ープ、３は時間軸等化器、４と４ａはアダマール逆変換
回路で１．１ａと４，４ａの構成は通常同じである。

ビデオ信号は時系列信号として入力端子に輝度信号ＹＩ
Ｎとクロマ信号ＣＩＮが印加され、アダマール変換回路
１，１ａにより複数チャネルに分割され出力’ｉｔ ｓ
ｙ２ ｔ ’／ｓ ＊ ｙ４が得られる。

この出力は複数の磁気ヘッドＨ，、Ｈ２，Ｈ３，Ｈ４に
より磁気テープ２に記録される。

再生時には磁気テープ２の情報が磁気ヘッドＨ１’ ｔ
Ｈ２’ ｔ Ｈ３’ ｔ ｎ４’により読み取られて
出力ｙｌ ’ ｔ ｙ２’ ｔ ｙ３’ ｔ ｙ４’が
得られる。

これらの出力ｙｌ′、ｙ２′、ｙ、′、ｙ４′はビデオ
テープレコーダの機械的動作の不均一さのためにジッタ
ーを有するので、時間軸等化器３により時間軸の補正を
行ない、補正された出力信号ｚ１゜２２．２３，２．が
アダマール逆変換回路４，４ａに印加され、その出力に
時系列ビデオ信号が得られる。

なおアダマール変換回路を使用したビデオテープレコー
ダについては特願昭４９−９６３０２他に詳しく説明さ
れているので、ここではこれ以上言及しない。

輝度信号に対するアダマール逆変換回路４の出力はその
まま再生輝度信号Ｙ。

ＵＴとなるが、色信号に対するアダマール逆変換回路４
ａの出力は、逆変換クロックノイズを除去するためにロ
ーパスフィルタ２１を通過させ、再生クロマ信号Ｃ３Ｕ
Ｔが得られる。

従ってローパスフィルタ２１の遅延時間を考慮した上で
、再生信号Ｙ。

ＵＴとＣ３ＵＴが時間的に一致するように時間軸等化器
３を設定する必要がある。

なお実施例では図示及び説明の簡単のため、輝度信号及
び色信号ともに２チヤネルに分割する場合を例系するが
、分割チャネル数は任意に設計可能なことはいうまでも
ない。

第２図は本発明による時間軸等化器３のブロックダイヤ
グラムで、４チヤネルの場合を図示する。

ここで３ ａ ＝ ３ ｂ ｓ ３ ｃ −３ｄは各チ
ャネル毎にもうけられる位相ロックループで、各々、周
波数制御形可変遅延素子１２、ローパスフィルタ５、バ
ッファ６、ドライバ７、位相検出回路８及び制御発振器
９を有する。

位相検出回路８の一方の入力ａには可変遅延素子１２の
出力がフィルタ５を介して印加され、他方の入力すには
フライホイール発振器１０の出力が直接又は遅延回路２
０゜２０ａを介して印加される。

位相検出回路８の出力により制御発振器９の発振周波数
が制御され、該発振周波数がドライバ７を介して可変遅
延素子１２に印加され、その遅延時間が制御される。

従って可変遅延素子１２の遅延時間は、位相検出回路８
の出力がＯになるごとく制御されることは明らかである
。

可変遅延素子としてはＢＢＤ又はＣＣＤのごとき半導体
が使用される。

可変遅延素子１２の出力からは、ローパスフィルタ５と
バッファ６を介して等化された出力Ｚ□、Ｚ２．Ｚ８゜
Ｚ４が得られる。

一方フライホイール発振器１０の入力線１１は、時間軸
等化器３の入力ｙ１′。

ｙ２′、ｙ３′、ｙ４′のひとつであるｙ１′に結合さ
れる。

フライホイール発振器１０の入力線１１が位相ロックル
ープ３ａ、３ｂ、３ｃ、３ｃｔの入力部に結合されるこ
とは本発明の特徴のひとつである。

フライホイール発振器１０は入力周波数に慣性をもって
追ずいする発振器で、第２図の構成では、信号ｙ１′の
周波数の時間的平均値が安定化されて出力される。

従ってフライホイール発振器１０の出力からは信号ｙ１
′のジッターは除去されている。

フライホイール発振器１０により安定化された信号が各
位相ロックループ３ａ、３ｂ、３ｃ、３ｄの位相検出回
路８に基準信号として印加される結果、各位相ロックル
ープ３ ａ 、 ３ ｂ 、 ３ ｃ 、３ ｄはこの
基準信号により時間軸の等化された信号ｚｌｔ ｚ２ｔ
ｚ３ｔ ｚ、を出力することは明らかである。

なお遅延回路２０及び２０ａによる遅延時間は、ローパ
スフィルタ２１による遅延時間に等しく設定されるもの
とする。

以上のごとき構成であるので、基準信号Ｓ１及びＳ２は
、別の基準信号Ｓ３及びＳ４に対し、遅延回路２０及び
２０ａによる遅延時間だけ遅れることとなり、従って等
化出力Ｚ１及びＺ２は、他の等化出力Ｚ３及びＺ４に対
し同じ時間だけ遅れることとなる。

このことは、Ｚ□及びＺ２が、ローパスフィルタ２１の
遅延時間に相当するだけ予等化されることを意味し、従
って、再生出力ＹＯＵＴ及びＣ３ＵＴは最終的には全く
同時刻に等化される上記回路の実験例として、可変遅延
素子にフェアチャイルド社製（ＣＣＤ−３１１）、２６
０段のものを使用し、のこぎり状波型の位相検出回路を
使用して、静的補正範囲＋１６〜−３２μＳ、吸収ジッ
タ周波数１００Ｈｚ〜１ｋＨｚ、補正量２０ｄＢ、Ｓ／
Ｎ３５ｄＢを得た。

以上実施例により詳しく説明したごとく、本発明では、
輝度信号の等化のための基準信号が、色信号の等化のた
めの基準信号に比べて予め遅れているので、輝度信号が
色信号のその後の遅延分だけ予等化される。

従ってアダマール逆変換後の遅延等化の為のアナログ遅
延回路を必要とせず、簡単な構造で完全な遅延等化を行
なうことが出来る。

又本時間軸等化器を制御するために入力信号に特別の制
御信号をもたせることも可能である。

【図面の簡単な説明】

第１図は本発明による時間軸等化器が適用されらビデオ
テープレコーダのブロックダイヤグラムの例、第２図は
本発明による時間軸等化器の１実施例のブロックダイヤ
グラムである。 １．１ａ；アダマール変換回路、２；磁気テープ、３：
時間軸等化器、４，４ａ；アダマール逆変換回路、３ａ
、３ｂ、３ｃ、３ｄ；位相ロックループ、５；ローパス
フィルタ、６；バッファ、７；ドライバ、８；位相検出
回路、９；制御発振器、１０；フライホイール発振器、
１２；可変遅延素子、２０．２０ａ；遅延回路、２１；
ローパスフィルタ。

Claims (1)

1. 【特許請求の範囲】 １ ビデオ信号を直交変換によって複数チャネルに分割
   し、複数のヘッドにより各チャネルの信号を磁気記録媒
   体に記録し、該磁気記録媒体から複数のヘッドにより読
   み出された複数チャネルの信号の相対的時間関係を、各
   チャネル毎にもうけられる可変遅延素子を介して、所定
   の基準信号に従って制御し、各分割チャネルの時間軸を
   等化する方式において、あらかじめ定められたチャネル
   に対する基準信号を他のチャネルに対する基準信号に対
   して遅延させることにより、前記等化の後に各チャネル
   毎の処理の相違による遅延の相違をあらかじめ予等化す
   ることを特徴とする、ビデオ信号の時間軸等化方式。 ２ 輝度信号に対する基準信号がクロマ信号に刻する基
   準信号に対し遅延するごとき、特許請求の範囲第１項の
   発明。