JPS5850075B2 - ビデオ信号の時間軸等化方式 - Google Patents

Description

【発明の詳細な説明】 本発明は時間軸等花器に関し、特に信号が複数チャネル
に分割して記録されるビデオテープレコーダの再生系に
使用して効果のある時間軸等化器に関する。

ビデオテープレコーダは機械的動作部の動作速度が必ら
ずしも一定でないので、再生された電気信号にジッター
が発生し、これが画質を低下させるひとつの原因となっ
ている。

これを防止するためＢＢＤ又はＣＣＤのごとき可変遅延
素子を使用して信号の遅延量を制御するジッター補正器
が既に提案されている。

そのひとつは１９７６年テレビジョン学会全国大会で発
表された「ＣＣＤによるジッター補正器」（論文番号５
−１１ 、ｐｐ、 ９７−９８）であるが、この方式の
適用はビデオ信号が単一チャネルのみから成る場合に限
定され、ビデオ信号が複数チャネルに分割されている場
合には適用することが出来ない。

一方米国特許２．８９２，８８６号にはビデオ信号が複
数チャネルに分割されている場合の各チャネルの信号の
時間軸を等化する方式が提案されている。

この方式は各チャネル毎に可変遅延素子と位相検出器を
有する位相ロックループをもうけ、該位相検出器に基準
入力として予め定められたひとつの位相ロックループの
出力を印加する。

この方式の欠点は基準信号が位相ロックループの出力か
らとられるので固定的な時間差の補正が不可能な点にあ
る。

さらに前記方式では、全チャネルが一様に等化されるの
で、等化された後に、チャネル毎の処理の相違による遅
延誤差に対処することが出来ない。

例えば、ビデオ記録再生器の場合には、再生輝度信号Ｙ
と再生クロマ信号Ｃとでは異った処理が行われ、クロマ
信号Ｃに対しては逆変換クロックノイズを除去するため
のローパスフィルタが挿入されるので、該フィルタの遅
延により、輝度信号Ｙとクロヤ信号Ｃとの遅延は一致し
なくなる。

この不一致はビデオ再生器のスクリーンにおける色ずれ
の原因となる。

従って本発明は従来の技術の上記欠点を改善するもので
、その目的は、時間軸の等化器に新たに発生する遅延誤
差を事前に予等化するビデオ信号の時間軸等化方式を提
供することにある。

この目的を達成するための本発明の特徴は、あらかじめ
定められたチャネルの等化のための時間軸制御パルスを
他のチャネルに対する時間軸制御パルスに対し遅延させ
ることにある。

以下図面により実施例を説明する。

第１図は本発明の適用されるビデオテープレコーダのブ
ロックダイヤグラムをしめし、１と１ａはアダマール変
換回路、２は磁気テープ、３は時間軸等花器、４と４ａ
はアダマール逆変換回路で１．１ａと４，４ａの構成は
通常同じである。

ビデオ信号は時系列信号として入力端子に輝度信号ＹＩ
Ｎとクロマ信号ＣＩＮが印加され、アダマール変換回路
１，１ａにより複数チャネルに分割され出力ｙ１．ｙ２
．ｙ３．ｙ４が得られる。

この出力は複数の磁気ヘッドＨ１，Ｈ２，Ｈ３，Ｈ４に
より磁気テープ２に記録される。

再生時には磁気テープ２の情報が磁気ヘッドＨＱ 、
Ｈ４、Ｈ’３ 、 Ｈ’４により読み取られて出力ｙＳ
ｊ ｙ’２ ＋ ｙ’ｓ ｔ ’／’４が得られる。

これらの出力Ｙ’１．’／’２ｔｙ３．’／；はビデオ
テープレコーダの機械的動作の不均一さのためにジッタ
ーを有するので、時間軸等化器３により時間軸の補正を
行ない、補正された出力信号Ｚ１．Ｚ２．Ｚ３゜Ｚ４が
アダマール逆変換回路４，４ａに印加され、その出力に
時系列ビデオ信号が得られる。

なおアダマール変換回路を使用したビデオテープレコー
ダについては特願昭４９−９６３０２他に詳しく説明さ
れているので、ここではこれ以上言及しない。

輝度信号に対するアダマール逆変換回路４の出力はその
まま再生輝度信号ＹＯＵＴとなるが、色信号に対するア
ダマール逆変換回路４ａの出力は、逆変換クロックノイ
ズを除去するためにローパスフィルタ２１を通過させ、
再生クロマ信号ｃｏ ＵＴが得うれる。

従ってローパスフィルタ２１の遅延時間を考慮した上で
、再生信号ＹＯＵＴとＣ０ＵＴが時間的に一致するよう
に時間軸等化器３が作用する必要がある。

なお実施例では図示及び説明の簡単のため、輝度信号及
び色信号ともに２チヤンネルに分割する場合を例示する
が、分割チャネル数は任意に設計可能なことはいうまで
もない。

第２図は本発明による時間軸等化器３のブロックダイヤ
グラムで、４チヤネルの場合を図示する。

ここで３ａ 、３ｂ 、３ｃ 、３ｄは各チャネル毎に
もうけられる位相ロックループで、各々、周波数制御形
可変遅延素子１２、ローパスフィルタ５、バッファ６、
ドライバ７、位相検出回路８及び制御発振器９を有する
。

位相検出回路８の一方の入力ａには可変遅延素子１２の
出力がフィルタ５を介して印加され、他方の入力すには
フライホイール発振器１０の出力が直接又は遅延回路２
０゜２０ａを介して印加される。

位相検出回路８の出力により制御発振器９の発振周波数
が制御され、該発振周波数がドライバ７を介して可変遅
延素子１２に印加され、その遅延時間が制御される。

従って可変遅延素子１２の遅延時間は、位相検出回路８
の出力がＯになるごとく制御されることは明らかである
。

可変遅延素子としてはＢＢＤ又はＣＣＤのごとき半導体
が使用される。

可変遅延素子１２の出力からは、ローパスフィルタ５と
バッファ６を介して等化された出力Ｚ１．Ｚ２．Ｚ３．
Ｚ４が得られる。

一方フライホイール発振器１０の入力線１１は、時間軸
等化器３の入力Ｙ１ ｔ Ｙ２ ＋Ｙ三。

ｙｚのひとつであるｙ Ｃに結合される。

フライホイール発振器１０は入力周波数に慣性をもって
追ずいする発振器で、第２図の構成では、信号ｙｒの周
波数の時間的平均値が安定化されて出力される。

従ってフライホイール発振器１０の出力からは信号ｙ′
１のジッターは除去されている。

フライホイール発振器１０により安定化された信号が各
位相ロックループ３ａ、３ｂ、３ｃ、３ｄの位相検出回
路８に基準信号として印加される結果、各位相ロックル
ープ３ａ、３ｂ、３ｃ、３ｄはこの基準信号により時間
軸の等化された信号Ｚ１．Ｚ２．Ｚ３．Ｚ４を出力する
ことは明らかである。

第３図は本発明による時間軸制御パルス挿入回路のブロ
ックダイヤグラムをしめす。

時間軸制御パルスは時間軸等化器を動作させるために、
各チャネル毎の記録信号に挿入されるもので、通常ビデ
オ信号の水平ブランキング区間に相当する区間に挿入さ
れる。

第３図において、参照番号３１〜３４は制御パルス挿入
器、３５と３６は遅延回路であり、端子Ｃに印加される
制御パルスが各チャネルの水平ブランキング区間に挿入
される。

ここで、制御パルスの挿入位置は輝度信号Ｙ（ｙｌ、ｙ
２）のチャネルに対し、クロマ信号Ｃ（ｙｓ 、Ｖ４
）のチャネルの方が、遅延回路Ｄ３５，３６の遅延時間
だけ遅れることとなる。

この状態で各チャネルの信号は磁気記録媒体に記録され
、再生され、さらに時間軸等化器は制御パルスを基準と
して該パルスが時間的に一致するごとく時間軸等化を行
なう。

従ってこの時点では、時間軸等化器の出力は、Ｙ信号（
第３図のＺｌ、Ｚ２）よりもＣ信号（第３図Ｚｓ ｒ
Ｚ４ ）の方が進んだ形となっている。

次に前記ローパスフィルタ２１を通過することによりＣ
信号に遅延が発生するので、結果的にはＹ信号ＹＯＵＴ
とＣ信号Ｃ０ＵＴの出力の間の時間差は零となる。

ただしこの時点でのＹ信号とＣ信号にふくまれる制御パ
ルスは所定の時間差をもっている。

本発明による時間軸等化方式によると、単に時間軸等化
器の入力までの部分で生じるチャネル間の時間差の等化
のみならず、時間軸等化器の後段で生じるチャネル間の
時間差をも予め予等化することが出来る。

以上実施例により詳しく説明したごとく、本発明では、
輝度信号の等化のための制御パルスが、色信号の等化の
ための制御パルスに比べて予め進められているので、色
信号のその後の遅延分をふくめで予等化される。

従ってアダマール逆変換後の遅延等化の為のアナログ遅
延回路を必要とせず、簡単な構造で完全な遅延等化を行
なうことが出来る。

又本時間軸等化器を制御するために入力信号に特別の制
御信号をもたせることも可能である。

【図面の簡単な説明】

第１図は本発明による時間軸等化器が適用されるビデオ
テープレコーダのブロックダイヤグラムの例、第２図は
本発明による時間軸等化器の１実施例のブロックダイヤ
グラム、第３図は本発明による時間軸制御パルス挿入回
路のブロックダイヤグラムである。 １．１ａ：アダマール変換回路、２：磁気テープ、３：
時間軸等化器、４：４ａ：アダマール逆変換回路、３ａ
、３ｂ、３ｃ、３ｄ：位相ロックループ、５：ローパス
フィルタ、６：バッファ、７：ドライバ、８：位相検出
回路、９：制御発振器、１０：フライホイール発振器、
１２：可変遅延素子、３１〜３４：制御パルス挿入器、
３５゜３６：遅延回路。

Claims (1)

1. 【特許請求の範囲】 １ ビデオ信号を直交変換によって複数チャネルに分割
   し、複数のヘッドにより各チャネルの信号を磁気記録媒
   体に記録し、該磁気記録媒体から複数のヘッドにより読
   み出された複数チャネルの信号の相対的時間関係を制御
   する場合、各チャネル毎の信号の中に一定の間隔をもっ
   て重畳されている時間軸制御パルスのチャネル間の時間
   軸上の位置を各チャネル間に設けられている可変遅延素
   子によって一致させるように制御し、もって各分割チャ
   ネルの時間軸を等化する方式において、あらかじめ定め
   られたチャネルに対する時間軸制御パルスを他のチャネ
   ルに対する時間軸制御パルスに対して遅延させることに
   より、前記等化の後に各チャネル毎の処理の相違による
   遅延の相違をあらかじめ予等化することを特徴とする、
   ビデオ信号の時間軸等化方式。 ２ クロム信号に対する時間軸制御パルスが輝度信号に
   対する時間軸制御パルスに対し遅延することを特徴とす
   る特許請求の範囲第１項に記載のビデオ信号の時間軸等
   化方式。