JPS58115547A - マイクロプロセツサの動作モ−ド設定方式 - Google Patents

マイクロプロセツサの動作モ−ド設定方式

Info

Publication number
JPS58115547A
JPS58115547A JP56213710A JP21371081A JPS58115547A JP S58115547 A JPS58115547 A JP S58115547A JP 56213710 A JP56213710 A JP 56213710A JP 21371081 A JP21371081 A JP 21371081A JP S58115547 A JPS58115547 A JP S58115547A
Authority
JP
Japan
Prior art keywords
microprocessor
operation mode
output
mode
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56213710A
Other languages
English (en)
Inventor
Joji Murakami
村上　丈示
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56213710A priority Critical patent/JPS58115547A/ja
Priority to DE8282306835T priority patent/DE3275594D1/de
Priority to EP82306835A priority patent/EP0084247B1/en
Priority to US06/454,258 priority patent/US4604692A/en
Publication of JPS58115547A publication Critical patent/JPS58115547A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Analogue/Digital Conversion (AREA)
  • Microcomputers (AREA)
  • Executing Machine-Instructions (AREA)
  • Input From Keyboards Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明は各種動作モードの設定をアナログ信号を用いて
設定するマイクロプロセッサの動作モード設定方式に閤
する。
（動　技術の背景 現在用いられているマイクロプロセッサ等は各種の動作
モード、例えばテストモード、ユーザモードで動作しう
るように、あるいは数種類のメモリマツプを切り換えら
れる様に構成されている。これらのモードは外部からマ
イクロプロセッサを構成する集積回路チップのビンを介
して設定するようＫなっている。
この設定に要するビ゛ン数は、他の機能をマイクロプロ
セッサに生じさせるのに要するビンが多く必要とされる
ことから制限される。このことから、動作モード設定の
ために用いられるピン数の削減も図られてはいるものの
、その手段はいまだ不十分でるり、その改良が要望され
ている。
（３）　　従来技術と問題点 従来の、動作モード設定に供するビン数の削減手段の１
つとしてビンの共用をなすものがめるが、動作モードの
切換えに従ってそれらのビンの間でビンの切分けを行わ
なければならない。この切分けを行うようにすると、入
出力の電気的特性が変化するなどの不都合が現われるの
を避けることが出来ない。
（４）　発明の目的 本発明は上述したような従来方式の有する欠点に鑑みて
創案されたもので、その目的は入出力の電気的特性の変
化等を生せしめることなく単一の入力ピンで任意数の動
作モードを設定しうるマイクロプロセッサの動作モード
設定方式を提供することにある。
（５）　　発明の構成 そして、この目的は動作モードを指定するアナログ信号
をアナログ−ディジタル変換回路でディジタル値に変換
しそのディジタル値をデコーダでデコードしたその出力
に応答してマイクロプロセッサに所定の動作モードを設
定することによって達成される。。
（６＞　　発明の実施例 以下添付図面を参照しながら本発明の詳細な説明する。
第１図は本発明の一実施例である。一点鎖線内は同一半
導体基板上に集積化されたマイクロプロセッサでろり１
はマイクロコンピュータ部でこれは複数の動作モードで
動作しつるように構成されている。２はモード入力ピン
で、このピンには上記動作モードを指定するアナログ電
圧信号を発生する信号発生回路手段３が接続されている
。この回路手段は例−ディジタル変換回路６へ接続され
ている。
この変換回路はモード入力ピン２に一方の入力を接続し
た比較回路７と、電圧発生器８と、該電圧発生器の出力
へ入力を接続し出力を比較回路７の他方の入力へ接続す
るマルチプレクサ９と、比較回路７の出力信号に応答し
て変換ディジタル値を発生すると共にマルチプレクサ９
に電圧切換え信号を供給するディジタル値発生回路１０
とから成る。
ディジタル値発生回路１００ビツト出力線１１がデコー
ダ１２に接続されている。このデコーダはビット出力１
１１１１を各別に一方の入力に接続し他方の入力を後述
するエツジ検出回路１３の出力に接続するアンド回路１
４と、これらアンド回路の出力に入力を接続するモード
レジスタ１５とこのレジスタの出力に入力を接続したモ
ードデコーダ１６とから成り、モードデコーダ１６の出
力はマイクロコンピュータ部１へ接続されている。
エツジ検出回路１３の入力はＲｅ５ｅｔ　　入力ピン１
７に接続され、このピンはマイクロコンピュータ部１へ
接続されている。
上述した構成の、本発明を実施する装置の動作を説明す
る。
マイクロコンピュータ部１を成る動作モードで動作させ
るのに先立って、信号発生回路手段３からその動作モー
ドに対応したアナログ電圧信号が発生され、この信号が
アナログ−ディジタル変換回路６へ供給されてディジク
ル化される。このディジタル化は上記アナログ電圧１８
号がマルチプレクサ９を経た電圧発生器８からの電圧と
比較回路７で比較され両者が一致するまで比較回路７か
ら出力信号が発生されこの出力信号に応答してディジタ
ル値発生回路１０で１ビツトのカウントアツプを生じさ
せてはそこから電圧切換え信号をマルチプレクサ９へ供
給して１増分電圧だけ高い電圧を比較回路７へ供給する
ようになし比較回路７での一致出力が現われたときにデ
ィジタル値発生回路１０にめるディジタル値が供給され
たアナログ電圧信号であるという風にしてなされる。
これと並行してＲｅ５ｅｔ入カビン１７に低レベルの信
号が供給されてマイクロコンピュータ部ｌの初期設定を
行い、その完了時に、低レベルにあったＲ　ａ　ｓ　ｇ
　を入力ビン１７への信号は第２図に示すように高レベ
ルの信号へ遷移される。
この遷移がエツジ検出回路１３で検出されそこから書込
みパルスがアンド回路１４へ供給されてディジタル値発
生回路１０に６るデイジタル値、即ち動作モードを指定
する並列ビットがモードレジスタ１５へ皐り込まれる。
そして、このレジスタ１５からモードデコーダ１６へ上
記ディジタル値が供給されてデコードされ、その出力信
号がマイクロコンピュータ部１へ供給される。かくして
、マイクロコンピュータ部は所定の動作モードに設定さ
れて動作される。
このような動作モードは信号発生回路手段３からの信号
、例えば電圧を、分圧回路４゜５の交換、その調整等に
より、第３図に示す如く変更すれば容易に切換えられる
。また、このような変更に１従来のようなビンの切分け
を要しないから、入出力の電気的特性に変化を生ぜしめ
ることはなくなる。そして、ビンは一本で済み、従来動
作モードの設定に対する制約となっていたビン数の問題
を解決しうる。また、本発明は動作モードを複数有する
マイクロプロセッサの規模等から受ける制限因子は伺毛
表い。
ログ−ディジタル変換回路を用いたがこの様な形式に限
るものではなく、動作モードが極めて多くない限り、精
度の高いものは必要ない。
（７）発明の効果 以上要するに、不発明によれば、次のよう、な効果が得
られる。
＋１）　　複数の動作モードの設定を単一の入力ビンで
行なうことができる。
（２）　　モード入力ビン回路系の入出力の電気的特性
に変化を生ぜしめない。
（３）　　本発明の実施に当ってマイクロプロセッサの
規模等は何んらの制限因子とならない等である。
【図面の簡単な説明】
第１図は本発明の一実施例を示す図、第２図はモードの
取り込みを説明する波形図、第３図はアナログ電圧とそ
のディジタル値の関係を示す図である。 図中３は信号発生回路手段、６はアナログ−ディジタル
変換回路、１２はデコーダでめる１特　許　出　鵬　人
　　富士通株式会社第１図 第２図 Ｉ七−ト舅又９込鼾 ↓ アカロク゛電圧　□ ０□ 第３図 手続補正書（ｌｉ１発） 昭和　　年　　１１　　１＋ ５７、’ＩＩ　２！ニー１ １＋ド作の表小 昭和ａｓ；１．持訂η（＋第２１３７１Ｏシ；−３補止
をする者 １４１ｔとの関係　　　　　特許出願人任Ｐ、１　　神
奈川県用崎市中原区ｊ−ｚｌ・［１１中１０１５番地（
５２２）名称富士通株式会社 ４　代　　理　　　人　　　　　（Ｆ、、Ｑｊ　　Ｊ　
１９１１１県川崎ｉ＋用ｉコＩ京区−ヒ／ｊ・田中１０
１５番１也５　補＋Ｅ命令の１．１　ｆ、ｆ 昭和　　年　　１１　　１・な　し ６　袖１臼よｌ’＋　４曽力ｌ−る発明の数　　　な　
しｌ）本願明細誓第１貞の特許請求の範囲を以ＦＤ様に
補正する。 「複数の動作モードで動作しうるマイクロプロセッサに
おいて６４作モードに対応するアナログ屯圧をマイクロ
プロセッサ内の１ナログーディジタルｆ、換回路へ人力
し、その出力信号をデコーダでデコードし、そのデコー
ド出力信′号に＾［；答して上記マイクロプロセッサに
所定の動作モードを設ｉすることを時機とするマイクロ
プロセッサの動今モード設定万式。」 ２）本願明＃Ｉ４第３瓜！＠１１行乃至第１６行を以ド
の様に補正する。

Claims (1)

    【特許請求の範囲】
  1. 複数の動作モードで動作しうるマイクロプロセッサの動
    作モード設定方式において各動作モードに対応するアナ
    ログ電圧をマイクロプロセッサ内のアナログ−ディジタ
    ル変換回路へ入力し、その出力信号をデコーダでデコー
    ドし、そのデコード出力信号に応答して上記マイクロプ
    ロセッサに所定の動作モードを設定することを特徴とす
    るマイクロプロセッサの動作モート設定方式。
JP56213710A 1981-12-29 1981-12-29 マイクロプロセツサの動作モ−ド設定方式 Pending JPS58115547A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP56213710A JPS58115547A (ja) 1981-12-29 1981-12-29 マイクロプロセツサの動作モ−ド設定方式
DE8282306835T DE3275594D1 (en) 1981-12-29 1982-12-21 Operation mode setting circuitry for microprocessor
EP82306835A EP0084247B1 (en) 1981-12-29 1982-12-21 Operation mode setting circuitry for microprocessor
US06/454,258 US4604692A (en) 1981-12-29 1982-12-29 Operation mode setting system for a microprocessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56213710A JPS58115547A (ja) 1981-12-29 1981-12-29 マイクロプロセツサの動作モ−ド設定方式

Publications (1)

Publication Number Publication Date
JPS58115547A true JPS58115547A (ja) 1983-07-09

Family

ID=16643701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56213710A Pending JPS58115547A (ja) 1981-12-29 1981-12-29 マイクロプロセツサの動作モ−ド設定方式

Country Status (4)

Country Link
US (1) US4604692A (ja)
EP (1) EP0084247B1 (ja)
JP (1) JPS58115547A (ja)
DE (1) DE3275594D1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61280314A (ja) * 1985-06-04 1986-12-10 Sanyo Electric Co Ltd 燃焼装置
JPS6367667A (ja) * 1986-09-09 1988-03-26 Matsushita Electric Ind Co Ltd Ａ−ｄ変換機構を有するマイクロプロセツサ
JPH0325957U (ja) * 1989-07-19 1991-03-18
US7236022B2 (en) * 2003-12-03 2007-06-26 Realtek Semiconductor Corp. Device and method for setting an initial value

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738187B2 (ja) * 1984-03-23 1995-04-26 株式会社日立製作所 Ｌｓｉに構成されたマイクロコンピュータ
US4916657A (en) * 1985-12-12 1990-04-10 Alcatel Usa, Corp. Single instruction multiple data (SIMD) cellular array processing apparatus employing multiple state logic for coupling to data buses
JP2650124B2 (ja) * 1989-07-11 1997-09-03 三菱電機株式会社 半導体集積回路
EP0407639B1 (de) * 1989-07-13 1996-04-10 FEV Motorentechnik GmbH & Co. KG Verfahren zur Einstellung von elektronischen Schaltungen
DE4420988A1 (de) * 1994-06-16 1995-12-21 Philips Patentverwaltung Verfahren zum Testen einer integrierten Schaltung sowie integrierte Schaltungsanordnung mit einer Testschaltung
US5896337A (en) * 1998-02-23 1999-04-20 Micron Technology, Inc. Circuits and methods for multi-level data through a single input/ouput pin
US6075396A (en) * 1998-06-18 2000-06-13 S3 Incorporated Using power-on mode to control test mode
US6967591B1 (en) * 2002-04-15 2005-11-22 Linear Technology Corporation Multi-bit digital input using a single pin
US7557604B2 (en) * 2005-05-03 2009-07-07 Oki Semiconductor Co., Ltd. Input circuit for mode setting
DE102006022985A1 (de) 2006-05-15 2007-11-22 Micronas Gmbh Schaltungsanordnung mit einer seriellen Testschnittstelle bzw. serielles Testbetriebsverfahren
US20080278346A1 (en) * 2007-05-11 2008-11-13 Eftimie Sabin A Single-Pin Multi-Bit Digital Circuit Configuration
US7890737B2 (en) * 2007-07-02 2011-02-15 Denso Corporation Microcomputer and functional evaluation chip
US8078339B2 (en) * 2007-07-13 2011-12-13 Cummins Inc. Circuit board with integrated connector
US8078324B2 (en) 2007-07-13 2011-12-13 Cummins Inc. Method for controlling fixed and removable vehicle HVAC devices
US9843338B1 (en) 2017-03-20 2017-12-12 Silanna Asia Pte Ltd Resistor-based configuration system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4432049A (en) * 1978-09-05 1984-02-14 Pern Shaw Programmable mode select by reset
US4361876A (en) * 1978-09-05 1982-11-30 Motorola, Inc. Microcomputer with logic for selectively disabling serial communications
US4349870A (en) * 1979-09-05 1982-09-14 Motorola, Inc. Microcomputer with programmable multi-function port
US4388692A (en) * 1980-09-03 1983-06-14 Texas Instruments Incorporated Electronically controlled programmable digital thermostat having variable threshold hysteresis with time
JPS57100504A (en) * 1980-12-12 1982-06-22 Nippon Denso Co Ltd Controller
US4432052A (en) * 1981-04-13 1984-02-14 Texas Instruments Incorporated Microcomputer device using dispatch addressing of control ROM
JPS57174756A (en) * 1981-04-21 1982-10-27 Toshiba Corp Controlling system for mode setting

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61280314A (ja) * 1985-06-04 1986-12-10 Sanyo Electric Co Ltd 燃焼装置
JPS6367667A (ja) * 1986-09-09 1988-03-26 Matsushita Electric Ind Co Ltd Ａ−ｄ変換機構を有するマイクロプロセツサ
JPH0325957U (ja) * 1989-07-19 1991-03-18
US7236022B2 (en) * 2003-12-03 2007-06-26 Realtek Semiconductor Corp. Device and method for setting an initial value

Also Published As

Publication number Publication date
EP0084247A2 (en) 1983-07-27
DE3275594D1 (en) 1987-04-09
EP0084247B1 (en) 1987-03-04
EP0084247A3 (en) 1984-06-06
US4604692A (en) 1986-08-05

Similar Documents

Publication Publication Date Title
JPS58115547A (ja) マイクロプロセツサの動作モ−ド設定方式
EP0282154A3 (en) Analog-to-digital converter with error checking and correction circuits
US5287525A (en) Software controlled power shutdown in an integrated circuit
JPS6245729B2 (ja)
JP3054630B2 (ja) デジタル・データ発生装置
US4118791A (en) Multi-level encoding system
US5886657A (en) Selectable reference voltage circuit for a digital-to-analog converter
US6842135B2 (en) Ramp generator
US3495235A (en) Analog to digital converter
KR880004651A (ko) 반도체 집적회로
Budanov et al. An 8-bit flash analog-to-digital converter with an array of redundant comparators
EP3696983A1 (en) Analog to digital converter
US7960985B2 (en) Identification of integrated circuit
JPH04129332A (ja) 逐次比較型ａ／ｄ変換装置
KR101035587B1 (ko) 반도체 장치의 테스트 회로
JPS61134982A (ja) メモリ・アクセス回路
JPS63181530A (ja) Ａ／ｄ変換装置
KR930007651B1 (ko) 에러 검출기능을 갖는 a/d 변환회로
KR20010058532A (ko) 디지털-아날로그 컨버터의 테스트 장치 및 그 방법
KR101062724B1 (ko) 아날로그/디지털 변환기
JP2003179491A (ja) Ａｄ変換器
JPH03198428A (ja) Ａ／ｄ変換器
JPS60191327A (ja) アナログ−デイジタル変換装置
JPH02243023A (ja) Ａ／ｄ変換器
JPS58219819A (ja) アナログ−デジタル変換方法