JPS58114119A - デ−タ転送制御方式 - Google Patents
デ−タ転送制御方式Info
- Publication number
- JPS58114119A JPS58114119A JP21401181A JP21401181A JPS58114119A JP S58114119 A JPS58114119 A JP S58114119A JP 21401181 A JP21401181 A JP 21401181A JP 21401181 A JP21401181 A JP 21401181A JP S58114119 A JPS58114119 A JP S58114119A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- common bus
- gates
- transmitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）分野
本発明は共通バス線の本数よシ、所−内部バスの本数が
少ない装置を揶Ｑシステムのデータ転送制御方式に関す
るものである。
少ない装置を揶Ｑシステムのデータ転送制御方式に関す
るものである。
（２）−・従来技術
を接続制御する回路を共通バス線にて接続してデータ処
理を遂行するシステムは一般に知られている。また、こ
うしたデータ処理システムにおいては、往々にして、共
通バス線の本数と、内部バス即ち、入出力装置を制御す
る制御回路内のバス線の本数とが例えは共通バス１１１
６本（２バイト）内部バス線が８本（１バイト）の如く
異るものも知られている。
理を遂行するシステムは一般に知られている。また、こ
うしたデータ処理システムにおいては、往々にして、共
通バス線の本数と、内部バス即ち、入出力装置を制御す
る制御回路内のバス線の本数とが例えは共通バス１１１
６本（２バイト）内部バス線が８本（１バイト）の如く
異るものも知られている。
従来このようなシステムにあっては、制御回路の共通バ
ス線質にラッチを設け、ＭＰＵからｌ１０Ｋ情報を与え
る１には、ラッチに、共通バスのデータを一旦ラッチさ
せ％Ｉ１０＠では、内部バスに応じ友数のデータ例えば
１バイトづつヒのデータを取込み、逆ＫＩ１０１１１よ
タデータを送出する場合ＫＦｉ合計２バイト分のデータ
を１バイトづつラッチに振分は出力するようにしている
・ −しかしながらζうし九従来の制御方
式であると、データをＭＰＵよシ送出する際ラッテにデ
ータをラッチするタイミングの作成、回路等が、複雑と
なシ、また各Ｉ１０又はＭＰＵ等バス側にデータを受渡
し得るタイミングが、ラッチするタイミング以後である
丸め、受渡し速度が遅くなる欠点を有している。
ス線質にラッチを設け、ＭＰＵからｌ１０Ｋ情報を与え
る１には、ラッチに、共通バスのデータを一旦ラッチさ
せ％Ｉ１０＠では、内部バスに応じ友数のデータ例えば
１バイトづつヒのデータを取込み、逆ＫＩ１０１１１よ
タデータを送出する場合ＫＦｉ合計２バイト分のデータ
を１バイトづつラッチに振分は出力するようにしている
・ −しかしながらζうし九従来の制御方
式であると、データをＭＰＵよシ送出する際ラッテにデ
ータをラッチするタイミングの作成、回路等が、複雑と
なシ、また各Ｉ１０又はＭＰＵ等バス側にデータを受渡
し得るタイミングが、ラッチするタイミング以後である
丸め、受渡し速度が遅くなる欠点を有している。
（３） 発明の目的
本発明の目的は以上、従来の欠点を取除き、高速にデー
タを受渡しし得るデータ転送制御方式を提供するととＫ
ある。
タを受渡しし得るデータ転送制御方式を提供するととＫ
ある。
（４）発明の構成
上記目的を達成するべく、本発明においては、共通バス
に対しゲートを設け、工１０儒で、このゲートを切替え
て、バス巾変換を行うようにシ、ラッチを設けないよう
にしえものである。
に対しゲートを設け、工１０儒で、このゲートを切替え
て、バス巾変換を行うようにシ、ラッチを設けないよう
にしえものである。
（５）実施例
以下、実施例を用いて本発明を詳述する。
第１図は本発明の一実施例のブロック図、第２図はタイ
ムチャートである。図中１はＭＰＵ、２゜３はゲート、
４は１１０回路（以下Ｉ１０と称す）、５はタイミング
コントロール回路、５はＪＫフリップ７０ツブ、７はＤ
ＭＡ（ダイレフトメそリアクセス）コントロール回路、
８はサービスイン信号線、９はサービスアウト信号線、
１０は共通バス、１１は内部バスでるる。
ムチャートである。図中１はＭＰＵ、２゜３はゲート、
４は１１０回路（以下Ｉ１０と称す）、５はタイミング
コントロール回路、５はＪＫフリップ７０ツブ、７はＤ
ＭＡ（ダイレフトメそリアクセス）コントロール回路、
８はサービスイン信号線、９はサービスアウト信号線、
１０は共通バス、１１は内部バスでるる。
また、共通パスｌＯは例えば２バイトのデータを並列に
転送できる１６本の信号線で構成され、内部バス１１は
１バツトのデータを並ダリに転送できる８本の信号線で
構成される。
転送できる１６本の信号線で構成され、内部バス１１は
１バツトのデータを並ダリに転送できる８本の信号線で
構成される。
第２図において、ｔはフリップフロップ６の一°方の出
力信号でやり、この場合、ゲート３に供給される信号を
示す〇 更にまた、ゲート回路２及び３は、一方が必ず開状態と
なる様、７リツプフ四ツグ６によりて制御されており、
バス１０と、ｌ１０４との間でデータ転送していない期
間は固定的に、一方のゲート、本実施例の場合ゲート２
が開状態となる機制御される。
力信号でやり、この場合、ゲート３に供給される信号を
示す〇 更にまた、ゲート回路２及び３は、一方が必ず開状態と
なる様、７リツプフ四ツグ６によりて制御されており、
バス１０と、ｌ１０４との間でデータ転送していない期
間は固定的に、一方のゲート、本実施例の場合ゲート２
が開状態となる機制御される。
以下第２図のタイムチャートを参照して第１図の動作を
ａ明するり ■ ｌ１０４より、バスｌ０ＩＣデータを送信する場合
、ｌ１０４は先ずタイミングコントローラ５を起動する
。タイミングコントローラ５ｔ［１８に対し、サービス
イン信号ｓｖｉを供給して、受信貴の装置、本例の場合
ＤＭＡコント京−ルール回路−タが送信される旨通知す
る。
ａ明するり ■ ｌ１０４より、バスｌ０ＩＣデータを送信する場合
、ｌ１０４は先ずタイミングコントローラ５を起動する
。タイミングコントローラ５ｔ［１８に対し、サービス
イン信号ｓｖｉを供給して、受信貴の装置、本例の場合
ＤＭＡコント京−ルール回路−タが送信される旨通知す
る。
工１０４はこの時、内部バス１１に１バイトのデータを
供給し、グー）２によって接続されている共通バス１０
の一部に、データを供給する。
供給し、グー）２によって接続されている共通バス１０
の一部に、データを供給する。
つぎに、タイミングコントローラ５がフリップフロッグ
６の状態を切替える様、フリップフロラ／’６に対し、
パルスを供給する。この時、ｌ１０４にも、この信号が
供給される。フリップフはラグ６は状態を切替え、ゲー
ト３を開状態とし、グーＦ２を開状態とする。一方、ｌ
１０４は前述のタイミング信号によって、次の１バイト
のデータを内部パスに出力する。このデータはゲート３
を介し、共通パス１０の他の一部のバス線に供給される
。
６の状態を切替える様、フリップフロラ／’６に対し、
パルスを供給する。この時、ｌ１０４にも、この信号が
供給される。フリップフはラグ６は状態を切替え、ゲー
ト３を開状態とし、グーＦ２を開状態とする。一方、ｌ
１０４は前述のタイミング信号によって、次の１バイト
のデータを内部パスに出力する。このデータはゲート３
を介し、共通パス１０の他の一部のバス線に供給される
。
受信側にあるＤＭＡコントロール回路７は全てのデータ
が受信される所定時間後、サービスアウト信号ＳｖＯを
信号？ｓ９上に供給して、デサービスイン信号Ｓｖｉを
立下げ、且つ、フリップフロップ６に状態変化指示信号
を供給し、基の状態に戻る。
が受信される所定時間後、サービスアウト信号ＳｖＯを
信号？ｓ９上に供給して、デサービスイン信号Ｓｖｉを
立下げ、且つ、フリップフロップ６に状態変化指示信号
を供給し、基の状態に戻る。
１、紀 ＭＰＵＩより、、ｌ１０４ヘデータを送信する
場合ＭＰＵＩＦｉ、共通バス１１１１０の一部１０’Ｋ
Ｉ／−０４にデータを転送する旨のコマンドを供給する
。この時、ｘ１０＠はゲート２が開状態ＫＴｏＤこのコ
マンドが、ゲート２を介し、Ｉｌｏに供給される。Ｉｌ
ｏはこのコマンドを判別し、データが転送されて米る事
を知ると、タイミングコント四−２５を動作させ、サー
ビスイン信号を立上げさせる。
場合ＭＰＵＩＦｉ、共通バス１１１１０の一部１０’Ｋ
Ｉ／−０４にデータを転送する旨のコマンドを供給する
。この時、ｘ１０＠はゲート２が開状態ＫＴｏＤこのコ
マンドが、ゲート２を介し、Ｉｌｏに供給される。Ｉｌ
ｏはこのコマンドを判別し、データが転送されて米る事
を知ると、タイミングコント四−２５を動作させ、サー
ビスイン信号を立上げさせる。
サービスイン信号Ｓｖｉが立上った時点より、ＭＰＵＩ
は２バイトのデータ全てを共通バス１０号ＳＶｉを発生
した時よシ、所定時間後、切替える。
は２バイトのデータ全てを共通バス１０号ＳＶｉを発生
した時よシ、所定時間後、切替える。
従って、内部バス１１には先ず、共通バスのデータの一
部１０′が、後行して他方のデータが、取込まれ、ｌ１
０４に供給される。
部１０′が、後行して他方のデータが、取込まれ、ｌ１
０４に供給される。
ＭＰＵＩは、前述のＤＭＡコントロール回路７と同様に
して所定時間後に、チービスアウト信号ＳｖＯを発し、
全ての回路が初期状態に戻る。
して所定時間後に、チービスアウト信号ＳｖＯを発し、
全ての回路が初期状態に戻る。
（６） 効果
以上ｉｔｔ明した橡に本発明によれば、バス巾のる０
第１図は本発明の一実施例のブロック図第２図は本発明
の一実施例のタイムチャートである。 図中、１＃：ｔマイクロプロ七ツサ、２，３はゲート、
４は入出カーｘｆｋ、５ｔ；ｉタイミングコントローラ
、６はフリップフロップ、１０は共通バス、１１は内部
バスである。
の一実施例のタイムチャートである。 図中、１＃：ｔマイクロプロ七ツサ、２，３はゲート、
４は入出カーｘｆｋ、５ｔ；ｉタイミングコントローラ
、６はフリップフロップ、１０は共通バス、１１は内部
バスである。
Claims (1)
- 送受されるべきデータが供給される共通バス線と、該共
通バス線の並列データよシ少ない並列データを取扱う送
受手段とを有し、共通バスと、送受手段との閏で、該共
通バス線の並列データ分のデータを送受する・データ転
送制御方式において、該共通バスと、送受手段とに接続
された複数のゲート回路であって、各々送受手段の取扱
う並列データ毎に、グループ化し、グループ毎にデータ
を送受可能とするゲート回路群と、転送開始信号に従っ
て、該ゲート回路群をグループ毎に順次動作させ、共通
バス線の所定数と、送受信手段を接続せしめ戸手段とを
設け、皺ゲートを切替える仁とにより全ての共通バス線
と、送受信装置との間でデータの送受を行うことを特徴
とするデータ転送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21401181A JPS58114119A (ja) | 1981-12-26 | 1981-12-26 | デ−タ転送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21401181A JPS58114119A (ja) | 1981-12-26 | 1981-12-26 | デ−タ転送制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58114119A true JPS58114119A (ja) | 1983-07-07 |
Family
ID=16648784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21401181A Pending JPS58114119A (ja) | 1981-12-26 | 1981-12-26 | デ−タ転送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58114119A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60211557A (ja) * | 1984-04-06 | 1985-10-23 | Seiko Epson Corp | ダイレクトメモリアクセス制御回路 |
| EP0313064A2 (en) * | 1987-10-23 | 1989-04-26 | Digital Equipment Corporation | Bus data path control scheme |
-
1981
- 1981-12-26 JP JP21401181A patent/JPS58114119A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60211557A (ja) * | 1984-04-06 | 1985-10-23 | Seiko Epson Corp | ダイレクトメモリアクセス制御回路 |
| JPH0330899B2 (ja) * | 1984-04-06 | 1991-05-01 | Seiko Epson Corp | |
| EP0313064A2 (en) * | 1987-10-23 | 1989-04-26 | Digital Equipment Corporation | Bus data path control scheme |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1147421A (en) | Data-transfer controlling system | |
| DE60029118D1 (de) | Asynchrone zentralisierte multikanal-dma-steuerung | |
| US4485436A (en) | System for selecting interfaces on a priority basis | |
| JPS58114119A (ja) | デ−タ転送制御方式 | |
| JPS61208331A (ja) | シリアルデータ通信方式および装置 | |
| JPS6113662B2 (ja) | ||
| JP2851856B2 (ja) | 画像データ送出装置および画像形成装置 | |
| JPS6121725Y2 (ja) | ||
| JPH06152656A (ja) | 転送制御方式 | |
| JPH0681158B2 (ja) | デ−タ転送制御装置 | |
| JPH0870295A (ja) | 信号伝送方法 | |
| JPH01240042A (ja) | ローカルエリアネットワーク方式 | |
| JPS6123901B2 (ja) | ||
| JPS59212049A (ja) | リングネツトワ−ク制御方式 | |
| JPS648865B2 (ja) | ||
| JPH0365844A (ja) | データ転送装置 | |
| JPS62174853A (ja) | 通信制御処理装置 | |
| JPH044619B2 (ja) | ||
| JPH02157959A (ja) | 情報処理装置の情報転送方式 | |
| JPS61246861A (ja) | デ−タ転送制御方式 | |
| JPS6325757A (ja) | 情報処理装置の通信制御方式 | |
| JPH07200467A (ja) | バス伝送方式 | |
| JPH0264840A (ja) | データ転送装置 | |
| JPH01291350A (ja) | チャネル装置 | |
| JPS6468156A (en) | Data transfer system |