JPS58106927A - デ−タの標本化速度変換回路 - Google Patents
デ−タの標本化速度変換回路Info
- Publication number
- JPS58106927A JPS58106927A JP20519081A JP20519081A JPS58106927A JP S58106927 A JPS58106927 A JP S58106927A JP 20519081 A JP20519081 A JP 20519081A JP 20519081 A JP20519081 A JP 20519081A JP S58106927 A JPS58106927 A JP S58106927A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- sampling
- sampling frequency
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発＠０技省分野
本発明は、データの標本化速度変換回路に関し、４１に
相異なる標本化周波数間における相互デイノタル接続を
行うためのデータの標本化速度変換回路に関する。
相異なる標本化周波数間における相互デイノタル接続を
行うためのデータの標本化速度変換回路に関する。
（２）技術の背景
一般に、異種標本化周波数間における相互ｆ”イジタル
接続を行う場合に、ディノタルフィルタ部に用いるデイ
ノダルｒ−タ読込み回路においてデータの標本化速度変
換回路が必要でめる。
接続を行う場合に、ディノタルフィルタ部に用いるデイ
ノダルｒ−タ読込み回路においてデータの標本化速度変
換回路が必要でめる。
例えば、映像信号を例にとると、−万の装置の標本化周
波数が（１３１５）・−’ｇｃでめシ、他方の装置の標
本化周波数が４・／Ｉｃである場合に、（１３１５）・
／Ｉｃから４・／ＩＣへの速度変換を行う必要がある。
波数が（１３１５）・−’ｇｃでめシ、他方の装置の標
本化周波数が４・／Ｉｃである場合に、（１３１５）・
／Ｉｃから４・／ＩＣへの速度変換を行う必要がある。
（３） 従来技術と問題点
従来、前記の如き標本化速度変換回路としては、第１Ｓ
Ｋ示されるように、入力データを２０倍の標本化周波数
において標本化し、５２・／Ｉｃの標本化データを形成
した後に、標本データを１３分の１に低減して、４惨／
５ｃｏＩＩ本化周ａａにおいて出力するように構成する
ことが一般的でめる・ところが、このような構成におい
ては、回４における最大屑数波は５２ ・／ ｓｃ （
１８６ｋｌＨｚ ） Ｋなり、超高速回路が必要とな９
、実現が困難で６９、また実現できたとしても非常に高
価格になるという問題がある。
Ｋ示されるように、入力データを２０倍の標本化周波数
において標本化し、５２・／Ｉｃの標本化データを形成
した後に、標本データを１３分の１に低減して、４惨／
５ｃｏＩＩ本化周ａａにおいて出力するように構成する
ことが一般的でめる・ところが、このような構成におい
ては、回４における最大屑数波は５２ ・／ ｓｃ （
１８６ｋｌＨｚ ） Ｋなり、超高速回路が必要とな９
、実現が困難で６９、また実現できたとしても非常に高
価格になるという問題がある。
（４）発明の目的
本発明の主な目的は、前記の従来形の問題点にかんがみ
、シリアル入力データをｎビットのノやラレルデータに
変換した後に該パラレルデータを選択的に出力させると
いう着想にもとづき、超高速回路を必要とせず経済的な
構成が可能である、ｒ−夕の標本化速度変換回路を提供
することにある。
、シリアル入力データをｎビットのノやラレルデータに
変換した後に該パラレルデータを選択的に出力させると
いう着想にもとづき、超高速回路を必要とせず経済的な
構成が可能である、ｒ−夕の標本化速度変換回路を提供
することにある。
（５） 発明の構成
本発明においては、相異なる標本化周波数間にオケる相
互ディジタル接続を行うためのデータの標本化速度変換
回路で６って、ｆｉｌｃ）標本化周波数を有するシリア
ル入力データｉｎビットの７４ラレルデータに変換する
直並列変換回路と、＃ｎビットのパラレルデータが入力
される選択回路と、該第１の標本化周波数のタロ、り信
号を入力して第２の標本化周波数のクロ、り信号を発生
する位相同期ルーノとを有し、該選択回路において所定
の順序に従って選択されることにより１［ｎピットの）
４ラレルデータが該第２の標本化周波数のシリアルデー
タに変換されて出力されるととｔ−特徴とする、データ
の標本化速度変換回路が提供される。
互ディジタル接続を行うためのデータの標本化速度変換
回路で６って、ｆｉｌｃ）標本化周波数を有するシリア
ル入力データｉｎビットの７４ラレルデータに変換する
直並列変換回路と、＃ｎビットのパラレルデータが入力
される選択回路と、該第１の標本化周波数のタロ、り信
号を入力して第２の標本化周波数のクロ、り信号を発生
する位相同期ルーノとを有し、該選択回路において所定
の順序に従って選択されることにより１［ｎピットの）
４ラレルデータが該第２の標本化周波数のシリアルデー
タに変換されて出力されるととｔ−特徴とする、データ
の標本化速度変換回路が提供される。
（６）発明の実施例
本発明の一実施列としてのデータの標本化速度変換回路
が第２図に示される。第２図の回路は、位相同期ルーｆ
回路２１、直並列ｆ洟回鮎２２、データ選択１ａ４２３
、出力レジスタ回路２４から構成される。位相同期ルー
グ回路２１は、１／１３分周回路２１１．１／２０分周
回路２１２、位相比較回路２１３、低域通過フィルタ２
１４、電圧制御発振回路２１５を有する。直並列変換回
１１２Ｓ２２は、第１のレジスタ回路群２２１および第
２のレジスタ回路群２２２を有する。第１および第２の
レジスタ回路群はそれぞれ１３１ｉｆのフリッグフロッ
！回路を有す乏。
が第２図に示される。第２図の回路は、位相同期ルーｆ
回路２１、直並列ｆ洟回鮎２２、データ選択１ａ４２３
、出力レジスタ回路２４から構成される。位相同期ルー
グ回路２１は、１／１３分周回路２１１．１／２０分周
回路２１２、位相比較回路２１３、低域通過フィルタ２
１４、電圧制御発振回路２１５を有する。直並列変換回
１１２Ｓ２２は、第１のレジスタ回路群２２１および第
２のレジスタ回路群２２２を有する。第１および第２の
レジスタ回路群はそれぞれ１３１ｉｆのフリッグフロッ
！回路を有す乏。
第２図のｔｇＩＪ１２１においては、第１の標本化周波
数（１３１５）・ｆｇｃを有するクロ、り信号ＣＬＫＩ
が位相同期ルーｆ回路２１の分周囲路２１１に人力され
るとともに第１のレジスタ回路群２２１のフリップフロ
、グ回Ｉｓの各個のクロ、り人力に人力される。位相同
期ルーグ回＃ｓ２１においては、１／１３分周回路２１
１および１ ／２０分周回路２１２の出力がそれぞれ位
相比較回路２１３に人力され、位相比較回路２１３の出
力は低域通過フィルタ２１４および電圧制御発振回路２
１５ｆ：介して１／２０分周回Ｍ２１２に入力される。
数（１３１５）・ｆｇｃを有するクロ、り信号ＣＬＫＩ
が位相同期ルーｆ回路２１の分周囲路２１１に人力され
るとともに第１のレジスタ回路群２２１のフリップフロ
、グ回Ｉｓの各個のクロ、り人力に人力される。位相同
期ルーグ回＃ｓ２１においては、１／１３分周回路２１
１および１ ／２０分周回路２１２の出力がそれぞれ位
相比較回路２１３に人力され、位相比較回路２１３の出
力は低域通過フィルタ２１４および電圧制御発振回路２
１５ｆ：介して１／２０分周回Ｍ２１２に入力される。
従って、電８Ｅｌｉｔｌ１ｍ発振回路２１５０出力［オ
イテは、第２の標本化周波数４・／Ｉｃを有するクロ、
り信号ＣＬＫ２が得られる。
イテは、第２の標本化周波数４・／Ｉｃを有するクロ、
り信号ＣＬＫ２が得られる。
入力データＤＡＴＡ −Ｉ 、 Ｐ 、は、第１のレジ
スタ回１７８０２２１ Ｏｊｌ １１ＲＯ７リ９７’
７０．７”（１）Ｋ：入力され、このブリ、グフロッｆ
（１）の出力は、第２段のフリ、！フロｖ７”（ｚ）に
入力されるとともにａＩ２のレジスタ回路群の第１段の
フリッｆ７０ッ均ツに入力される。以下同様に、第１の
レジスタ回路＃２２１の各段のアリ、グフロ、グの出力
は次段のフリ、！フロッグに入力されるとと−に第２の
レジスタ回路群２２２の同一段のフリラグフロッグに入
力される。第２のレジスタ回路群の各段のクロック入力
には、分周ｔｇ回路２１２からのクロ。
スタ回１７８０２２１ Ｏｊｌ １１ＲＯ７リ９７’
７０．７”（１）Ｋ：入力され、このブリ、グフロッｆ
（１）の出力は、第２段のフリ、！フロｖ７”（ｚ）に
入力されるとともにａＩ２のレジスタ回路群の第１段の
フリッｆ７０ッ均ツに入力される。以下同様に、第１の
レジスタ回路＃２２１の各段のアリ、グフロ、グの出力
は次段のフリ、！フロッグに入力されるとと−に第２の
レジスタ回路群２２２の同一段のフリラグフロッグに入
力される。第２のレジスタ回路群の各段のクロック入力
には、分周ｔｇ回路２１２からのクロ。
り信号ＣＬＫ ３が人力され石。
従って、第１のレジスタ回路２２１の各段ＶＣは、第３
図に示されるように入力データ列ＤＡＴＡ−１，Ｐ。
図に示されるように入力データ列ＤＡＴＡ−１，Ｐ。
の連続した１３ピ、トが読込まれる。ｇｌのレジスタ回
路２２１に読込まれたシリアルなデータは入局波数１１
５・ｆ８ｃのクロ、り信号ＣＩ、に３１３ピ、トのノ臂
うレルｒ−夕として第２のレジスタ回路２２２の各段に
読込まれる。この１３ビ、トのパラレルデー夕は、選択
回路２３に入力されている。
路２２１に読込まれたシリアルなデータは入局波数１１
５・ｆ８ｃのクロ、り信号ＣＩ、に３１３ピ、トのノ臂
うレルｒ−夕として第２のレジスタ回路２２２の各段に
読込まれる。この１３ビ、トのパラレルデー夕は、選択
回路２３に入力されている。
選択回Ｍ２３において分周回路２１２０カウント数に対
応する制御信号Ｃ０ＮＴ Ｋよシ１３ビットの入力のう
ちの規定された１つが選択されて、出力レジスタ回路２
４に入力される。出力レジスタ回路２４のクロ、り入力
には、位相同期ルーｆ回路２１の出力クロック信号ＣＬ
Ｋ ２が入力されており、それにより選択回Ｊ１ｉ！ｉ
２３の出力が読込まれ、Ｍ３図に示されるような出力デ
ータ列ＤＡＴＡ−０，Ｐ、が化局波＃（１３１５）・／
Ｐｃの入力データ列が、標本化周波数４・ｆｏの出力デ
ータ列に変換される。
応する制御信号Ｃ０ＮＴ Ｋよシ１３ビットの入力のう
ちの規定された１つが選択されて、出力レジスタ回路２
４に入力される。出力レジスタ回路２４のクロ、り入力
には、位相同期ルーｆ回路２１の出力クロック信号ＣＬ
Ｋ ２が入力されており、それにより選択回Ｊ１ｉ！ｉ
２３の出力が読込まれ、Ｍ３図に示されるような出力デ
ータ列ＤＡＴＡ−０，Ｐ、が化局波＃（１３１５）・／
Ｐｃの入力データ列が、標本化周波数４・ｆｏの出力デ
ータ列に変換される。
（７）発明の効果
本発Ｆ！４によれば、異種標本化周波数間における相互
ディジタル接続のための、超高速回路を必要とせずに経
済的に構成されるデータの標本化速度変換回路が提供さ
れ得る。
ディジタル接続のための、超高速回路を必要とせずに経
済的に構成されるデータの標本化速度変換回路が提供さ
れ得る。
第１図は、従来形のデータの標本化速度変換回路の回路
図、 第２図は、本発明の一実施例としてのデータの標本化速
度変換回路の回路図、 第３図は、第２図の回路における入出力データ列を示す
図である。 （符号の説明） １１：周波数増倍回路、１２：分局回路、１３゜１４．
１５：レジスタ回路、２１：位相同期ルー７回路、２１
１．２１２：分周回路、２１３：位相比較回路、２１４
：低域通過フィルタ、２１５：電圧制御発振回路、２２
：直並列変換回路、２２１：第１のレジスタ回路群、２
２２：第２のレジスタ回路群、２３：選択回路、２４；
出力レジスタ回路。 特許出願人 直十通株式会社 ４Ｉ許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士 内 １）幸 男 弁理士 山 口 昭 之
図、 第２図は、本発明の一実施例としてのデータの標本化速
度変換回路の回路図、 第３図は、第２図の回路における入出力データ列を示す
図である。 （符号の説明） １１：周波数増倍回路、１２：分局回路、１３゜１４．
１５：レジスタ回路、２１：位相同期ルー７回路、２１
１．２１２：分周回路、２１３：位相比較回路、２１４
：低域通過フィルタ、２１５：電圧制御発振回路、２２
：直並列変換回路、２２１：第１のレジスタ回路群、２
２２：第２のレジスタ回路群、２３：選択回路、２４；
出力レジスタ回路。 特許出願人 直十通株式会社 ４Ｉ許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士 内 １）幸 男 弁理士 山 口 昭 之
Claims (1)
- 相異なる標本化周波数間における相互ディジタル接続を
行うためのデータの標本化速度変換回路でありて、第１
の標本化周波数を有するシリアル入力データを鳳ビット
のパラレルデータに変換する直並列変換開路と、諌鳳ビ
ットのノ譬うレルデータが入力される選択回路と、骸第
１の標本化周波数のクロツタ信号を入力して第２の標本
化周波数のクロック１号を発生する位相同期ルー！とを
有し、皺遥択回踏において所定ＯＪｌ［序に従りて選択
されることにより腋ａビットｏｉｅラレルデータが錬第
２の標本化周波数のシリアルデータに変換されて出力さ
れることを特徴とする、データの標本・化速度変換回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20519081A JPS58106927A (ja) | 1981-12-21 | 1981-12-21 | デ−タの標本化速度変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20519081A JPS58106927A (ja) | 1981-12-21 | 1981-12-21 | デ−タの標本化速度変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58106927A true JPS58106927A (ja) | 1983-06-25 |
| JPH0117617B2 JPH0117617B2 (ja) | 1989-03-31 |
Family
ID=16502889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20519081A Granted JPS58106927A (ja) | 1981-12-21 | 1981-12-21 | デ−タの標本化速度変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58106927A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60253311A (ja) * | 1984-05-30 | 1985-12-14 | Hitachi Ltd | デイジタルフイルタ |
| JPH02279014A (ja) * | 1989-04-20 | 1990-11-15 | Fujitsu General Ltd | 標本化周波数変換装置 |
-
1981
- 1981-12-21 JP JP20519081A patent/JPS58106927A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60253311A (ja) * | 1984-05-30 | 1985-12-14 | Hitachi Ltd | デイジタルフイルタ |
| JPH02279014A (ja) * | 1989-04-20 | 1990-11-15 | Fujitsu General Ltd | 標本化周波数変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0117617B2 (ja) | 1989-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5223833A (en) | Serial-parallel converting circuit | |
| JPH04227122A (ja) | ディジタルクロック変換回路 | |
| JPS59224972A (ja) | 画像変倍処理装置 | |
| US5128673A (en) | Signal generator for generating a delayed clock signal | |
| US3825831A (en) | Differential pulse code modulation apparatus | |
| JPS58106927A (ja) | デ−タの標本化速度変換回路 | |
| JPH077437A (ja) | シリアルパラレル変換回路 | |
| JPH05191272A (ja) | カウンタ回路およびその応用回路 | |
| JPS5952914A (ja) | デマルチプレクサ | |
| JPH06311025A (ja) | アップダウンカウンタ回路 | |
| JPS62110323A (ja) | 周波数−ディジタル変換回路 | |
| JPH0117618B2 (ja) | ||
| JPH042216A (ja) | 周波数変換回路 | |
| JPS62233931A (ja) | パラレル・シリアル変換器 | |
| CA1195003A (en) | Arrangement for converting the sampling frequencies of n time discrete or digital signals | |
| JPS59207733A (ja) | Ａ／ｄコンバ−タ | |
| JPS6087517A (ja) | 可変遅延回路 | |
| SU1599995A1 (ru) | Устройство дл преобразовани импульсно-кодомодулированных сигналов в дельта-модулированные сигналы | |
| JPS62175011A (ja) | Ｎ逓倍回路 | |
| JP2734287B2 (ja) | サンプリングクロック情報生成回路 | |
| JPH01226220A (ja) | アナログ／デジタル変換装置 | |
| JPH0350453B2 (ja) | ||
| JPH0563562A (ja) | デイジタル位相同期回路 | |
| JPH0795047A (ja) | 分周回路 | |
| JPS60159935A (ja) | １０進デ−タ形式変換回路 |