JPS60159935A - １０進デ−タ形式変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、パック形式およびゾーン形式の１０進デー
タが適用されるデータ処理装置に好適する１０進データ
形式変換回路に関する。

〔発明の技術的背景とその問題点〕

１０進数の表現形式には、ノ臂ツク形式とゾーン形式が
ある。パック形式では、１０進数１桁が４ビツトで表現
されるので、第１図に示すように１バイトで２桁の１０
進数が表現される。

これに対し、ゾーン形式では、第２図（ａ）〜（ｄ）に
示すように、１０進数１桁１、が１バイトで表現される
。

一般に、加減乗除などの処理では、ノ臂ツク形式の１０
進データが適用される。これは／４’　ツク形式の方が
効率が良いためである。しかし、データ入出力は文字コ
ードで行なわれるため、入出力時には、数字のコード表
現と／４ツク形式との変換が必要となる。この画形式間
の変換は、第３図（ａ）　、　（ｂ）に示すように１桁
単位で行なわれていた。第３図に示す方式は、単順であ
シ、ファームウェアでもハードウェアでも実現できるが
、処理が１桁単位で行なわれるため次に示す欠点があっ
た。

■　変換対象データのデータ長が長い場合、処理に長時
間を要する。

■　形式変換後のデータをレジスタ等にストアするとき
に、バイト単位、或いは４ピ。

ト単位で１き込みができない場合には、レジスタ等に書
き込み済みのデータを読み出し、当該データとパッキン
グをして省き込むなどの複雑な処理が必要となる。

〔発明の目的〕

この発明は上記事情に鑑みてなされたものでその目的は
、１０進データ形式変換が、データ入出力処理に適した
データ長を単位として高速に行なえる１０進データ形式
変換回路を提供することにある。

〔発明の概要〕

この発明では、２ｎバイト幅の入力データラインと、ｎ
個の第１乃至第４選択回路と、１個の第５選択回路と、
制御部とが設けられるｏｎ個の第１選択回路は、入力デ
ータライン上の１０進のデータ変換対象入力データＤＩ
を構成するｍ（ｍ＝４ｎ’）個の４ビツト部分入カデー
タＤＩ、（最上位）〜ＤＩ、、　（最下位）のうちのｎ
個の部分入力データＤＩｊ　（但し、ｉは０≦ｉ〈ｍ／
２を満足する偶数）に対応して設けられ、対応するデー
タＤＩｊ　、ゼロデータ、またはゾーンデータのいずれ
か一つｆｊｆ：第１部分出力データＤＯｉとして選択出
力する。また、ｎ１ｉｌｌの稟２ノ因択回路は、ｎ１ｉ
６ａの部分入力データＤＩｊ　（但し、ｉは０ぐｉ＜ｍ
／２を満足する奇数）に対応して設けられ、対応するデ
ータＤＩｊ、ゼロデータ、または部分入力データＤＩｋ
（ｋ＝　（ｍ＋　ｉ　−１）／　２　）のいずれか一つ
を第２部分出カデータＤｏｉとして選択出力する。また
、ｎ個の第３選択回路は、ｎ個の部分入力データＤＩ　
ｉ（但Ｌ、ｓ　ｕ　ｍ　／　２≦ｓ＜ｍＴｈ満足する偶
数）に対応して設けられ、対応するデータＤＩ、ｊ、ゼ
目データ、ゾーンデータ、または部分入力データＤＩｊ
（ｊ＝２ｊ−ｍ＋１　）のいずれか一つを第３部分出力
データＤＯｉとして１択出力する。また、ｎ−１個の第
３ｉＡ択回路は、ｎ−１個の部分入力データＤＩｊ（但
し、ｉはｍ／２（ｊ（ｍ−１を満足する奇数）に対応し
て設けられ、対応するデータＤｌｊ１ゼロデータ、部分
入力データＤＩｊ（Ｊ　＝２４−ｍ＋１　）、または部
分入力データＤＩｋ（ｋ＝（ｍ＋ｊ−１）／２）のいず
れか一つを第４部分データＤＯｊとして選択出力する。

更に第５選択回路は、部分入力データＤＩｚ　（Ｓ＝ｍ
　１　）に対応して設けられ、当該データＤＩｉ、また
はゼロデータのいずれか一方ｔ−最下位の第５部分デー
タＤＯｊ　（即ち、Ｄｏｍ−１）として選択出力する。

これら第１乃至第５選択回路は、制御部によシ１０進デ
ータ形式変換動作モード指定情報に応じて制御される。

〔発明の実施例〕

第４図は、この発明の一実施例に係るｌＯ進データ形式
変換回路の回路構成を示す。なお、この実施例回路で取
ル扱われる処理対象データ（変換対象入力データ）のデ
ータ長は３２ピツト（４バイト）である。第４図におり
て、１０は２ｎバイト、例えば４パイ）　（ｎ　＝　２
　）幅の入力データラインである。入力データライン１
０上の処理対象データＤＩは４ビツトに等分割されて処
理される。この分割データを部分処理対象データ（部分
入力データ）と称す。部分処理対象データの個数ｍは４
ｎｓ即ち８である。

これら８（ｍ）個の部分処理対象データを上位よシ、Ｄ
ＩＯｒ　Ｄｌｌ　＋・・・ＤＩ６（ＤＩｒｒｌ−２）　
、　ＤＩ。

（ＤＩ、、　）と称す。

２０は、データＤＩ□を＠１＃側入力、ゾーンデータＺ
（４ビツト）ヲ＠０”仙人力とするセレクタである。セ
レクタ２０は、信号ＰＳＥＶＩ　、ＰＫＺＣｌが供給さ
れる端子８．Ｅ會有する。２１は、データＤＩ、を″０
″側入力、データＤＩ、を″′１＃側入力色入力セレク
タである。セレクタ２１は、信号ＰＳＯＤＪ　、　ＰＩ
）ＺＲ４が供給される端子Ｓ、Ｅ’ｉ有する。２２は、
データＤＩ２’ｉ＠ｌ”仙人力、ゾーンデータ２を＠０
＃側入力とするセレクタである〇セレクタ２２は、セレ
クタ２ｏと同様に信号ＰＳＥＶＪ　、　ＰＫＺＣＩが供
給される端子Ｓ、Ｅを有する。２３は、データＤＩ、　
ｉ“０＃側入力、データＤＩ５ｉ”ｌ’側大入力するセ
レクタである。セレクタ２３は、セレクタ２１と同様に
信号ＰＳＯＤＩ　。

ＰＤＺＲＪが供給される端子ｓ、Ｅ’ｌ有する。２４は
、データＤＩ４を″′１＃側入力色入力ンデータ２′ｆ
ｃ″０＃側入力とするセレクタである。セレクタ２４は
、信号ＰＳＥＶＪ　、　ＰＥＥＶＪが供給される端子Ｓ
、Ｅｉ有する。２５は、４ビツトのオールゼロデータ（
以下、ゼロデータと称す）’ｅ＠０’側人ツバデータＤ
Ｉ、２６１　＃（ｔｉｌｌ入力とするセレクタである。

セレクタ２５は、信号ＰＫＰＫＯ、ＰＥＥＶＯが１兵給
される端子Ｓ、Ｅｉ有する。２６は、データＤＩｓを′
０＃側入力、データロ工６を′１”仙人力とするセレク
タである。セレクタ２６は、信号ｐｓｏＤｆ　、　ＰＥ
０ＤＪ　カ供給す、ｔＬル端子Ｓ　、　Ｅ　’ｆｃ有す
る。２７は、ゼロデータを″０”仙人力、データＤＩ３
ｔｈ＠ｌ＃側入力とするセレクタである。セレクタ２２
は、信号ＰＫＰＫＯ、ＰＥ０ＰＯが供給される端子Ｓ、
Ｅｔ−有する。２８は、データロ工６を′１”仙人力、
ゾーンデータＺ’ｉ＠０’側入力とするセレクタである
。セレクタ２８は信号ＰＳＥＶムＰＥＥＶＩが供給され
る端子Ｓ、Ｅ’ｉ有する。２９は、ゼロデータを＠０１
側入力、データＤＩ５ｔ−＠ｌ’側入力とするセレクタ
である。セレクタ２９は、信号ＰＫＰＫ（７、ＰＥＥＶ
Ｏが供給される端子Ｓ、Ｅを有する。３０は、データＤ
Ｉ、を１１＃側入力、ゼロブータラ６０”仙人力とする
セレクタである。

セレクタ３０は信号ＰＤＺＲＯが供給される端子Ｓを有
する。セレクタ２０〜２９は、Ｅ入力が“ＬＯＷ”のと
き出力許可状態となシ、Ｓ入力の論理状態に応じて＠０
＃側入力データまたは″１＃側入力データのいずれか一
方金選択出力する。また、セレクタ２０〜２９は、Ｅ入
力が’ＨＩＧＨ”のとき出力ハイインピーダンスとなる
。これに対し、セレクタ３０は出力制御機能を有してい
ない。４０〜４３はゼロデータ全入力とするインバータ
である。インバータ４０　＊　４　Ｊは信号ＰＫＺＣｏ
が供給される端子Ｅ’ｚ有し、インバータ４１．４３は
信号ＰＤＺＲＯが供給される端子Ｅを有する。インバー
タ４０〜４３は、Ｅ入力が”　ＬＯＷ”のとき出力許可
状態と’ｌｘ　Ｄ　、”ｎｘＧＨ＃のとき出力ハイ・イ
ンピーダンスとなる。

５００〜５０７は選択回路である。選択回路５０ｉ（ｉ
＝Ｑ〜７）は、データＤｌｊに対応する如く設けられる
。選択回路５ｏｏはセレクタ２゜およびインバータ４ｏ
からなり、選択回路ｓｏ１はセレクタ２ノおよびインバ
ータ４１からなる。

選択回路５０２はセレクタ２２およびインバータ４２か
らなｐ１選択回路５０３はセレクタ２３およびインバー
タ４３からなる。選択回路５０４はセレクタ２４．２５
からなり、選択回路５０８はセレクタ２６．２７からな
る。また、選択回路５０６はセレクタ２８．２９から７
＆フ、選択回路５θ７はセレクタ３θからなる。選択回
路５００〜５０．の出力は該当回路の構成要素からの各
出力のワイアード・オア出力である。

選択回路５０７の出力は、セレクタ３ｏからの選択出力
である。選択回路５００〜５０７がらの出力データは、
データＤＩに対する１０進データ形式変換データＤＯｉ
構成する４ビツトの部分変換データ（部分出力データ）
Ｄｏｏ（最上位）〜Ｄ０７（最下位）を示す。

６０は選択回路５００〜５０７ｆ制御する制御部である
。制御部６０は、１０進デ一タ形弐ｉ換動作モードを指
定する信号ＰＫＲＯＩ　、　ＰＫＲＩＩ　。

’ｍ０ｃＲｏ　、　０ＵＴＺｏに基づいて、信号ＰＥＥ
Ｖ１７．ＰＥＥＶＪ　。

ＰＫＰＫＯ、ＰＥ０ＤＯ、ＰＥ０ＤＪ　、ＰＤＺＲＯ、
ＰＤＺＲＪ　。

ＰＫＺＣＯ，ＰＫＺＣＩ　、　ＰＳＯＤ７　、　ＰＳＥ
ＶＩ　ｆ生成する。

制御部６００回路構成を第５図に示す。同図において、
インバータ６０１は信号ＰＫＲＪ　Ｊのレベルを反転す
る。インバータ６０１の出力は、オアダート６０２の一
方の入力端子に供給される。

オアダート６０２の他方の入力端子には信号ＰＫＲＯＪ
が供給される。オアゲート６０２の出力は信号ＰＫＰＫ
（＋として用いられると共に、アンドダート６０３，６
０４およびナンドグー）　６０５　。

６０６の一方の入力端子に供給される。アンドグートロ
０３およびナンドダート６０５の他方の入力端子には、
信号ＺＯＣＲＯが供給される。アンドゲート６０３の出
力は信号ＰＫＥＶＯとして用いられ、ナンドダート６°
０５の出力は信号ＰＥＷ１として用いられるＯまた、ア
ンドグー　）　６０４およびナンドダート６０６の他方
の入力端子には、信号０ＵＴＺ　ｏが供給される。アン
ドｆ−）６０４の出力は信号ＰＥ０ＤＯとして用いられ
、ナントゲート６０６の出力は信号ＰＥ０ＤＪとして用
いられる。また、信号０ＵＴＺ　Ｏはバッファｆｆ−）
６０７およびインバータ６０８に供給される。

ドライバ６０７の出力は信号ＲＤＺＲ１７として用いら
れ、インノぐ一タ６０８の出力は信号ＲＤＺＲＪとして
用いられる。また、信号ＺＯＣＲｏはバッファゲート６
０９およびインバータ６１０に供給さレル。バッファゲ
ート６０９の出力は伯°号ＰＫＺＣＯとして用いられ、
インバータ６１０の出力は信号ＰＫＺＣＩとして用いら
れる。また、信号ＰＫＲＯＩはイクスクルーシツオアダ
ート（以下、ＥＸＯＲと称す）６１１およびアンドグー
トロ１２の一方の入力端子に供給される。ＥＸＯＲ１５
１１およびアンドダート６１２の他方の入力端子には信
号ＰＫＰＩＩが供給される。ＥＸＯＲ６１１の出力は信
号ＰＳＯＤＪとして用いられ、アンドダート６１２の出
力は信号ＰＳＥＶＪとして用いられる。制御部り・０に
（図示せずマイクログロダラム制御部から）供給サレル
信号ＰＫＲＯＩ　、　ＰＫＴＬＩＩ　、　ＺＯＣ’ｆｔ
Ｏ。

０ＵＴＺ　ｏの論理の組合せ内容と、動作モードとの対
応関係全下記第１表に示す。

第　１　表 次に１この発明の一実施例の動作を説明する。

選択回路５’Ｏ＃　５０２　（第１選択回路）において
、セレクタ２０．２２の端子Ｅには信号ＰＫＺＣＪが供
給され、インバータ４０．４１の端子Ｅには信号ＰＫＺ
ＣＯが供給される。信号ＰＫＺＣＯ。

ＰＫＺＣＩは、第５図から明らかなよう忙、ＰＫＺＣＩ
７　＝　ＺＯＣＲＯ ＰＫＺＣＩ　＝　ＺＯＣＲ（１１（＝　ｐＨ，ＺＣＯ）
である。したがって、選択回路５０ｏ、５０゜では、Ｚ
ＯＣＲＯ＝　Ｏ（７）ときイ：／Ｊ’ｔ−ｆｉ４０．４
１が有効となり、ゼロデータがデータＤＯｏ、ＤＯ２と
して出力される。これに対し、ＺＯＣＲＯ＝　１のとき
には、セレクタ２０．２２が有効となシ、データＤＩＯ
，ＤＩ２またはゾーンデータ２のいずれか一方が、（端
子、Ｓに供給される）信号ＰＳ］１ｉｖ１に応じて（デ
ータＤｏｏ＃　Ｄｏ２として）選択出力される。信号Ｐ
ＳＥＶＪは、第５図から明らかなよう罠、 ＰＳＥＶＪ　＝　ＰＫＲＯＪ　−ＰＫＲＩＩである。し
たがって、セレクタ２０．２２が有効な場合に、ＰＫＲ
ＯＩ　、　ＰＫＲＪＪが共に１＃であればデータＤｒＯ
，ＤＩ２が選択出力され、それ以外であればゾーンデー
タ２が選択出力される。このように選択回路５０１（但
し、ｉは０≦ｉ　＜　ｍ　／　２を満足する偶数であＪ
）、ｍ＝８のこの例では０゜２である）は、信号ＰＫＺ
ＣＯ、ＰＫＺＣＩ　、　ＰＳＥＶＩ　Ｉ／Ｃ応じて（即
ち、ＰＫＲＯＩ　、　ＰＫＲＪＪ　、　ＺＯＣＲＯに応
じて）データＤＩｊ　、ゼロデータ、またはゾーンデー
タ２のいずれか一つをデータＤＯｉとして出力する。

次に、選択回路ｓｏ１．５ｏ３（第２選択回路）の動作
を説明する。選択回路５０１　＊　５０３において、セ
レクタ２１．２３の端子Ｅには信号ＰＤＺＲＩが供給さ
れ、インバータ４１．４３の端子Ｅには信号ＰＤＺＲＯ
が供給される。信号ＰＤＺＲＯ。

ＰＤＺＲＩは、第５図から明らかなように、ＰＤＺＲＯ
＝　０ＵＴＺＯ ＰＤＺＲＩ　＝　０ＵＴＺ□　（＝　ＰＤＺＲＯ）であ
る。したがって、選択回路５０１　＃　５０　Ｂでは、
０ＴＪＴｚＯ＝　０　Ｏ（！：きインバー　ｐ　４１　
、４３が有効となり、ゼロデータがデータＤｏ１．　Ｄ
ｏ３として出力される。これに対し、０ＵＴｚＯ＝１の
ときには、セレクタ２１．２３が有効となシ、データＤ
Ｉ、　、　ＤＩ３またはデータＤＩ４．　ＤＩ５のいず
れか一方が、（端子Ｓに供給される）信号ＰＳＯＤＩに
応じて（データＤｏ１．　Ｄｏ３として）選択出力され
る。信号ＰＳＯＤＪは第５図から明らかなように ＰＳＯＤ７　＝　ＰＫＲＯＩ■ＰＫＲ７Ｊである。した
がって、セレクタ２１．２３が有効な場合に、ＰＫＲＯ
Ｉ　＝　ＰＫＲＩＩであれば（ＰＳＯＤＪ＝０となるた
め）データＤ１１．　ＤＩ、が選択出力され、ＰＫＲ□
Ｊ笑ＰＫＲＩＪであれば（ｐｓｏＩ）ｆｆ　＝　１とな
るため）データＤ■４．Ｄ■５が選択出力される。

このように選択回路５０ｉ（但し、ｉは０＜ｊ＜ｍ／２
を満足する奇数であ、９、ｍ＝８のこの例では１゜３で
ある）は、信号ＰＤＺＲＯ、ＰＤＺＲｆｆｉ　、　ＰＳ
ＯＤ７に応じて（即ち、ＰＫＲＯＩ　、　ＰＫＲＩＩ　
、　０ＵＴＺＯに応じて）データＤＩｊ、ゼロデータ、
またはデータＤＩｋ（但し、ｋ＝（ｍ＋ｊ−１）／２）
のいずれか一つをデータＤＯｉとして出力する。

次に、選択回路ｓｏ４　、ｓｏ６　（第３選択回路）の
動作を説明する。選択回路５０４，５０６において、セ
レクタ２４．２８の端子Ｅには信号ＰＥＥＶＩが供給さ
れ、セレクタ２５．２９の端子Ｅには信号ＰＥＥＶＯが
供給される。信号ＰＥＫＶＯ。

ＰＥＥＶＪは、第５図から明らかなように、ＰＥＥＶＯ
＝　ＺＯＣＲＯ・（ＰＫＲ（７７−ＰＫＲＩＩ　）＝　
ＺＯＣＲＯ・（ＰＫＲＯＩ　＋　ＰＫＲＩＩ　）ＰＥＥ
ＶＩ　＝　ＰＥＥＶＪ である。ＰＴＤＥＶＯ＝　０　トなるツバ、ＺＯＣＲｏ
　＝　０またはＰＫＲＯＪ　＝　ＰＫＲＩＩ　＝　０の
場合である。一方、ＰＥＦｉ：ｖ１＝　ＯとなるのはＺ
ＯＣＲＯ＝　１　テ、且つ、ＰＫＲＯＪ　、　ＰＫＲＩ
Ｉの少なくとも一方が＠１”の場合である。

前者の場合、選択回路５０４　ｈ　５０６では、セレク
タ２５．２９が有効となり、ゼロデータまたはデータＤ
Ｉ１．　ＤＩ５のいずれか一方が、（端子Ｓに供給され
る）信号ＰＫＰＫＯに応じて（データＤ０４．ＤＯ６と
して）選択出力される。

信号ＰＫＰＫＯけ第５図から明らかなようにＰＫＰＫＯ
＝　ＰＫＲＯＩ・ＰＫＲＩＩ＝　ＰＫＲＯＩ　＋　ＰＫ
ＲＩＩ である。ＰＫＰＫＯ＝　ｌとなるのは、ＰＫＲＯＩ　＝
ＰＫＲ１１＝０の場合である。したがって、セレクタ２
５゜２９が有効な場合に、ＰＫＲＯＩ　＝＝　ＰＫＲＩ
Ｉ　：　ＱであればデータＤＩ１．　ＤＩ、が選択出方
され、それ以外であればゼロデータが選択出力される。

一方、後者の場合、選択回路５０４，５０６では、セレ
クタ２４．２８が有効となシ、データｏｒ、　、　ＤＩ
６ｔたはゾーンデータ２のいずれか一方が、（端子Ｓに
供給される。）信号ｐｓｇｖ−１に応じて（データＤｏ
４．　Ｄｏ６として）選択出力される。前述したように
ＰＳＥＶＪ　＝　ＰＫＲＯＩ　・ＰＫＲＪＪである。し
たがって、セレクタ２４．２８が有効な場合に、ＰＫＲ
ＯＩ　＝　ＰＫＲＪＪ　＝　１であればデータＤＩ。、
　ＤＩ、が選択出力され、それ以外であればゾーンデー
タ２が選択出力される。

このように選択回路ＳＯ，；（但し、ｉはｍ／２≦ｉ＜
ｍｗ満足する偶数であｆ）、ｍ＝８のこの例では４，６
である）は、信号ＰＥＢＶＯ、ＰＥＥｖｌ。

ＰＫＰＫＯ，ＰＳＥＶＩに応じて（即ち、ＰＫＲＯＩ　
。

ＰＫＲＩＩ　、　ＺＯＣＲＯに応じて）データＤ１．ｔ
％ゼロデーメ、ゾーンデータｚ１またはデータｎＩｊ（
ｊ＝２ｉ−ｍ＋１）のいずれか一つをデータＤＯｊとし
て出力する。

次に、選択回路５０ｓ（第４選択回路）の動作を説明す
る。選択回路５０Ｂにおいて、セレクタ２６．２１の端
子Ｅには信号ＰＥ０ＤＪ　、ＰＥ０Ｄ１７が供給される
。信号ＰＥ０ＤＩ７　、％ＰＥ０ＤＪは、第５図＝　０
ＵＴＺ７−　（ＰＫＲＯＪ　＋　ＰＫＲＪＪ　）ＰＥＯ
ＤＪ　＝　ＰＥ０Ｄ（７ である。ＰＥ０ＤＯ＝　０となるのは、０ＵＴＺＩ）　
＝　０またはＰＫＲＯＪ　＝　ＰＫＲｈ＝００場合であ
る。一方、ＰＥ０ＤＪ　＝　０となるのは０ＵＴＺＯ＝
　１で、且つ、ＰＫｎｏｌ　、　ＰＫＲＪＪの少なくと
も一方が１１＃の場合である。

前者の場合、選択回路５０．では、セレクタ２７が有効
となシ、ゼロデータまたはデータＤＩ、のいずれか一方
が、（端子Ｓに供給される）信号ＰＫＰＫＯに応じて（
データＤＯ５として）選択出力される。前述したように
、ＰＫＰＫＯ＝１となるのはＰＫＦｔｏｌ　＝　ＰＫＲ
ＪＪ　＝　Ｏの場合である。したがって、セレクタ２１
が有効な場合に、ＰＫＲＯＩ＝　ＰＫＲＩＩ　＝　Ｏで
あればデータＤＩｊが選択出力され、それ以外であれば
ゼロデータが選択出力される。

一方、後者の場合、選択回路５０１１では、セレクタ２
６が有効となシ、データＤＩ５またはデータＤＩ６のい
ずれか一方が、（端子Ｓに供給される）信号ＰＳＯＤ４
に応じて（データＤＯ５として）選択出力される。前述
したようにＰＥ０Ｄ１　＝ＰＫＲＯ１■ＰＫＲ７Ｊであ
る。したがって、セレクタ２６が有効な場合に、ＰＫＲ
（７１電ＰＫＲＪＪアあれば（ＰＳＯＤＪ＝０となるた
め）データＤＩ、が選択出力され、ＰＫＲＯＪζＰＫＲ
ＩＩであれば（ＰＳＯＤＪ　＝　１となるため）デニタ
ＤＩ６が選択出力される。

このように選択回路５０ｉ（但し、ｉはｍ／２（ｉ（ｍ
−１を満足する奇数であＦ）、ｍ＝＝８のこの例では５
である）は、信号ＰＥ０ＤＯ，ＰＢＯＤＪ　、ＰＫＰＫ
Ｏに応じて（即ち、ＰＫＲＯＪ　、　ＰＫＲＩＩ　、　
０ＵＴＺＯに応じて）データＤＩｊ％ゼロデータ、デー
タＤＩＪ（ｊ＝２ｊ−ｍ＋１　）、またはデータＤＩｋ
（ｋ　＝（ｍ＋ｓ−１）／２　）のいずれか一つをデー
タＤＯ１として出力する。

次に、選択回路５０７（第５選択回路）の動作を説明す
る。選択回路５０７において、セレクタ３０は端子ＳＫ
供給される信号ＰＤＺＲ（７に応じてデータＤＩ７また
はゼロデータのいずれか一方をデータＤＯ７として選択
する。前述したようにＰＤＺＲ（７＝　０ＵＴＺＯであ
る。したがって選択回路ｓｏ７テＩｔ：Ｌ、０ＵＴｚＯ
＝１テあればｆ−タＤＩ、カ選択出力され、０ＵＴＺ（
７＝　Ｑであればゼロデータが選択出力される。このよ
うに選択回路５０ｉ（但し、イはｍ−１であシ、ｍ＝８
のこの例では７である）は、信号ＰＤＺＲ（＞に応じて
（即ち０ＵＴＺＯに応じて）データＤＩ７またはゼロデ
ータのいずれか一つをデータＤＯｊとして出力する。

以上釦説明した、制御部６０および選択回路５０１〜５
０７や動作によシ、４バイトの処理対象７”−夕ＤＩは
・、信号ＰＫＲＯＩ　、　ＰＫＲｌｌ　、ＺＯＣＲＯ。

０ＵＴＺ　Ｏの論理状態の組合せに応じた４バイトの１
０進データ形式変換データＤＯに変換される。

このデータＤＩとデータＤＯとの対応関係を第６図（ａ
）　〜（ｇ）に示す。なお、第６図（ａ）はＰＫＲＯＪ
　。

ＰＫＲＩＩ　、　ＺＯＣＲＯ，０ＵＴＺ（１１＝”　０
０００’、即ち「ゼロ出力」が指定された場合であシ、
データＤＩはどの形式でも適用可である。第６図（ｂ）
　ｉｆ：ＰＫＲＯｌ、ＰＫＲｌｌ、ｚＯＣＲＯ０ＯＵＴ
ｚＯ立１００１１＃、即ち「スルー＆ゾーン・アトＪが
指定された場合である。この場合、データＤＩとしては
、１バイトの下位４ビツトが１０進数１桁を表わすデー
タに限られる。第６図（ｅ）はＰＫＲＯＪ　、　ＰＫＲ
ＩＩ　。

ＺＯＣＲ（１１、０ＵＴＺＯ＝　”　０００１　’、即
ち−「スルー＆ゾーン・クリア」が指定された場合であ
）、データＤＩの条件は「スルー＆ゾーン・アＰ」の場
合と同じである。また、第６図（ｄ）はＰＫＲＯＪ　。

ＰＫＲＩＩ　、　ＺＯＣＲ（１１、０ＵＴＺ（７＝　＠
０１１１　’、即ち「ノクツク」が指定された場合であ
る。データＤＩの条件は「スルー及ゾーン・アト」の場
合と同じである。なお、第６図（ｄ）においてｒ−Ｊは
不定を示す。第６図（、）はＰＫＲＯＩ　、　ＰＫＲＪ
Ｚ　、　ＺＯＣＲＯ。

０ＵＴＺ１７　＝　’　１０１１”、即ち「アンツクツ
ク＆ゾーン・アト９」が指定された場合であシ、データ
ＤＩとしては、ツヤツク形式の１０進数に限られる。但
し、上位２バイトは何であってもよい。第６図（ｔ’）
ｌ’ｉ　ＰＶＲＯＩ　、　ＰＫＲＩＩ　、　ＺＯＣＲＯ
，０ＵＴＺＯ＝″１００１　＃、即ち「アンノやツク＆
ゾーン・クリア」の場合であシ、データＤＩの条件は「
アンパック＆ゾーン・アト」の場合と同じである。また
、第６回部）はＰＫＲＯＩ　、　ＰＫＲＩＩ　、　ＺＯ
ＣＲＯ、０ＵＴＺ（７＝　”１１１１’％即ち「スルー
」の場合であシ、データＤＩの制限はない。なお、第６
図（ｇ）に示すデータＤＩはツヤツク形式の１０進数の
場合である。

なお、選択回路５ｏ４（ｉ＝０〜７）によって４ビツト
の部分変換データＤＯｉとして選択出力される４ビツト
データの内容を、動作モードに対応させて下記第２表に
示しておく。

なお、前記実施例では、４バイト幅の処理対象データ（
入力データ）ＤＩを４バイト幅の変換データ（出力デー
タ）ＤＯに変換する１０進データ形式変換回路について
説明したが、本発明は一般に２ｎバイト幅の処理対象デ
ータＤＩを、４ビツトの部分変換ｒ−タＤＯｏ（最上位
）。

ＤＯ４，−・・ＤＯｍ−２、Ｄｏｍ−１（最下位）から
なる２ｎ（＝ｍ／２）バイト幅の変換データＤｏに変換
する１０進データ形式変換回路に適用できる。

この場合、ＤＯｊ　（但し、ｉは０≦＃（ｍ／２’ｚ満
足する偶数）を選択出力する（第４図の選択回路”ｏａ
５０２に相当する）選択回路の個数はｎである。また、
Ｄｏ、７　（但し、ｉはＯ＜　ｉ　＜　ｍ　／　２を満
足する奇数）を選択出力する（第４図の選択回路ｓｏ１
．ｓｏｓに相当する）選択回路の個数もｎである。また
、ＤＯｉ（但し、ｉはｍ　／　２≦ｉ　（ｍ　ｆ満足す
る偶数）を選択出力する（第４図の選択回路ｓｏ４．ｓ
ｏ６に相当する）選択回路の個数はｎ　ｓ　００４　（
但し、ｉ　７１；　ｍ　／　２（ｉ　（ｍ−１を満足す
る奇数）を選択出力する（第４図の選択回路５０１１に
相当する）選択回路の個数はｎ−１である。勿論、ＤＯ
７（但し、＜：＝ｎｉ−１）’ｔ”選択出力する（第４
図の選択回路５０７に相当する）選択回路の個数は「１
」である。

〔発明の効果〕

以上詳述したように本発明によれば、ゾーン形式から・
母ツク形式への変換、その逆の変換など１０進データ処
理に必要な各種のデータ変換が、データ処理に適したデ
ータ長（２ｎバイト）全単位として高速に行なえる。

【図面の簡単な説明】

第１図は・ぐツク形式の１０進数のデータ構造を示す図
、第２図はゾーン形式の１０進数のデータ構造を示す図
、第３図は従来のデータ形式変換方式を説明する図、第
４図はこの発明の一実施例に係る１０進データ形式変換
回路の構成全示す回路図、第５図は第４図に示す制御部
の内部構成を示す回路図、第６図は処理対象データ（デ
ータ変換対象入力データ）と変換データ（出力データ）
との対応を示す図である。 １０・・・入力データライン、２０〜３０・・・セレク
タ、５００〜５０７・・・選択回路、６０・・・制御部
。 出願人代理人　代理士　鈴　江　武彦 第１図 第２図 第３図 （ａ）　（ｂ） 第５図 第６丙

Claims (1)

1. 【特許請求の範囲】 ２ｎバイト幅の入力データラインと、この入力データラ
   イン上の１０進のデータ変換対象入力データＤＩを構成
   するｍ（ｍ＝４ｎ）個の４ビット部分入力データＤＩ。 （最上位）〜ＤＩＩｎ。 （最下位）のうちのｎ１固の部分入力データＤＩｊ（但
   し、ｉは０≦ｉ　（ＩＴＩ／２を満足する偶数）に１対
   ｌ対応して設けられ、対応するデータＤＩ・＄） ゼロデータ、またはゾーンデータのいずれが一つを第１
   部分出力データＤｏｉとして選択出方するｎ個の第１選
   択回路と、ｎ個の部分入力データＤＩ、７　（但し、ｉ
   は０　＜　６　＜　ｒｎ／２　ｋ満足する奇数）Ｋｌ対
   １対応して設けられ、対応するデータＤｌｉ　、ゼロデ
   ータ、または部分入力データＤＩｋ（ｋ＝（ｍ十’−’
   　）／２）のいずれか一つを第２部分出力データＤＯｊ
   として選択出力するｎ個の第２選択回路と、ｎ個の部分
   久方データＤＩｊ　（但し、ｉはｍ　／　２≦ｉ　＜　
   ｍ　ｆｅ満足する偶数）に１対１対応して設けられ、対
   応するデータＤｌｊ　、ゼロデータ、ゾーンデータ、ま
   たは部分入力データＤＩｊ（ｊ＝２＜−ｍ＋１　）のい
   ずれか一つを第３部分出力データＤＯｉとして選択出力
   するｎ個の第３選択回路と、ｎ−１個の部分入力データ
   ＤＩ、７　（但し、ｉはｍ／２＜ｊ＜ｍ−１を満足する
   奇数）に１対１対応して設けられ、対応するデータＤＩ
   ｉ、ゼロデータ、部分入力データＤＩ　ｊ（ｊ　＝２％
   　ｍ　＋１　）、または部分入力データＤＩｋ（ｋ−＝
   （ｍ＋＄−１）／２）のいずれか一つを第４部分出力デ
   ータＤＯｉとして選択出力するｎ−１個の第４選択回路
   と、部分入力データＤＩｊ（ｉ＝ｍ−１）に対応して設
   けられ、対応するデータＤＩ、１：、またはゼロデータ
   のいずれか一方全最下位の第５部分出力データＤＯ１と
   して選択出力する第５選択回路と、上記第１乃至第５選
   択回路を、１０進データ形式変換動作モード指定情報に
   応じて制御する制御部とを具備することを特徴とする１
   ０進データ形式変換回路。