JPS58106918A - 周波数合成器 - Google Patents

周波数合成器

Info

Publication number
JPS58106918A
JPS58106918A JP56205962A JP20596281A JPS58106918A JP S58106918 A JPS58106918 A JP S58106918A JP 56205962 A JP56205962 A JP 56205962A JP 20596281 A JP20596281 A JP 20596281A JP S58106918 A JPS58106918 A JP S58106918A
Authority
JP
Japan
Prior art keywords
frequency
output
phase
oscillation
wave number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56205962A
Other languages
English (en)
Other versions
JPS6363139B2 (ja
Inventor
Takenori Kurihara
栗原 武則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Takeda Riken Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp, Takeda Riken Industries Co Ltd filed Critical Advantest Corp
Priority to JP56205962A priority Critical patent/JPS58106918A/ja
Publication of JPS58106918A publication Critical patent/JPS58106918A/ja
Publication of JPS6363139B2 publication Critical patent/JPS6363139B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈発明の背景〉 この発明は例えはスペクトルアナライザの受信傷号周波
畝決定用の局部信号発生器、各種伝送機器の周波数特性
測定用の信号発生器、その各m 6111定、検出用の
所定の周波数信号を発生するいわゆる信号発生器などに
用いられ、設定した周波数の16号を発生する周波数合
成器に関する。
従来の周波数合成器は設定周波数に対応したアナログ信
号をデジタルアナログ変換器によりs生し、そのアナロ
グ信号によ〕電圧制御発振器の発振周波数をm1ll!
御して、その発振鵬波数をt叡ソri建した周波数とし
、これと共にその電圧制御発振器の出力を周波数イに号
発生器の出力信号で庵V畝父換し、その胸板畝質裸出力
と基準周波畝佃号とt位相比軟し、その位相比較出力に
よシ前配電圧ルリ餌発振器を制御して位相同期ループを
摘取している。前記設定絢波数を変更すると共に611
記周阪叡佃号発生器の出力伯号絢波畝を対応して変化さ
せる。前記位相同期ループにより前記基準JI!d波叙
情号の周波数鞘層で決る正しい周数数で、かつ雑音成分
の小さい出力を前記電圧制御発振器から得ることができ
る。しかしこの従来の周波数合成器において出力周波数
を大−に変化できるようにすることは困難である。即ち
電圧制御発振器の制−電圧に対する発振胸波数特性が非
直線性であシ、かつヒステリシスがあシ、一方、前記位
相同期ループは同期状態でループ利得が大きいが引込み
周数数範囲の狭いものが用いられるため、設定周波数を
変化させた時KIIE圧制御発振器の発振周波数が前記
位相同期ループの引込み範曲内に入らないことがある。
一方、このような点を改善するため、電圧制御う6振器
の出力を可変分淘器で周波数分周し、その分周出力を基
準廟波数信号と位相比較し、その位相比較出力によシミ
圧制御発振器を制御する第1位相同期ループを構成し、
これと共に電圧flTIJ @1発振器の出力を周波数
信号発生器の周波数信号と位相比較し、その位相比較出
力にょシミ圧制御発振器を制御する第2位相同期ループ
を構成する。第1位相同期ループよりも第2位相同期ル
ープの同期状態にお妙るループ利得が大とされる。前記
可変分周器の分周比を変更すると共にこれと対応して前
記周波数信号発生器の発生網波数信号の周波数を変更す
ることが電圧制御発振器の発振周波数を変更する。この
場合蝶設定周波数に電圧制御発振器の発振周波数を正し
く設定できるが、周波数変化範囲を大きくするに祉可変
分局器の分周比を大きくする必俵があ〕、そのため第1
位相同期ループ利得が小さくなシ、かつ設定周gt、数
の変化ステップを小さくするためにFiM1位相同位相
−プ内のループフィルタの遮断周波数を低く選定する必
景があり、設定周波数の変更から第1位相同期ループが
同期状態になるまで時間が長くなる欠点がある。
〈発明の概資〉 この発明の目的は設定jkJ鼓数に圧しく一致し、かつ
雑音成分が少なく、っ1シ絢波欽純度が筒く、しかも広
い周波数範囲にわたって周波eを腋建う゛ることかでき
る周波数合成器を提供することにめる。
この発明の他の目的は設定周波数に正しく設定でき、し
かも設定周数数を小さいステップで変化させることがで
き、また広い周波数範囲にわたって周波数を設定できる
周波数合成器を提供することにある。
この発明の史に他の目的は出力信号の位相が低周波で変
動するおそれがない周波数合成器を提供することKある
この発明によれば、可変周波数発振手段の出力は第1位
相比較器に供給され、一方、第1周波数値号発生手段よ
りの第1周波数値号によシ第2周波数信号発生手段のM
2Ml波数信号が第1周波数変換器によシ周波数変供さ
れ、その周波数変換出力はbσ記第1位相比較器で可変
周波数発振手段の出力と位相比較される。その位相比較
出力によシ前記可KJtil波a@振手まの出力周波数
が1IIJ御さ幌この可変周波数発振手段、1lIJ1
位相比較器によシ第1位相同期ループが構成され、第1
位相比較器の絢入力信号の周波数が一致するように前記
可変周波数発振手段が制御される。第1位相比較器はい
わゆるデジタル形のものが用いられ、M1位相同期ルー
プは引込み周波数範囲が広いものとされる。第1位相比
較器の構成を容易にするためその両入力をそれぞれ同一
分周比で分周した後に位相比較するようにすることもで
きる。
更に可変周波数発振手段の出力を前記#!1周波数信号
発生手段の第1M1波数信号によシ第2周波数変換器に
よが周波数変換し、その変換出力を第2位相比較器で前
記第1周波数16号と位相比叙し、その位相比較出力に
よシ前記可変周波数発振手段を制御し、この可変周波数
発振手段、第2位相比軟器、第2周波数変換器によシ第
2位相同期ループが構成され、第2位相比軟器の両人力
佃号の周波数が一致するように前記町涙絢波数%振午獣
が制御される。第2位相比較器はいわゆるアナログ゛ル
のものが用いられ、M22位相同ループは第1位相同期
ループよシも同期引込み周波数範囲が伏く、かつ同期状
態におけるループ利得が大にされφ る、この結果第1周波数値号発生手段から発生する第1
周波数値号の周波数を第1設足手段によシ変更すると、
その設定周波数が、その時の可変周波数発振手段の出力
周波数と可成シ大きく異っていても、前記第1位相同期
ループの作用によシ同期状態となり、更に第2位相同期
ループの作用によシ同期状態となシ、後者の作用によシ
關いJikl波数精度で、しかも雑音が小さい、高純度
の出力が得られる。
第1周波数値号発生手段よシ妬生するkJJ2周仮数周
波の周波数を第2設定手RKよシ、第1設定手段による
周波数変化ステップよシ4小さく変化させることができ
るようKすることによシ、可変周波数@振手段の出力劉
波数を小さいステップで変化させることもできる。その
場合、分周比の大きい町変分埼器を用いないため、ルー
プ利得を大きくすることができ、かつループフィルタの
趣断胸波数もそれ程低くする必*がなく、短時間で同期
状態になる。一般に第1位相同期ループが同期状態にな
った時の第1位相比較器の内入力は同位相となシ、。第
2位相同期ループが最もループ利得が高い同期状態にな
った時の薗2位相比較器の両入力Fi90度位相差があ
る。しかし常に第1.第2位相同期ループが閉じた状態
にしておくと、周波数合成器を動作させた時、また設定
周波数を変梃した時に、第2位相同期ループが最大ルー
プ利得の状態で定常状態になると扛限らない。よって第
1位相同期ループが同期状態になつ九後に、第2位相同
期ループが動作を開始するように1第2位相比戦器の出
力側と可変周波数発振手段の制御入力側との間にスイッ
チを挿入することもある。
このようにスイッチを挿入すると、第1位相同期ループ
が同期状態になシ、スイッチをオンにして第2位相同期
ループを動作状態にすると、前1第1.第2位相比戦器
の特性によシ勇質周波叙冗振手段の出力位相が億庵波で
変動することかめる。。
この発明では時にこのようなことが発生しないようにす
るには第2周仮数毎号兜生手攻として、電圧制御発振器
のような量率な構成の’fB’J m jg号によ多出
力周波数が変化する第1絢仮数伯号党生地と、第2周波
数4ei号発生部とで構成し、その第1周波数16号発
生部の出力を前記第1周波数変換器へ供給し、第2周波
数値号発生部の出力′I!−第2位相比較器へ供給する
。第2位相比IIR為の出力によシ第1周波数信号発生
部を1tI1114Iする。設足胸阪数と可変周波数発
振手段の出力周波数とが大きく離れていると、これに対
しm2位相同期ループは引込み範囲内にないため、第2
位相比較器の出力によシ第1周波数信号発生部祉制御さ
れない。従って第1位相同期ループによってのみ同期状
態に近ずく、その結果、遂に扛第2位相同期ループも動
作するようKな夛、第2位相同期ループによシ同期状態
になるが、このIIK第2位相比較器の出力により第1
N波数信号発生部も制御され、その出力周波数は$2M
1l波数信号発生部の出力信号劉波数と一叙する。
上述で越可変周波数発振手設の出力を第1N波数信ぎ号
よシ周波数変換して第2位相比較器へ供給したが、可変
周波数発振手段の出力を直接、第2位相比較器へ供給し
、代シに第1N波数信号を第1MtJ波数信号によシ周
波数変換して第2位相比較へ供給してもよい。を光可変
爛波数発振手段としては電圧制御発振器自体でもよく、
或は電圧制御発振器の出力を第1N波数信号で周波数変
換し、その周波数変換出力を前記可変周波数発振手段の
出力とすることもできる。
〈発明の詳細な説明〉 先ず従来の周波数合成器を餉1図を参照して説明しよう
。電圧制御発振器11の出力と周波数信号発生器12の
出力とが周波数変換器13へ供給され、電圧制御発振器
11の出力の発振数f・と周波数信号発生器12の出力
の周波数fHとの差f。
−fysの周波数の信号が周波数変換器13よシ得られ
る。その周波数変換器13の出力と端子14の周波数f
yoの基準16号とが位相比較器15で位相比較され、
その位相差に応じた出力が加算1gIh16を通じて電
圧制御41発振器(以下vCOと記す)11へ制御信号
として供給される。VCOII、胸波数質候器132位
相比軟器15.加算回路16、VCOIIによシ位相同
期ループ、いわゆるPLL17が構成される。
発振周波数を設定するため設定回路18にデジタル値を
設定し、そのデジタル値をDA変換器19によシアナロ
グ電圧に変換し、その電圧を加算回路16に供給する。
周波数信号発生器120発生発生局波数を設定器22に
よシ変化させることができるようKされる。PLL17
は同期状態のループ利得が大きい氷、引込み周波数範囲
が狭い。
従って設定!22に対し目的の周波数を設定すると共に
、これと同一周波数を設定回路18に対し設定し、DA
変換器19によシ、その設定周波数にはソ必畳とする電
圧をvC0110制御入力として与え、その設定周波数
に対しPLL17が引込むことができるようKされる。
vcoiiの出力は端子21より取出され、その周波数
f・は、設定回路18、設定器22の各設定周波数がゼ
ロの場合はtr・+frxである〇 設定回路18で設定する値に対するDjlll!器19
0出力電圧は直線的に変化するが、vCollの発振周
波数はその制御電圧に対して直線的でない場合があり、
かつこの発振側波数−制御電圧特性はヒステリシスを持
つことがある。この発振周波数−制御電圧特性が非直線
であるがヒステリシスをもたない場合は設定回路1Bの
設定値と制御電圧との関係をあらかじめ補正することが
できる力ζその補正回路が複雑にな夛、かつ発振周波数
−制御電圧特性の非直線性を正しく補正することは難か
しい、またその補正が充分でないとPLL17は引きこ
むことができず、設定した周波数と異なる周波数の信号
が得られてしまう。VCOIIの発振周波数−制御1電
圧特性にヒステリシスがある場合はその補正をすること
は困難である。
このような点を改善するために、例えば第2図に示す周
波数合成器が考えられる。即ちVCOIIの出力を、分
絢器23でN分の1に周波数分周して位相比較器24に
供給し、この位相比較器24において端子14よシの基
準16号と位相比軟し、その比較出力を加算回路16に
供幅する。この位相比較器24としては引込み周数数V
囲が広い。
いわゆるデジタル形のものを用いる。一方、周波数混合
器13は位相比較器として作用石せ、つまシいわゆるア
ナログ形位相比較器とし、その出力を加算回111t6
に供給する。周波数分周器23は設定回路18によって
その分周比Nを質東し、これと共に周波数信号発生器1
2に対する設定胸板1s[f r 3を対応変化させる
。この結果、出力端子21の出力周波数f oti N
f r e=f r 1になる。
このようにvColl、分周器23、位相比軟器24、
加算回路16、VCOI 1よ構成る位相制御ループ2
5ti、位相比較器24としてデジタル形の4のが用い
られているため、そのループ25の引込み範囲が広いた
め、設定回路18によ、6 vc。
11の発振周波数よシ比較的大きく離れた周波数を設定
しても、時間がかかるかもしれないが、必ず同期状11
1にな如、その状態においてVCOIIは周波数信号発
生器12の出力に同期するように位相同期ループ17が
動作するととKなる。位相同期ループ17は、位相比較
器15がアナログ形の4のでめるためループ17の引込
み範@Aは比較的狭いがループ利得が大きいため、この
ループ17の引込み範曲は比較的狭いがループ利得が大
きいため、このループ17による引込み動作により、位
相制御ループ25のみの場合における悪い雑音特性の問
題が解決される。
仁の第2図に示し九回路では第1図に示したような非[
1i1特性やヒステリシスの間聴祉ないが、出力周波数
f・を小さなステップで広い範囲にわたって変化させる
に社分局器230分周数Nを大きくシ、かつ端子140
基準信号の周波数fyoを小さくする必要があシ、これ
らの点において限界があった。またループ25に@まれ
ているループフィルタO連断周波数を低くする必要があ
り、引込み時間が長くなる欠点もある。
第3図は以上の諸点を改良した周波数合成器の一例を示
し、第1図と対応する部分には同一′4+号をつけであ
る。可変周波数発振手段10としてのVCOIIの出力
は周波数イメ号宛生器12の出力により周波数変換器1
3で周波数変換され、そり差部波数の信号か位相比較器
15に供給される。
位相比較器15において周波数変換器13の出力は締波
数倍号発生器27の周波数f1の出力と位相比較され、
その比較出力によjOVcOllがflIN&1される
。即ち位相比較器15の出力はスイッチ28を通じて加
算回路16に供給される。VCOII、綱渡数変換器1
3、位相比較器15、加算回路16、VCollはPL
L17を構成し、周波数(1!′j1発生器27の出力
を基準としてVCOIIがfilJi&4iされる。
この改良された周波数合成器においては周波数信号発生
器12の出力と周波数信号発生器27の出力とが置板数
変換器29で周波数変換される。
この周波数変換器29としてはいわゆる88Bミキサー
が用いられる。88B<キサについては例えばMe 、
Hlll book Co、発行り、J、 Qiaeo
lelto著r El@ctronics Desig
ners 1(andbook J第2版(1977年
) F’、22〜55 ’ Singli Sldeb
andModulator ’の項を#照されたい。こ
のSSBミキサー29よシ周涙数信号発生器12の出力
周波数1tと周波信号発生器27の出力周波数f1との
和の周波数をもつ信号が取出される。この和周波数信号
を基準としてVCOIIに対する制御を行なう位相同期
ループ31が構成される。必要に応じてこのループ31
における位相比較を容易に行なうため、88Bミキサー
29の出力及びvCOllの出力はそれぞれ周波数分周
器32.33で周波数分周され、その分局された出力が
位相比較器34で位相比較される。その比較出力は加算
回路16を通じてvcoiiに制御信号として供給され
、VCOII、位相比較器34、加算回路16、VCO
llによりPLL31が構成される。
周波数信号発生器12.27よシ発生する各16号の周
波数は設定器22.35によってそれぞれ設定すること
ができる。必要に応じて周波数信号発生器12.27は
例えば水晶発振器のような南安定度の基準兄蝕梅36の
出力が供給され、こjLを基準として設定器22.35
の/f!r設定値にそれぞれ対応した周波数の16号が
出力されるようにされる。なお加算回路16はいわゆる
ループフィルタを含むものでるる。位相比較器15は平
衡形混合器(balanced m1xer)形位相比
戦器、アナログ形位相検出赫などと呼ばれるものでhh
、PLL。
17は同期状態では高利得、低雑音のものとなる。
位相比較器34社デジタル位相胸波数比戟器と呼ばれ、
例えばモトロラ社製MC4044、フェアチャイルド社
製11C44が蚊当する。このような両位相比較器を用
いるため、PLL31はPLL17に比べてその引込み
範囲が著しく広いものとなる。周波数信号発生器12と
しては例えは、Wily Int@rscience 
Publication社発行、1976年、Vadi
n ganassenictsch @−Frequo
ncy Synt−h@gigers th@ory 
and design  ” P 34〜36、Fig
l−17に示すものを用いることができる。周波数信号
発生器274周波数信号発生器12と同様に構成できる
が、4IKはこの出願人が昭和55年12月29日に出
原の特願昭55−186693号「周波数合成器」が好
ましい。
スイッチ28は出力端子21の出力周波数を設定する時
には先ずOFFとし、PLL31が位相同期状態になる
こと、これを例えば位相比較祷34の一人力より同期検
出回路37によシ検出し、その検出出力によってスイッ
チ28をONに制御する。前記市販されているデジタル
形位相比較益34には一般に同期検出回路が内蔵されて
いるから、その同期検出回路の出力端子の出力でスイッ
チ28を制御すればよい。PLL31に$−いては、ミ
キサー29の出力周波数fs−)−fmとvcoiiの
出力周波数f・とが等しくなるよう、)に動作する。一
方、PLL17においてはVCOIIの出力周波数f・
と周波数信号発生器12の出力周波数fmとの差f・−
f雪が周波数信号発生器27の出力周波数f1と勢しく
なるように動作する。従っていずれにおいても出力端子
21の出力の周波数f・はfx+fmとなる。
第4図において横軸に設定周波数を基準(上田)とした
周波数fmを、縦軸に搬送波信号(設定周波数信号)と
VCOIIの出力に富まれる雑音(搬送波11!号以外
の46号)との各レベルの比をとると、単なる制御麺圧
によるVCL)11の制卸の砺合、つまシ両PLL17
及び31のループが1$1敗されていない状態において
は曲−41に示すように設定周波数(fm=o)よシf
mが大きくなるに従って雑音レベルが徐々に減少する。
PLL31のループのみが構成され、PLL17が構成
されていない状態では曲線42に示すようにそのループ
利得Gsだけ、C/N比がよくなシ、更にPLL17.
31の両者のループが構成されると曲?w43に示すよ
うに更KPLL17のループ利得GzだけC/Nが改善
される。この曲M43の特性で得られる雑音は基準の信
号、つまシ周波数信号発生器12及び270両出力をS
SBミキサーに与え九時の88B位相雑音と同等となり
、つまり雑音の少ない周波素子純度の高い出力が端子2
1に得られる。
デジタル形位相比較器34の基準周波数に対する周波数
偏差tmと、位相比軟出力との関係は第5図に示すよう
に偏差fmが大きくなるに従って大きくなル、遂に飽和
するが、fmが大きくても飽和出力E1又は−E!が発
生しているため、VCOIIの出力歳波数に対し、設定
器22.35による設定周波数が大きく離れていてもP
LL31の引込み動作によって必ず引込み、広い範囲で
の引込みが可能である。しかもその引込み彼にPLL1
7が動作して雑音のレベルが小さい純度の高い出力が端
子21に得られる。
また例えば一方の周波数信号発生器27の周波数fxを
設定器35により変化するステップを小さくシ、他方の
周波数信号発生器12の発生周波数fmを設定器22に
よシ変化するステップを大きくする仁とによってVCO
IIの発振周波数を広い周波数範囲にわ九って小さなス
テップで賛化させることかできる。?りえに第6図に示
すようにPLL31による同期引込み範囲が周波数F1
からpmである場合においてPLL17の同期引込み範
囲がΔFである場合、先の第3図におけるスイッチ28
を設けることによって、まずこのスイッチ28をOFF
としてPLL31によって同期引込みヲ竹い、その後ス
イッチ28をONとすることによって常にPLL17の
引込み動作の中心をその設定胸&畝とはソ一致させるこ
とができる。つまり、厳もループ利得の大きな所でPL
L17の引込不動作を行なうことができ、安定した出力
が得られる。第6図において縦軸ttvcoxiに対す
る制御11i[圧である。
この例のように設定器35による周波数変化を小ステッ
プ、設定器22による周波数変化を大ステップとする時
ti、f・−fmを、f・、f意に対して十分小さくす
ることができる丸め、周波数変換器13内に設けられて
いるf・−f寓成分を取出すフィルタとしてm新局波数
が同定の低域通過フィルタを用いることができる。また
周波数変換器29として88B?キサを用いれば、出力
しようとする周波数成分子1+f黛に対し、fs−ft
+f諺の各成分のレベルが小さく、変換器29の出力側
に特にフィルタを用いる必Ijlはない。周波数変侠器
29として88Bミキサを用いない場合は、設定器22
によシ周波数信号発生器12の出力周波数を大幅に変化
させると、これに応じてJI!dl数Km器内のフィル
タの中心周波数を変化させる必賛が生じることがある。
スイッチ28は省略し、位相比較器15の出力を加算1
路16へ常時供給する桝成としてもよい。
VCOIIの発振周波数に対する設定器22.35によ
る設定周波数が大きく離れているとアナログ形位相比較
器15の内入力の周波数差が大きく、出力扛ゼ四であっ
てPLL17は引込み動作を行わない。PLL31によ
る引込み動作に・よシ、位相比較器150両入力周波数
が麺近しPLL17が引込みが動作するようKなる。こ
の時、その引込み状1iKよっては位相比較器15の内
入力の周波数は一致するが、その位相差は必ずしも90
度にならず、0度や180度で安定してしまうことがお
る。PLLI 7のループ利得蝶位相比較器15の内入
力の位相差が90度の時最大である。よって前記0度や
1Bofで同期状態になり安定してしまうと、PLL1
7のルーズオリ得は最大とならず、それだけC/Nが多
少幾くなる。しかしスイッチ28を用いる場合t′1P
LL17が常に最大ループ利得で同期状態にすることが
できる。従ってスイッチ28を設妙た方が好ましい。
PLL17ではVCOIIの発振周波d f o を必
ずしもfl−1−fmとするものでなくてもよい。1y
lJえばVCOIIの出力周波数fit−周波数変換は
ものを周波数変侠器13及び分周器33に供給するよう
にしてもよい。例えば第7図に示すように可変周波数発
振手段10として周波数信号発生器45からの周波数f
e’の出力とVCOIIの周波数f・の出力とを周液数
変換器46へ供給し、周波数変換器46からこれら入力
の差の周波数f・−f@’wfiの信号を得、この周波
数fiの信号を可変周波数発振手R10の出力としてミ
キサー13及び分周器33に供給するようKする。周波
数信号発生器45にも基準発振器36の出力が供給され
設定器47の設定に応じた周波数の信号を発生するよう
にした場合である。
例えばVCOIIはYIGMm器に! 、92400〜
4200Mthの発振をするように構成され、周波数信
号発生器45はその出力周波af o ’が2180〜
3880MH!の間を100MH!ステップで変化する
ようにされる。従って周am変供器46の出力周波数f
1は220〜320 MHzとなる。周波数信号発生器
12の出力周波数f露は200乃至299.99M―を
l0K−ステップで変化するようにされ、周波数信号発
生器27の出力周波数ft[20M翫〜20.0099
99M)hを1−ステップで変化するようKされる。分
周器82.33はその入力周波数を200にそれぞれ分
周するものである。基準発振器36の発振周波数はIO
MH!とされる。
このようKすれば出力端子21C)出力周波数f・は2
400乃至4200Mthの間を1出ステツプで変化さ
せることが可能となる。この場合周波数信号発生梼27
についてはその出力周波数を先に述べたように20MH
zに対してIOK出の間を1)1gステップで変化させ
ればよく、周波数信号発生器12の出力周波数f諺につ
いてU200M出を10KHzステツプで変化させるも
のでメ夛、これらの周波数変化はその貧化ステップと変
化範囲と中心)!llI故数の萬さなどから、比較的容
易に行なうことがi」詫である。またこの場合において
は先に述べたように第1図について述べたようなVCO
IIにヌ・jする制御周波数時性の非1f越性やヒステ
リシス特性に関係なく設定周波数に引込ませることが可
11しである。周波数fo’の100MHzごとの設定
は設定器47で行い、これと同時に対応した直流電圧を
加算回路16に端子51よシ与える。
先に述べたように位相比較器15としてはアナログ形の
ものを用い、位相比較器34としてはデジタル形のもの
を用いる。アナログ形位相比Ml!は一般にその内入力
信号の周波数が一致し、位相差が90度になった時に出
力がゼロとなる。一方デジタル形位相比較器は一般にそ
の内入力信号の周波数及び位相が共に一致した時に出力
がゼロになる。従って第3図や第7図に示した構成にお
いて出力周波数を変化するため設定器22.35の設定
を変更すると、同期検出(ロ)路37が非同期状塾を検
出し、その検出出力によシスイッチ28がオフにされる
。従ってPLL31のみによる同期引込み動作状態にな
シ、その軸釆、PLL31によ如同期状態にな夛、同期
検出1鮎37の出力によりスイッチ28がオンにされる
。このスイッチ28がオンになる直前においては位相比
較器340両入力信号の位相差がゼロであるため、スイ
ッチ28をオンにすると位相比較器15から比較的大き
い出力が生じ、これによるVCOIIの制御により位相
比較器34の両人力信号の位相がずれ、この出力により
VCOIIの変化を修正するように作用し、位相比較器
15の出力による制御と、位相比較器34による制御と
に、よりVCOIIが交互に制御されてvCOllの出
力の位相が低周波で位相変調を受けた状態になるおそれ
がある。
〈実施例の説明〉 このようなおそれが発生しないようにするに社内同期制
御ループにおいて基準信号発生の丸めに共通に用いられ
る周波数信号発生器として、はソ同一のものを二つ設け
、その一方を引込み範囲が広い同期制御ループに対し用
い、他方を引込み範囲が狭い同期ft1lJ 伽ループ
に刈し用い、引込みN1ff1が広い同期−」御ループ
によシ同期が雑豆し、引込与範囲が狭い同期制御ループ
による同期−作詩にその引込み範囲が狭い同期制御ルー
プにおける位相比較出力により引込み範囲が広い同期制
御ループに対する前記−万の周波数信号発生器の位相を
制御して、このループにおける位相比較器よシ出力が発
生しないようにすればよい。
この考えを第3図に示した周波数合成器に適用した例を
第8図に対応する部分に同一符号を付けて示す。即ちP
LLI 7.31に共通、に用いられる周波数信号発生
器27として、周波数信号発生@27a、27bの二つ
が設けられ、一方の周波数信号発生部27aは簡単な電
圧制御発振器のみでよい。周波数信号発生部27bは第
3図中の周波数信号発生器27と同一構成であり、基準
発振器360基準信号を基準とし、設定器35により周
波数に設定される。周波数信号発生部27&の出力の中
心周波数鉱周波数信号発生部27bの設定器35による
設定可能な周波数範囲の中心周波数とはソ一致させる。
PLL31に対しては周波数信号発生部27&が用いら
れ、その出力は周波数変換器29へ供給され、周波数信
号発生部27bの出力は位相比較器15へ供給される。
第3図中のスイッチ28は省略され、位相比軟器15の
出力は常に加算回路16へ供給されている。この構成に
よれば設定器22により設定周波数を大きく変化すると
、PL、Li2はそれに対して引込み範囲から外れ、つ
まシ位相比較器15の出力はゼロにな夛、まずPLL3
1のみによシ同期制御が行われ、PLL31が同期状態
になシ、または同期状態に近ずくと、位相比較器15か
らも出力が発生し、その出力によってもvCOllが制
御されると共に周波数信号発生部27&の周波数及び位
相も制御されて、位相比較器15.34の何れの出力も
ゼロになるように動作し、vCOllの出力位相が低周
波で変調を受けるおそれはない。なお設定器22の設定
を固定したt\、設定器の設定を変化した場合はPLL
I 7のみ各別に供給すれはよい。またVCOIIとし
て周波数制御素子として可変容讐タ゛イオードヲ用いる
一合はその貞」変容量ダイオードの谷電の制e41端子
を二つ設け、これらの端子に位相比較器15.34の谷
出力をそれぞれ供給するようにしてもよい。
上述の各実施例においてFiPLL17の位相比較器1
5における位相比較を、周波数変換器13により低い周
波数に下けて行ったが、この周波数変換器13を省略し
て高い周波数で位相比較を行ってもよい。例えは第10
図に第8図と対応する部分に同一符号を付けて示すが、
vCOllの出力は分周器33へ供給されると共に、位
相比較器15へ直接供給されるように変更する。この後
者の変更に伴って周波数信号発生部27bの出力は周波
数信号発生部12の出力と周波数変換器48によシ同期
状態となり、その際位相比較器15の出力によシ周波数
設定部27&も制御され、周波数設定部27&の出力線
周波数設定部27bの出力と同一周波数になる。従って
周波数設定部27aがfliiJlilされる周波数範
囲は第6図中のΔFと対応する。
この第8図に示した考えは第7図に示した実施例にも適
用できることは容易に理解できよう。その例を第9図に
第7図、第8図と対応する部分に同一符号を付けて示し
、説明は省略する。この第9図に示したように、位相比
軟器15.34の出力によるVCOIIに対する制御は
加算回路16を省略してVCOIIに対して直接行って
もよい。
つまシVCOIIとして、例えばYIG発振器を用いる
場合は周波数制御用磁界コイルを二つ設け、これら二つ
のコイルに位相比較器15.34の各出力によシ周波数
変換され、これら両出力周波数の和fx−)−fsが得
られる。この周波数変換出力が位相比較器15へ基準信
号として供給される。この構成において周波数信号発生
部27mの出力周波数をfs’とすると、PLL31の
動作によシvC011の出力周波数foijf・/p=
(ft’+f麿)/pを満足するように111111さ
れ、VCOllの出力周波数はPLL17の引込み範囲
に入シ、PLL17の動作によシf・=fs−)−fs
になるようにf・は制御され、これと同時に周波数信号
発生器27aが位相比較器15の出力によ多制御されて
f+’ =ftになる。
第7図に示しだ例についても同様に第10図に示した考
えを適用でき、その−合Id、%11図に示すように胸
波叔父侠器46の出力を位相比IIR器15、分周器3
3へ供給すればよい。
更に第10図に示したように位相比較器15にvCOl
lの出力を直接供給し、代ルに周波数信号発生器27の
出力を周波数信号発生器12の出力で周波数変換して供
給してもよい。その例を第12図に#!3図、第10図
と対応する部分に同一符号を付けて示す。即ちVCOI
Iの出力は位相比較器15、分周器33へそれぞれ直接
供給され、周波数信号発生器12.27の各出力は周波
数変換器29へ供給され、その変換出力は位相比較器1
5、分局器32へそれぞれ供給される。この周波数変換
器29は第10図における周波数変換器48も兼ねてい
る。
上述において周波数変換器29.48においてそれぞれ
その各両人力の和の周波数を得たが、差の周波数を得る
ようにしてもよい。この場合は周波数変換器13では和
周波数を得るようにする。
さらに周波数変換器29.48としてはSSBミキサの
代シに通常の周波数混合器と、その出力から所望の周波
数成分を取出すp波器とを用いてもよい。この場合、必
兼に応じて所望周波数成分を選択するF波器を可変帯域
通過P波器とし、その通過中心周波数をVCOIIの出
力周波数を変える度に変更する。またこの場合f!±f
!の二次成分がはソ同一レベルで出てくるが、分周器8
2.3’3の分周によシこれら高次成分はかなシ坤圧さ
れ、これらはPLL31の動作には支障を与えない。
分局器32.33は位相比較器34の比較動作が容易に
行なわれるように設けるものであシ、位相比較器34の
比較が高い周波数で行なうことが可能であればこれらを
省略してもよい。
【図面の簡単な説明】
第1図は従来の周波数合成器を示すブロック図、第2図
は従来技術から一般に考えられるMll涙金合成器示す
ブロック図、wJ3図は改良された周波数合成器の一例
を示すブロック図、第4図は設定出力周波数に対する雑
音成分を示す図、第5図はデジタル形位相比較器の出カ
ー周波?I9.I+if性図、第6図#i:第1位相同
期ループの引込み周波数範囲と第2位相同期ループの引
込み周波数範囲との#@係を示す図、第7図は擁3図に
示した周波数合成器に対し可変周波数発振手段を変更し
た例を示すブロック図、第8図は第3図に示した周波数
合成器にこの発明を適用した例を示すブロック図、第9
図は第7図に示した周波数合成器に対し、この発明を適
用し九個を示すブロック図、第10図はこの発明の災に
他の例を示すブロック図、第11図は第10図に示した
実施例に対し、可変周波数発振手段を変更した例を示す
ブロック図、第12図は改良された周波数合成器を示す
ブロック図であ10 : 可変周波数発振手段、11:
VCO112:第1爛波数信号発生器、13.48:第
2周波数変換器、15:第2位相比較器、17:第2P
LL、21:出力端子、22:第1設定器、27:M2
周波数信号発生器 27 a :第1胸波数信号発生部
、27b:第2爛波数信号発生部、29:第1胸波数変
洪器、31:第1PLL、32,33:分周器、34:
第1位相比較器。 オ 1 図 1 オ 2 図 1 A″3  図 1 オ 4 ズ オ 5図 出 力 i6  図

Claims (1)

    【特許請求の範囲】
  1. (1)  設定した周波数の信号を発生するための周友
    畝合成器であって次のものよりなる、 制御イぎ号によシ出力絢波数か制御される可変周波数発
    振手段と、 設定された周波数をもつ第1絢波数倦号を発生するMl
    ki数信号発信号発生手 段1絢波数倦号発生手段に接続され、その発生する第1
    絢波数倦号の周波数を設定する第1設定手段と、 制御信号によシ発振周波数が制御される第1絢波数倦号
    発生部と、その第1絢波数倦号発生部の出力周波数に近
    い基準となる周波数をもつ第2絢波数倦号を発生する第
    2絢波数倦号発生部とよシなる第2絢波数倦号発生手段
    と、 前記第1絢波数倦号発生手段及び第2絢波数倦号発生手
    段の第1絢波数倦号発生部に接続され、これらよシの出
    力信号を互に周波数変供する第1周波数変換器と、 前記可変周波数発振手段及び前記第1Jt!dfIL数
    裳侠器の各出力側に接続され、これらの出力の位相を比
    軟する第1位相比較器と、 前記可変周波数発振手段及び前記第2周阪献情号尭生テ
    段の第2絢波叙信号発生部の一万の出力側と前記第1絢
    波数倦号党生手段の出力側とに鼠枕され、これら両出力
    を互に周波数変侠する第2周波数変換器と、 その第2周波数変換器と、−1S記可変藺波畝%振手段
    及びhσ記第2周波数毎号発生手段の他方との各出力側
    に接続され、これらの出力の位相を比軟する第2位相比
    軟器とを具備し、 その第1位相比較器の比較出力を前記可変周波数発振手
    段へ制御信号として供給し、前記可変周波数発振手段の
    出力周波数が前記第1周波数変換器の出力周波数と一致
    するように動作する第1位相同期ループが¥S*され、
    前記第2位相比軟器ケまその両入力の細波数差が比較的
    大きい場合でも比較動作が可能とされて、前記第1位相
    同期ループの引込み範囲が広くされ、前記第2位相比較
    器の比軟出力を前記可変周波数発振手段へ制御信号とし
    て供給し、落2位相比V器の内入力周波数が一致するよ
    うに動作する第2位相同期ループが構成され、前記第2
    位相比戦器はその内入力の周波数差が前記第1位相比戦
    器と比較して小さい範囲でのみ、比較動作が可能とされ
    て、前記第2位相同期ループは前記第1位相同期ループ
    よシも引込み範囲が狭くかつ、ループ利得が大とされて
    いる周波数合成器。
JP56205962A 1981-12-18 1981-12-18 周波数合成器 Granted JPS58106918A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56205962A JPS58106918A (ja) 1981-12-18 1981-12-18 周波数合成器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56205962A JPS58106918A (ja) 1981-12-18 1981-12-18 周波数合成器

Publications (2)

Publication Number Publication Date
JPS58106918A true JPS58106918A (ja) 1983-06-25
JPS6363139B2 JPS6363139B2 (ja) 1988-12-06

Family

ID=16515585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56205962A Granted JPS58106918A (ja) 1981-12-18 1981-12-18 周波数合成器

Country Status (1)

Country Link
JP (1) JPS58106918A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5193013A (en) * 1990-05-29 1993-03-09 Olive Tree Technology, Inc. Scanner with non-linearity compensating pixel clock

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5193013A (en) * 1990-05-29 1993-03-09 Olive Tree Technology, Inc. Scanner with non-linearity compensating pixel clock

Also Published As

Publication number Publication date
JPS6363139B2 (ja) 1988-12-06

Similar Documents

Publication Publication Date Title
US5534822A (en) Parallel phase-locked loop oscillator circuits with average frequency calculation of input stage loop
KR100193862B1 (ko) 안정된 주파수를 얻기 위한 주파수변환기
JP2003506952A (ja) クロック同期化システムおよび方法
TW201018153A (en) Transmitter and control method for transmitting and calibrating a phase signal and an amplitude signal
US4459560A (en) Plural phase locked loop frequency synthesizer
US6842049B2 (en) Method of and apparatus for detecting difference between the frequencies, and phase locked loop circuit
CN113726334A (zh) 一种s波段低相噪低杂散细步进频率源组件及使用方法
US8638141B1 (en) Phase-locked loop
JPS58106918A (ja) 周波数合成器
JPS6247381B2 (ja)
JPH03284083A (ja) サンプリングクロック発生回路
JPS6059822A (ja) 周波数変換回路
JPH08340254A (ja) 周波数シンセサイザ
WO2007025355A1 (en) Reconfigurable signal modulator
JPH01144818A (ja) 数値制御形発振回路
US3866137A (en) Phase locked frequency divider circuitry
JP3712141B2 (ja) 位相同期ループ装置
JPS58168333A (ja) 位相同期ル−プ回路の位相比較方式
JPH042216A (ja) 周波数変換回路
CN107846220A (zh) 一种原子频标
KR100216364B1 (ko) 디지탈 데이타 전송 장치
Alawneh et al. Single loop synthesizer and SDR modulator
RU8854U1 (ru) Синтезатор частот
JPS5918757Y2 (ja) Pll回路使用の周波数シンセサイザ
JPS6016734A (ja) 通信機回路