JPS58105630A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPS58105630A JPS58105630A JP56204123A JP20412381A JPS58105630A JP S58105630 A JPS58105630 A JP S58105630A JP 56204123 A JP56204123 A JP 56204123A JP 20412381 A JP20412381 A JP 20412381A JP S58105630 A JPS58105630 A JP S58105630A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- phase
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 8
- 238000001514 detection method Methods 0.000 claims description 2
- 230000010355 oscillation Effects 0.000 abstract description 7
- 239000013078 crystal Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000001575 pathological effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
- H03L7/235—Nested phase locked loops
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は周波数の異なる同期信号を選択可能にした位相
同期回路に関するものである。
同期回路に関するものである。
位相同期回路は、位相検波器、ループ・フィルタ、電圧
制御発振器（以下■ＣＯと略す）の少くとも３つで構成
される。位相同期回路は入力信号の位相に追随する回路
構成になっても・す、位相同期回路内の■ＣＯの発振周
波数は、常に入力信号周波数に一致する。そのため、従
来の位相同期回路は、同期する信号以外に不要な信号が
入ると目的外の信号に同期するために不安定な動作をす
る欠点がある。この欠点を補う方法として位相同期回路
に入る前に目的外の信号をフィルタにより阻止する方法
が知られている。しかし、この方法では、同期信号の周
波数が変化するとフィルタも換えなければならず、回路
規模の増大と高い周波数において高価になる欠点があっ
た。
制御発振器（以下■ＣＯと略す）の少くとも３つで構成
される。位相同期回路は入力信号の位相に追随する回路
構成になっても・す、位相同期回路内の■ＣＯの発振周
波数は、常に入力信号周波数に一致する。そのため、従
来の位相同期回路は、同期する信号以外に不要な信号が
入ると目的外の信号に同期するために不安定な動作をす
る欠点がある。この欠点を補う方法として位相同期回路
に入る前に目的外の信号をフィルタにより阻止する方法
が知られている。しかし、この方法では、同期信号の周
波数が変化するとフィルタも換えなければならず、回路
規模の増大と高い周波数において高価になる欠点があっ
た。
本発明の目的はこれらの欠点を除き、周波数の異なる同
期信号を選択でき、選択度の高い位相同期回路を提供す
ることにある。
期信号を選択でき、選択度の高い位相同期回路を提供す
ることにある。
本発明によれば、第１のＶＣＯの出力を人力とする可変
Ｎ分周回路と前記可変Ｎ分周回路の出力を一方の入力と
する第１の位相検波器と前記第１の位相検波器の出力を
入力とする、第１のループフィルタと前記糖１のループ
フィルタの出力を入力とする前記第１のｖＣＯとで、少
くとも構成される位相同期型周波数シンセサイザと、同
期信号が人力される入力端子と、前記入力端子よ少入力
された同期信号と、前記ｔＩＳ１のｖＣＯの出力とを入
力とする＠２０位相検波器と、前記第２の位相検波器の
出力を入力とするＭ２のループフィルタと前記第２のル
ープフィルタの出力を人力とする第２のＶＣＯと、前記
１１１２のＶＣＯの出力を入力とするＭ分周回路を設け
、前記Ｍ分周回路の出力を前記第１の位相検波−の、も
う一方の入力信号としたことで前記目的が達成できる。
Ｎ分周回路と前記可変Ｎ分周回路の出力を一方の入力と
する第１の位相検波器と前記第１の位相検波器の出力を
入力とする、第１のループフィルタと前記糖１のループ
フィルタの出力を入力とする前記第１のｖＣＯとで、少
くとも構成される位相同期型周波数シンセサイザと、同
期信号が人力される入力端子と、前記入力端子よ少入力
された同期信号と、前記ｔＩＳ１のｖＣＯの出力とを入
力とする＠２０位相検波器と、前記第２の位相検波器の
出力を入力とするＭ２のループフィルタと前記第２のル
ープフィルタの出力を人力とする第２のＶＣＯと、前記
１１１２のＶＣＯの出力を入力とするＭ分周回路を設け
、前記Ｍ分周回路の出力を前記第１の位相検波−の、も
う一方の入力信号としたことで前記目的が達成できる。
以下、図面を用いて詳しく説明する。
示す。同図の第２のＶ Ｃ０１０４は、周波数安定度の
高い、例えば、電圧制御水晶発振−（以下■ＣＸＯと略
す）を使用するものとする。
高い、例えば、電圧制御水晶発振−（以下■ＣＸＯと略
す）を使用するものとする。
まず、入力端子１０１に同期する信号が入っていない状
−を説明する。ＶＣＸＯ１０４から出力されたｆｌなる
周波数の信号は、周波数シンセサイザのステップ周波数
を決めるＭ分周回路１０５に入り分周され、ｆｚなるｊ
４波数の信号を出力する。
−を説明する。ＶＣＸＯ１０４から出力されたｆｌなる
周波数の信号は、周波数シンセサイザのステップ周波数
を決めるＭ分周回路１０５に入り分周され、ｆｚなるｊ
４波数の信号を出力する。
次に、Ｍ分周回蹟１０５の出力１８号を、点−で囲まれ
た位相同期型周波数シンセサイザの基準信号として位相
検波ｄ １０６の人力の一方に入力する。
た位相同期型周波数シンセサイザの基準信号として位相
検波ｄ １０６の人力の一方に入力する。
位相検波＠ １０６の他方の入力信号としては、ｖＣＯ
１０９の出力を人力とするｉ１変Ｎ分ＩＩ１回ｉ １０
８の出力信号を使用する。位相検波−１０６の出力信号
はループフィルタ１０７を介してＶ Ｃ０１０９を制御
する。ＶＣＯ１０９の発振ｊ４波数ｆ、は、基準信号ｆ
ｔＫ同期した状−においで、 ｆ、 −Ｎ、 ｆ、−Ｎ７Ｍ−ｆ、・・・・・・・・・
・・・・・・・・・・・・・・・・（υとな抄、その周
波数安定度は、ＶＣＸＯ１０４の周波数安定度で決まる
。発振周波数ｆ、は可変Ｎ分周回路１０８の制御入力端
子１１０へ制御信号を入力することで変化できる。ここ
で、ＶＣＸＯ１０４，Ｍ分周回路１０５および点線内の
位相同期型周波数シンセサイザを１つのＶＣＯと考える
と、その制御可能な周波数範囲△ｆ４は、ＶＣＸＯ１０
４の制御可能を周波数粍囲を△ｆ、とすると、（９式よ
り、△１°、−Ｎ７Ｍ・Δｆ、・・・・・・・−・・・
−・・・・・・・・・・・・・・・・・・・・・・（２
となる◎ 次に入力端子１０１に同期信号が入った場合を説明−ｆ
る０入力端子１０１に入った同期信号は、■Ｃ０１０９
の出力信号と位相検波４１０２で位相比較されその検波
出刃信号はループフィルタ１０３を介してＶＣＸＯ１０
４を１１１１伽する。入力信号に同期した信号は出力端
子１１０に出力される。同回路の同期する周波数および
その軛囲は、はば（１１式と（２式で求められたものと
なる。同期した状態における同回路の雑音抑圧特性はル
ープフィルタ１０３及びループフィルタ１０７の帯域が
支配的となり決定される。
１０９の出力を人力とするｉ１変Ｎ分ＩＩ１回ｉ １０
８の出力信号を使用する。位相検波−１０６の出力信号
はループフィルタ１０７を介してＶ Ｃ０１０９を制御
する。ＶＣＯ１０９の発振ｊ４波数ｆ、は、基準信号ｆ
ｔＫ同期した状−においで、 ｆ、 −Ｎ、 ｆ、−Ｎ７Ｍ−ｆ、・・・・・・・・・
・・・・・・・・・・・・・・・・（υとな抄、その周
波数安定度は、ＶＣＸＯ１０４の周波数安定度で決まる
。発振周波数ｆ、は可変Ｎ分周回路１０８の制御入力端
子１１０へ制御信号を入力することで変化できる。ここ
で、ＶＣＸＯ１０４，Ｍ分周回路１０５および点線内の
位相同期型周波数シンセサイザを１つのＶＣＯと考える
と、その制御可能な周波数範囲△ｆ４は、ＶＣＸＯ１０
４の制御可能を周波数粍囲を△ｆ、とすると、（９式よ
り、△１°、−Ｎ７Ｍ・Δｆ、・・・・・・・−・・・
−・・・・・・・・・・・・・・・・・・・・・・（２
となる◎ 次に入力端子１０１に同期信号が入った場合を説明−ｆ
る０入力端子１０１に入った同期信号は、■Ｃ０１０９
の出力信号と位相検波４１０２で位相比較されその検波
出刃信号はループフィルタ１０３を介してＶＣＸＯ１０
４を１１１１伽する。入力信号に同期した信号は出力端
子１１０に出力される。同回路の同期する周波数および
その軛囲は、はば（１１式と（２式で求められたものと
なる。同期した状態における同回路の雑音抑圧特性はル
ープフィルタ１０３及びループフィルタ１０７の帯域が
支配的となり決定される。
以上、儂→図で示した本発明による位相同期回路は、周
波数シンセサイザを構成した位相同期回路と第２０に−
７７４ｋ 夕１０３− ＶＣＸＯ１０４トＭ分周回路１
０５を含んだ２重の位相同期回路を構成しており、周波
数シンセサイザの分周比Ｎ１に変えることによって周波
数の異る同期信号を選択できる。また、同期する周波数
軸回Δｆ４を一定ＶＣして分周比ＮをＭに比べて大きく
すれば、Δｆ、を小さくできるので、ＶＣＸＯ１０４の
発振周波数の安定度を上げることができる。
波数シンセサイザを構成した位相同期回路と第２０に−
７７４ｋ 夕１０３− ＶＣＸＯ１０４トＭ分周回路１
０５を含んだ２重の位相同期回路を構成しており、周波
数シンセサイザの分周比Ｎ１に変えることによって周波
数の異る同期信号を選択できる。また、同期する周波数
軸回Δｆ４を一定ＶＣして分周比ＮをＭに比べて大きく
すれば、Δｆ、を小さくできるので、ＶＣＸＯ１０４の
発振周波数の安定度を上げることができる。
更Ｖへ、分周比Ｎ＝ｚＭに比べて大きく１°ると、低い
周波数の安定なるＶＣＸＯを使用して高い周波数の同期
信号に同期する回路を構成できる。
周波数の安定なるＶＣＸＯを使用して高い周波数の同期
信号に同期する回路を構成できる。
又、Ｍ分周回路を設けたことで、その分局比Ｍによって
周波数シンセサイザのステップ周波数を任意Ｋｍ択でき
る。
周波数シンセサイザのステップ周波数を任意Ｋｍ択でき
る。
尚、同回路に使用した周波数シンセサイザは、Ｖ Ｃ０
１０９の出力信号を直接会１ｍする方式ｒ採用しだが、
途中に周波数変換器が入ったものでも同様に実施できる
。
１０９の出力信号を直接会１ｍする方式ｒ採用しだが、
途中に周波数変換器が入ったものでも同様に実施できる
。
その他、本発明による位相同期回路は、周波数変調波の
復調回路等に適しており高い周波数の信号を直接同回路
に入力して復調でき、受信回路の簡略化を計ることがで
きる。更に１分周比Ｎを変えることによって受信周波数
を変えることができる。
復調回路等に適しており高い周波数の信号を直接同回路
に入力して復調でき、受信回路の簡略化を計ることがで
きる。更に１分周比Ｎを変えることによって受信周波数
を変えることができる。
薔斗図は本発明による位相同期回路の実施例を示す病成
図である。
図である。
Claims (1)
- 第１の電圧制御発！ｉ！！ｉの出力を入力とする可変Ｎ
（Ｎは整数）分周回路と前記可変Ｎ分周回路の出力を一
方の入力とする第１の位相検波器と、前記第１の位相検
波器の出力を入力とする第１のループフィルタと、前記
第１のループフィルタの出力を入力とする前記第１の電
圧制御発振器とですくなくとも構成される位相同期Ｗ周
波数シンセサイザと、同期信号が入力される入力端子と
前記入力端子よ抄入力された同期信号と前記第１の電圧
制御発！ｉｉ−の出力とを入力とする第２の位相検波−
と前記第２の位相検波器の出力を入力とする第２のルー
プフィルタと前記第２のループフィルタの出力を入力と
する１１１２の電圧制御発振器と、前記第２の電圧制御
発振器の出力を入力とするＭ（Ｍは整数）分周回路を設
け、前記Ｍ分周回路の出力を前記第１の位相検波器の、
もう一方の入力信号としたことを特徴とした位相同期回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56204123A JPS58105630A (ja) | 1981-12-17 | 1981-12-17 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56204123A JPS58105630A (ja) | 1981-12-17 | 1981-12-17 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58105630A true JPS58105630A (ja) | 1983-06-23 |
| JPH0459808B2 JPH0459808B2 (ja) | 1992-09-24 |
Family
ID=16485195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56204123A Granted JPS58105630A (ja) | 1981-12-17 | 1981-12-17 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58105630A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62158937U (ja) * | 1986-03-27 | 1987-10-08 | ||
| JPS6382084A (ja) * | 1986-09-25 | 1988-04-12 | Fujitsu Ltd | 高安定基準周波数発振方式 |
| JPS63155824A (ja) * | 1986-12-19 | 1988-06-29 | Ricoh Co Ltd | デイジタル位相同期ル−プフイルタ |
| JP2008099097A (ja) * | 2006-10-13 | 2008-04-24 | Mitsubishi Electric Corp | クロック位相シフト装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5399858A (en) * | 1977-02-14 | 1978-08-31 | Tdk Corp | Phase lock circuit |
-
1981
- 1981-12-17 JP JP56204123A patent/JPS58105630A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5399858A (en) * | 1977-02-14 | 1978-08-31 | Tdk Corp | Phase lock circuit |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62158937U (ja) * | 1986-03-27 | 1987-10-08 | ||
| JPH0528830Y2 (ja) * | 1986-03-27 | 1993-07-23 | ||
| JPS6382084A (ja) * | 1986-09-25 | 1988-04-12 | Fujitsu Ltd | 高安定基準周波数発振方式 |
| JPS63155824A (ja) * | 1986-12-19 | 1988-06-29 | Ricoh Co Ltd | デイジタル位相同期ル−プフイルタ |
| JP2008099097A (ja) * | 2006-10-13 | 2008-04-24 | Mitsubishi Electric Corp | クロック位相シフト装置 |
| JP4686432B2 (ja) * | 2006-10-13 | 2011-05-25 | 三菱電機株式会社 | クロック位相シフト装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0459808B2 (ja) | 1992-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0500516A2 (en) | Broad band frequency synthesizer for quick frequency retuning | |
| US5579351A (en) | Jitter suppression circuit | |
| JPS58105630A (ja) | 位相同期回路 | |
| JPH0834589B2 (ja) | サンプリングクロック発生回路 | |
| US4039968A (en) | Synchronizing circuit | |
| JP2877185B2 (ja) | クロック発生器 | |
| JPS6059822A (ja) | 周波数変換回路 | |
| KR960027347A (ko) | 이득 제어 기능을 갖는 광대역 위상동기루프(pll) 주파수 합성기 | |
| JPH0548453A (ja) | 周波数シンセサイザ | |
| JPH0529933A (ja) | 位相同期発振装置 | |
| JPS59202736A (ja) | 位相同期回路 | |
| JPH0156580B2 (ja) | ||
| JP3248453B2 (ja) | 発振装置 | |
| JP3230501B2 (ja) | 周波数シンセサイザ | |
| JPS6333739B2 (ja) | ||
| JPH0998084A (ja) | 位相同期発振回路 | |
| RU2329594C1 (ru) | Синтезатор частот | |
| JPH0669912A (ja) | 位相同期発振器 | |
| JPH0396129A (ja) | 信号発生装置 | |
| JPS6181027A (ja) | Ｐｌｌ回路 | |
| JPH0797745B2 (ja) | 位相同期回路 | |
| JPH10261956A (ja) | クロック生成回路 | |
| JPH07283730A (ja) | 位相同期発振器 | |
| JPS6213850B2 (ja) | ||
| JPS6355814B2 (ja) |