JPS58101463A - Mos型半導体装置 - Google Patents
Mos型半導体装置Info
- Publication number
- JPS58101463A JPS58101463A JP19977281A JP19977281A JPS58101463A JP S58101463 A JPS58101463 A JP S58101463A JP 19977281 A JP19977281 A JP 19977281A JP 19977281 A JP19977281 A JP 19977281A JP S58101463 A JPS58101463 A JP S58101463A
- Authority
- JP
- Japan
- Prior art keywords
- vth
- voltage
- diode
- drain
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title description 4
- 230000005669 field effect Effects 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- 230000037303 wrinkles Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 241000220317 Rosa Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000003623 enhancer Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 208000018721 fetal lung interstitial tumor Diseases 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 210000000056 organ Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
尭りO1ft術分野
本発嘴は絶縁r−)瀝電界効果トランジスタ(線種−F
ET )からなる、ダイオード特性を有するMO8ml
半導体装置に関する。
ET )からなる、ダイオード特性を有するMO8ml
半導体装置に関する。
発−の技術的背景とそO問題点
近年、MOI構造のアナログ集積囲路の発展はめflL
<、特に音声信号J61IMII&験關路で線、集積化
され九演算増幅器(以下オペアンノと略す)を用いて各
種のフィルタを夷舅している。
<、特に音声信号J61IMII&験關路で線、集積化
され九演算増幅器(以下オペアンノと略す)を用いて各
種のフィルタを夷舅している。
更にはその技術を用いてアナログ音声信号をデジタ★信
号に変換する九めに必要な整流−路をも集積化しようと
するものである。
号に変換する九めに必要な整流−路をも集積化しようと
するものである。
第imlは、一般的に知られている半波整流回路である
。第1g中のOP −Axapは演算増幅器、Dt*D
寓tiダイオード、Rt elm 紘紙絖、Vl、。
。第1g中のOP −Axapは演算増幅器、Dt*D
寓tiダイオード、Rt elm 紘紙絖、Vl、。
は基準電圧である。
しかしながら、通常のメイオーy#i、頴方肉電圧降下
vfとして0.6〜0.7vの電圧が必要であシ、第2
図に示す如く層方向電圧がζO電圧以上になると急激に
電流が増加し、逆方向電流はほとんど零に近い特性を示
す、その結果、こうし九ダイオードを第1図図示o#P
腋整流回路に組み込むと、第3図の波形図に示す如く、
入力信号が基準電圧vr、fと交差する点ムelにおい
て、オペアンプ出力OP 0127 が急IkK変化し
てしまう九め、オーΔシ為−トしてし會う。
vfとして0.6〜0.7vの電圧が必要であシ、第2
図に示す如く層方向電圧がζO電圧以上になると急激に
電流が増加し、逆方向電流はほとんど零に近い特性を示
す、その結果、こうし九ダイオードを第1図図示o#P
腋整流回路に組み込むと、第3図の波形図に示す如く、
入力信号が基準電圧vr、fと交差する点ムelにおい
て、オペアンプ出力OP 0127 が急IkK変化し
てしまう九め、オーΔシ為−トしてし會う。
しえがって、波形が変化してしまい、正常な半波整流動
作が行なわれなくなる。なお、第3図中の−)は入力信
号01IL潜図、伽)はオペアンプの出力の波形図であ
る。上述し九傾向は順方向電圧−下V、が小さいほど小
さくな’p、vfが零の場合社会〈その傾向がなく、正
常*+波整流動作を遂行できる。
作が行なわれなくなる。なお、第3図中の−)は入力信
号01IL潜図、伽)はオペアンプの出力の波形図であ
る。上述し九傾向は順方向電圧−下V、が小さいほど小
さくな’p、vfが零の場合社会〈その傾向がなく、正
常*+波整流動作を遂行できる。
発明の目的
本発明はvlが零もしくは零に近い特性を示すダイオー
ド特性を有するMOg @半導体装置を蝿供しようとす
るものである。
ド特性を有するMOg @半導体装置を蝿供しようとす
るものである。
尭−の概要
本発明を第4図図示の原理図を参照して説明する。
fl141jAFiN+ヤンネルエンハンスメント蓋M
OI −FITからなるダイオードを示す亀のである1
図中のDは電圧v3が加えられるドレイン、Sは電圧v
1が加えられるソース、Gはr−)であ夛、前記r −
) GとドレインDの間に峡FITのしきい値と勢しい
電圧の電源vthが介装されテhA* j 5 L7’
tMOil −FIT(1−1411性は次のようにな
る。
OI −FITからなるダイオードを示す亀のである1
図中のDは電圧v3が加えられるドレイン、Sは電圧v
1が加えられるソース、Gはr−)であ夛、前記r −
) GとドレインDの間に峡FITのしきい値と勢しい
電圧の電源vthが介装されテhA* j 5 L7’
tMOil −FIT(1−1411性は次のようにな
る。
(1) V (Vm Vt )>ooall−//
2・(V、、−v、k)1 (1)V 説v+v
□ −−−−、、(鵞)@p ζζでβはFLITのチャンネル長、チャンネル幅等の
形状によって決するΔラメータである。
2・(V、、−v、k)1 (1)V 説v+v
□ −−−−、、(鵞)@p ζζでβはFLITのチャンネル長、チャンネル幅等の
形状によって決するΔラメータである。
ゆえに、上記(1) 、 (2)よ)
■−β/2・い ・−―)となる。
Gl) V (V婁Vt )&;040時上記(1)
e (z)より!フ0 −−−−・(4)となる。
e (z)より!フ0 −−−−・(4)となる。
L 九yb’ 5 テ第4 mI E 示OMOfll
−FIT F11115110V−1特性に示す如く
願方向電圧陣下V、が零041性を示すダイオードと1
にみ。
−FIT F11115110V−1特性に示す如く
願方向電圧陣下V、が零041性を示すダイオードと1
にみ。
発Ij110実施例
本発明のダイオードを第6WRを参照して説明する。
間中OQtはし自い値電圧v トランジスタtk%
形状で決まるノ臂ツメータβを有する1チヤンネルエン
ハンスメ/)IIMOII−F鳶テであ)、このソース
1は電圧Vtをドレイ)/Dは電圧vlを与えられてい
る。m中の4bは前記kg)8− FIT Qsと同様
のし自い値電圧、Δツメ−タフを有する1チヤンネルエ
ンハンスメy ) tii uog−ytT? To
り、このドレインDはバイアス電流源!・を介して電源
電圧V□に接続され(その接続点の電圧をV・とする)
、@ FIT Ql t)ソース8は前記績■−F釘Q
10ドレイyDKI!続されている。1らに、kIDa
−FNT Qsのr−)Gは自己のドレインDK接続
されている。そして、前記MO8−FIT Qsのr−
) Gは前記臓)I −FIT Q諺のr−)とドレイ
ンの11411点に接続されている。
ハンスメ/)IIMOII−F鳶テであ)、このソース
1は電圧Vtをドレイ)/Dは電圧vlを与えられてい
る。m中の4bは前記kg)8− FIT Qsと同様
のし自い値電圧、Δツメ−タフを有する1チヤンネルエ
ンハンスメy ) tii uog−ytT? To
り、このドレインDはバイアス電流源!・を介して電源
電圧V□に接続され(その接続点の電圧をV・とする)
、@ FIT Ql t)ソース8は前記績■−F釘Q
10ドレイyDKI!続されている。1らに、kIDa
−FNT Qsのr−)Gは自己のドレインDK接続
されている。そして、前記MO8−FIT Qsのr−
) Gは前記臓)I −FIT Q諺のr−)とドレイ
ンの11411点に接続されている。
こOような構成によれば、鳳チャンネルエンハン)Lメ
y ) II MOg −FIeT QtとQsが同様
なしきい値電圧、/#ラメータIを有するため、誼(2
)畠−r鳶TQsOr−)GとドレインDo関にはバイ
アス電流lll5とMOg −Fl’r−により M(
Ml −r鵞TChOしきい値電圧v0と雌ft勢しい
電圧が与えられる。即ち、バイアス電流源!・は次0(
5)式1式% () こむでvtkはMOg −FWT Q虐Oし自い値電圧
である。
y ) II MOg −FIeT QtとQsが同様
なしきい値電圧、/#ラメータIを有するため、誼(2
)畠−r鳶TQsOr−)GとドレインDo関にはバイ
アス電流lll5とMOg −Fl’r−により M(
Ml −r鵞TChOしきい値電圧v0と雌ft勢しい
電圧が与えられる。即ち、バイアス電流源!・は次0(
5)式1式% () こむでvtkはMOg −FWT Q虐Oし自い値電圧
である。
上記(5)式よシ
v@ −Vl xm Vth+〆nQT −−−−−
(s)の関係が得られる。
(s)の関係が得られる。
し九がりてβが十分大きく、バイアス電流源I・を十分
小さく設定すれば、 〆罰Tろ=<< vth −−−−(7)トナ
)、V*V*tiは”th Ket、、< * b、前
述した第4図の原理図に示し九ように第6図の回路は嬉
5図のV−1%性のようtk v、が零に等しいダイオ
ードとして動作すゐ。
小さく設定すれば、 〆罰Tろ=<< vth −−−−(7)トナ
)、V*V*tiは”th Ket、、< * b、前
述した第4図の原理図に示し九ように第6図の回路は嬉
5図のV−1%性のようtk v、が零に等しいダイオ
ードとして動作すゐ。
t″に1〆イオードとして主動作するms −FK’r
Qsと、鋏FICTQtのr−)及びドレイン間にその
しきい値電圧に等しi電圧を与える電源として動作する
j[)8− FET Qsとはし11−値電圧中チャン
ネル長及びチャンネル幅等のΔツメータが岡じになるよ
うに設定されている丸め、外部からの影響によ)しきい
値電圧が変動しても、それらは各ME)II −FWT
Qt −Qsに等しく作用する丸め、前述し九Iイオ
ード特性が変化することなく保持される。
Qsと、鋏FICTQtのr−)及びドレイン間にその
しきい値電圧に等しi電圧を与える電源として動作する
j[)8− FET Qsとはし11−値電圧中チャン
ネル長及びチャンネル幅等のΔツメータが岡じになるよ
うに設定されている丸め、外部からの影響によ)しきい
値電圧が変動しても、それらは各ME)II −FWT
Qt −Qsに等しく作用する丸め、前述し九Iイオ
ード特性が変化することなく保持される。
なお、本実−に係るMOB ml半導体装置は上記実施
例の構造に限定されない0例えば第711に示す如くバ
イアス電流III・の代bKmチャンネルディプレッジ
箇ン31 MDB −FIT Qsを用いてダイオード
を構成してもよい、を九、1チヤンネルエンハンスメン
) @ MOB −FK丁Qs#十分*ットオ7近傍で
動作するならば第8図に示すように一童イアス電流源!
・0代りに抵抗MLを用いて〆イオー、r特性を有する
Mog型半導体装置を構成してもよい。
例の構造に限定されない0例えば第711に示す如くバ
イアス電流III・の代bKmチャンネルディプレッジ
箇ン31 MDB −FIT Qsを用いてダイオード
を構成してもよい、を九、1チヤンネルエンハンスメン
) @ MOB −FK丁Qs#十分*ットオ7近傍で
動作するならば第8図に示すように一童イアス電流源!
・0代りに抵抗MLを用いて〆イオー、r特性を有する
Mog型半導体装置を構成してもよい。
上記実施例では、ダイオードとして主動作すbyhfヤ
ンネルエンハンスメン) II Mol −FITのr
−)とドレインの関に該FE?のしきい値電圧に等しい
電圧の電源を介装したが、これに限らず、r−Fとソー
ス間に同電源を介装してもよい。
ンネルエンハンスメン) II Mol −FITのr
−)とドレインの関に該FE?のしきい値電圧に等しい
電圧の電源を介装したが、これに限らず、r−Fとソー
ス間に同電源を介装してもよい。
上記実施例ではダイオードを構成するMOB−FleT
トして鳳チャンネルエンハンスメント蓋のものを用い
九が、P?ヤンネルエyハンスメン) It MOB
−FETを用いてもよい。
トして鳳チャンネルエンハンスメント蓋のものを用い
九が、P?ヤンネルエyハンスメン) It MOB
−FETを用いてもよい。
発明の効果
以上詳述した如く、本発明によれdll方向電圧降下V
、が零もしくは零に近い4I性を示すMO1F1丁から
なるダイオードを構成でき、−ラて正常な中波整流動作
を遂行し得る亭IIIL11筐關路などに有効に利用で
きる勢顕著な効果を有する。
、が零もしくは零に近い4I性を示すMO1F1丁から
なるダイオードを構成でき、−ラて正常な中波整流動作
を遂行し得る亭IIIL11筐關路などに有効に利用で
きる勢顕著な効果を有する。
第1111は半波整流回路を示す図、第2IllはPN
接合ダイオードのV−I%4!lを示す閣、第3図はP
N接合ダイオードを組込んだ半波整流回路の入力信号及
びオペアンプ出力の#L形図、第4図は本発明のダイオ
ードの原理を示す回路図、第5図は第4図のダイオード
のV−X特性を示す図、第6図は本発明の一実施例を示
すダイオードの回路図、第71!ll及び第8IIIは
夫々本発明の他の実施例を示すダイオードの回路図であ
る。 QsaQs・・・烏チャンネルエンハンスメント型Mo
l −FET、Qsm−チャンネルディプレッジ曹ンm
1K)II −Flけ、■・・・・バイアス電装置、鼠
・−抵抗・ 出願人代理人 弁覇士 鈴 江 武 彦第1s OP −Amp 第211 第3@ 第4■ 第sWR リ V
接合ダイオードのV−I%4!lを示す閣、第3図はP
N接合ダイオードを組込んだ半波整流回路の入力信号及
びオペアンプ出力の#L形図、第4図は本発明のダイオ
ードの原理を示す回路図、第5図は第4図のダイオード
のV−X特性を示す図、第6図は本発明の一実施例を示
すダイオードの回路図、第71!ll及び第8IIIは
夫々本発明の他の実施例を示すダイオードの回路図であ
る。 QsaQs・・・烏チャンネルエンハンスメント型Mo
l −FET、Qsm−チャンネルディプレッジ曹ンm
1K)II −Flけ、■・・・・バイアス電装置、鼠
・−抵抗・ 出願人代理人 弁覇士 鈴 江 武 彦第1s OP −Amp 第211 第3@ 第4■ 第sWR リ V
Claims (2)
- (1) 絶縁r−)蓋電界効果トランジスタから′&
珈、前記トランジスタのr−)とソース間、もしくはr
−)とドレイン間に皺トランジスタのしきい値電圧と同
等もしくはほぼ等しい電圧の電IIt介値してメイオー
ド特性をもえせ九ことを特徴とする顧1蓋半導体装置。 - (2) 絶縁r−)蓋電界効果トランジスタがエンハ
ンスメント置であることを特徴とす、&特許請求の範−
第1項記載のMol蓋牛蓋体導体装置
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19977281A JPS58101463A (ja) | 1981-12-11 | 1981-12-11 | Mos型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19977281A JPS58101463A (ja) | 1981-12-11 | 1981-12-11 | Mos型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58101463A true JPS58101463A (ja) | 1983-06-16 |
Family
ID=16413352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19977281A Pending JPS58101463A (ja) | 1981-12-11 | 1981-12-11 | Mos型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58101463A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994023457A1 (en) * | 1993-03-31 | 1994-10-13 | University Of Washington | Majority carrier power diode |
-
1981
- 1981-12-11 JP JP19977281A patent/JPS58101463A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5510641A (en) * | 1992-06-01 | 1996-04-23 | University Of Washington | Majority carrier power diode |
WO1994023457A1 (en) * | 1993-03-31 | 1994-10-13 | University Of Washington | Majority carrier power diode |
JPH07506941A (ja) * | 1993-03-31 | 1995-07-27 | ユニバーシティー・オブ・ワシントン | 多数キャリアパワーダイオード |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3185698B2 (ja) | 基準電圧発生回路 | |
US10151644B2 (en) | Combination current generator configured to selectively generate one of a PTAT and a CTAT current | |
CN105974989B (zh) | 一种基于亚阈值的低功耗全cmos基准源电路 | |
US20130293281A1 (en) | Circuit arrangement and method for operating a circuit arrangement | |
CN102539899B (zh) | 用于感测流过场效应晶体管的电流的电流传感器 | |
US8030985B2 (en) | System and method for compensating pulse generator for process and temperature variations | |
US4507572A (en) | Voltage sensing circuit | |
US10198014B2 (en) | Low leakage low dropout regulator with high bandwidth and power supply rejection | |
JPH09243466A (ja) | 半導体温度センサ | |
US7118274B2 (en) | Method and reference circuit for bias current switching for implementing an integrated temperature sensor | |
JPS58101463A (ja) | Mos型半導体装置 | |
JP4390575B2 (ja) | 電流検出回路 | |
JPS632193A (ja) | センスアンプ回路 | |
JPH086653A (ja) | レファレンス電圧発生回路 | |
JPH0846508A (ja) | Cmosレベルシフト回路 | |
JPS62103719A (ja) | 基準電圧発生回路 | |
JPS62254073A (ja) | Cmosパワ−オン検出回路 | |
US7567071B1 (en) | Current and voltage source that is unaffected by temperature, power supply, and device process | |
TWI657249B (zh) | 電流感測電路 | |
JPS6051322A (ja) | Cmos電圧変換回路 | |
JPS58210714A (ja) | コンパレ−タ | |
JPH0199319A (ja) | 入力回路 | |
JPS59186417A (ja) | D/a変換器 | |
JPH03196318A (ja) | 定電圧発生回路 | |
JPH0993053A (ja) | バイアス回路 |