JP4390575B2 - 電流検出回路 - Google Patents

Description

本発明は、電流検出用抵抗に流れる電流に応じた電圧を出力する電流検出回路に関し、特に、二次電池のバッテリパックにおいて、二次電池の充放電電流を検出する電流検出回路に関するものである。

図４は、二次電池の充放電電流検出回路の従来例を示した図である（例えば、特許文献１参照。）。
図４において、電流検出用抵抗Ｒｓには、二次電池の充電時と放電時とでは逆方向の電流が流れる。このため、放電時には端子ＴＡに正、端子ＴＢに負の電圧がそれぞれ発生するが、充電時には端子ＴＡに負、端子ＴＢに正の電圧がそれぞれ発生する。このことから、演算増幅回路ＡＭＰの非反転入力端にオフセット電圧ＶｒＡを設けないと、演算増幅回路ＡＭＰの出力電圧は負電圧になり、演算増幅回路ＡＭＰの電源に負電圧が必要になる。

二次電池の充放電時に電流検出用抵抗Ｒｓに流れる電流の絶対値をｉｓとすると、放電時の演算増幅回路ＡＭＰの出力電圧ＶＡｏｕｔは下記（ａ）式のようになる。
ＶＡｏｕｔ＝ＶｒＡ−Ｒ２×（ＶｒＡ−ｉｓ×Ｒｓ）／（Ｒ１＋Ｒ２）………………（ａ）
同様に、充電時の演算増幅回路ＡＭＰの出力電圧ＶＡｏｕｔは下記（ｂ）式のようになる。
ＶＡｏｕｔ＝ＶｒＡ−Ｒ２×（ＶｒＡ＋ｉｓ×Ｒｓ）／（Ｒ１＋Ｒ２）………………（ｂ）

更に、電流検出用抵抗Ｒｓに流れる電流が０のときの演算増幅回路ＡＭＰの出力電圧ＶＡｏｕｔは下記（ｃ）式のようになる。
ＶＡｏｕｔ＝ＶｒＡ−Ｒ２×ＶｒＡ／（Ｒ１＋Ｒ２）………………（ｃ）
なお、前記（ａ）式から（ｃ）式において、Ｒ１は抵抗Ｒ１の抵抗値を、Ｒ２は抵抗Ｒ２の抵抗値を、Ｒｓは抵抗Ｒｓの抵抗値をそれぞれ示している。
通常、ＶｒＡ＞＞ｉｓ×Ｒｓに設定することから、演算増幅回路ＡＭＰの出力電圧ＶＡｏｕｔは、前記（ｃ）式の電圧に対して、放電時は大きくなり、充電時は小さくなることが分かる。図４の回路では、更に、演算増幅回路ＡＭＰの出力電圧ＶＡｏｕｔをＶ‐Ｆ変換回路１０１に入力して出力電圧ＶＡｏｕｔを周波数に変換し、出力信号Ｆｏｕｔとして出力している。

次に、図５は、二次電池の充放電電流検出回路の他の従来例を示した図である（例えば、特許文献１参照。）。
図５では、ディプレッション型のＮＭＯＳトランジスタＭａのゲート‐ソース間に電流検出用抵抗Ｒｓを接続している。ディプレッション型のＮＭＯＳトランジスタＭａのゲート‐ソース間電圧Ｖｇｓとドレイン電流ｉｄとの関係は、図６に示すように、ゲート‐ソース間電圧Ｖｇｓが０Ｖでもドレイン電流ｉｄは０にならず、ゲート‐ソース間電圧Ｖｇｓが負電圧のときにドレイン電流ｉｄは０になる。

このため、ＮＭＯＳトランジスタＭａにおいて、充電時のようにゲート電圧がソース電圧に対して負電圧になってもドレイン電流が流れることから、図４のようにオフセット電圧ＶｒＡがなくても、電流検出用抵抗Ｒｓの電圧変化をＮＭＯＳトランジスタＭａのドレイン電流の変化として検出することができる。ディプレッション型のＮＭＯＳトランジスタＭａのドレイン電圧は、Ｉ‐Ｆ変換回路１０１に入力され、周波数に変換されて信号Ｆｏｕｔとして出力され、該信号Ｆｏｕｔはマイコン１０２等の制御回路に入力されて処理される。
特開２００２−３１１０６５号公報

しかし、図４の回路では、（ａ）式から（ｃ）式に示すように、電流検出用抵抗Ｒｓで検出される電流は、抵抗値Ｒｓ、Ｒ１、Ｒ２及びオフセット電圧ＶｒＡの関数になり、求め難いという問題があった。更に、ＩＣ上では面積を多く必要とする抵抗が２個必要になるため、ＩＣのチップ面積が大きくなるという問題もあった。
一方、図５の回路では、図６から分かるように、ＮＭＯＳトランジスタＭａのゲート‐ソース間電圧Ｖｇｓとドレイン電流ｉｄとの関係は直線でないため、抵抗Ｒｓで検出された電流と該ドレイン電流ｉｄは比例しない。この対策として、ゲート‐ソース間電圧Ｖｇｓとドレイン電流ｉｄとの関係を記憶素子に記憶しておき、マイコン等を使用して補正する等の処理を行う必要があった。更に、負側の検出電圧は、ディプレッション型のＮＭＯＳトランジスタＭａの特性で決まってしまうことから、電流検出範囲の自由度が狭くなるという問題があった。

本発明は、上記のような問題を解決するためになされたものであり、充放電時に二次電池に流れる充放電電流といった、電流検出用抵抗に流れる電流を容易かつ正確に広い範囲で検出することができ、集積化する際に比較的面積を必要とする抵抗が不要でチップ面積を小さくすることができる電流検出回路を得ることを目的とする。

この発明に係る電流検出回路は、電流検出用抵抗に流れる電流に応じた電圧を出力する電流検出回路において、
所定の第１基準電圧Ｖｒ１を生成して出力する第１基準電圧発生回路部と、
前記第１基準電圧Ｖｒ１に電流検出用抵抗の両端電圧を加算した電圧がゲート‐ソース間に印加される第１のＭＯＳトランジスタと、
該第１のＭＯＳトランジスタのドレイン電流を電圧に変換して、前記電流検出用抵抗に流れる電流に応じた電圧を生成して出力する電流‐電圧変換回路部と、
を備え、
前記電流‐電圧変換回路部は、
前記第１のＭＯＳトランジスタのドレイン電流に比例した電流を生成して出力するカレントミラー回路と、
該カレントミラー回路の出力電流を電圧に変換して出力する電流‐電圧変換回路と、
所定の第２基準電圧Ｖｒ２を生成して出力する第２基準電圧発生回路と、
非反転入力端に該第２基準電圧Ｖｒ２が入力され、反転入力端に前記カレントミラー回路の出力端が接続された演算増幅回路と、
前記カレントミラー回路の出力端と該演算増幅回路の出力端との間に接続され、ゲートに該第２基準電圧Ｖｒ２が入力された第２のＭＯＳトランジスタと、
を備え、
前記演算増幅回路は、前記電流検出用抵抗に流れる電流に応じた電圧を生成して出力するものである。

また、前記第１及び第２の各ＭＯＳトランジスタは、同一の電気的特性をそれぞれ有するようにしてもよい。

また、前記第２のＭＯＳトランジスタは、前記第１のＭＯＳトランジスタのトランジスタサイズ比をＡ倍したトランジスタサイズ比を有するようにしてもよい。

また、前記第２の基準電圧Ｖｒ２は、電流検出用抵抗で発生する電圧の絶対値をＶｓとすると、Ｖｒ２＞Ａ^１／２×（Ｖｒ１＋Ｖｓ）を満足するようにしてもよい。

一方、前記第１の基準電圧Ｖｒ１は、前記電流検出用抵抗で発生する電圧の絶対値Ｖｓを超える電圧値であるようにした。

また、前記第２の基準電圧Ｖｒ２は、第１の基準電圧Ｖｒ１に前記電流検出用抵抗で発生する電圧の絶対値Ｖｓを加算した値を超える電圧値であるようにした。

本発明の電流検出回路によれば、電流検出用抵抗に流れる電流、例えば充放電時に二次電池に流れる充放電電流を容易かつ正確に広い範囲で検出することができ、集積化する際に比較的面積を必要とする抵抗が不要でチップ面積を小さくすることができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における電流検出回路の構成例を示した図である。
図１において、電流検出回路１は、二次電池１０の充放電電流を検出し、該検出した電流を電圧Ｖｏｕｔに変換して出力する。
図１の電流検出回路１は、ＮＭＯＳトランジスタＭ１と、所定の第１基準電圧Ｖｒ１を生成して出力する第１基準電圧発生回路２と、二次電池１０の充放電電流を検出する電流検出用抵抗Ｒｓと、カレントミラー回路３を構成するＰＭＯＳトランジスタＭ２及びＭ３と、該カレントミラー回路３の出力電流をなすＰＭＯＳトランジスタＭ３のドレイン電流ｉｄ２を電圧に変換する電流‐電圧変換回路４とを備えている。

また、電流‐電圧変換回路４は、演算増幅回路ＡＭＰ１と、所定の第２基準電圧Ｖｒ２を生成して出力する第２基準電圧発生回路２１と、ＮＭＯＳトランジスタＭ４とで構成されている。なお、ＮＭＯＳトランジスタＭ１は第１のＭＯＳトランジスタを、ＮＭＯＳトランジスタＭ４は第２のＭＯＳトランジスタをそれぞれなす。
二次電池１０の正側電極は端子Ｔ１に接続され、二次電池１０の負側電極は電流検出用抵抗Ｒｓを介して端子Ｔ２に接続されている。二次電池１０の負側電極は端子ＴＡを介して電流検出用抵抗Ｒｓの一端に接続されており、電流検出用抵抗Ｒｓの他端は端子ＴＢに接続され、更に端子ＴＢは端子Ｔ２に接続されている。端子Ｔ１と端子Ｔ２との間には、二次電池１０を電源とする負荷１１が接続され、二次電池１０を充電する場合は、負荷１１の代わりに端子Ｔ１と端子Ｔ２との間に充電器１２が接続される。

ＮＭＯＳトランジスタＭ１のゲートには第１基準電圧発生回路２の正側電極が、二次電池１０の負側電極には第１基準電圧発生回路２の負側電極がそれぞれ接続され、ＮＭＯＳトランジスタＭ１のゲートに第１基準電圧Ｖｒ１が入力されている。二次電池１０の正側電極と端子ＴＢとの間にはＰＭＯＳトランジスタＭ２とＮＭＯＳトランジスタＭ１が直列に接続され、二次電池１０の正側電極と演算増幅回路ＡＭＰ１の反転入力端との間にはＰＭＯＳトランジスタＭ３が接続されている。ＰＭＯＳトランジスタＭ２及びＭ３の各ゲートは接続され、該接続部はＰＭＯＳトランジスタＭ２のドレインに接続されている。

演算増幅回路ＡＭＰ１は、二次電池１０から電源が供給されており、反転入力端と出力端との間にＮＭＯＳトランジスタＭ４が接続され、ＮＭＯＳトランジスタＭ４のゲートは第２基準電圧発生回路２１の正側電極に接続されている。また、演算増幅回路ＡＭＰ１の非反転入力端には、第２基準電圧発生回路２１の正側電極が接続され、第２基準電圧発生回路２１の負側電極は二次電池１０の負側電極に接続され、演算増幅回路ＡＭＰ１の出力端とＮＭＯＳトランジスタＭ４との接続部から出力電圧Ｖｏｕｔが出力される。

このような構成において、カレントミラー回路３は、ＮＭＯＳトランジスタＭ１のドレイン電流ｉｄ１を入力電流とし、ＰＭＯＳトランジスタＭ３のドレインから、ＮＭＯＳトランジスタＭ１のドレイン電流ｉｄ１と同じ値のドレイン電流ｉｄ２を出力する。
二次電池１０から負荷１１に放電する場合は、二次電池１０の正側電極から端子Ｔ１→負荷１１→端子Ｔ２→電流検出用抵抗Ｒｓ→二次電池１０の負側電極という経路で電流が流れる。このため、電流検出用抵抗Ｒｓには端子ＴＢから端子ＴＡに向かって電流が流れ、端子ＴＡに負の電圧が、端子ＴＢに正の電圧がそれぞれ発生する。

電流検出用抵抗Ｒｓに流れる電流ｉｓによって発生する電圧の絶対値をＶｓとすると、ＮＭＯＳトランジスタＭ１のゲート電圧Ｖｇ１は、第１基準電圧Ｖｒ１から電圧Ｖｓを減じた値になることから、下記（１）式で表される。
Ｖｇ１＝Ｖｒ１−Ｖｓ＝Ｖｒ１−ｉｓ×Ｒｓ………………（１）
なお、前記（１）式において、Ｒｓは電流検出用抵抗Ｒｓの抵抗値を示している。

次に、負荷１０に代わって端子Ｔ１と端子Ｔ２との間に充電器１２が接続され、該充電器１２によって二次電池１０を充電する場合、充電器１２の正側電極から端子Ｔ１→二次電池１０→電流検出用抵抗Ｒｓ→端子Ｔ２→充電器１２の負側電極という経路で電流が流れる。このため、電流検出用抵抗Ｒｓには端子ＴＡから端子ＴＢの方向に電流が流れ、端子ＴＡに正の電圧が、端子ＴＢに負の電圧がそれぞれ発生する。
充電時のＮＭＯＳトランジスタＭ１のゲート電圧Ｖｇ１は下記（２）式で表される。
Ｖｇ１＝Ｖｒ１＋Ｖｓ………………（２）

前記（１）式及び（２）式から分かるように、第１基準電圧Ｖｒ１を、電流検出用抵抗Ｒｓで発生する電圧Ｖｓよりも大きい電圧に設定すると、ＮＭＯＳトランジスタＭ１のゲート電圧Ｖｇ１は負にならず、ドレイン電流ｉｄ１は、電流検出用抵抗Ｒｓに流れる電流ｉｓに応じた電流になる。
図２は、ＮＭＯＳトランジスタＭ１のドレイン電流ｉｄ１、ドレイン電圧Ｖｄ１及びゲート電圧Ｖｇ１の関係を示した図である。図２の強反転領域（例えば、ドレイン電圧Ｖｄ１がＶ１のとき）におけるＮＭＯＳトランジスタＭ１のドレイン電流ｉｄ１は下記（３）式で表される。
ｉｄ１＝Ｋ×（Ｖｇ１−Ｖｔ）^２………………（３）
なお、Ｋは比例乗数を示し、ＶｔはＮＭＯＳトランジスタＭ１のしきい値電圧を示している。

また、ＮＭＯＳトランジスタＭ１のゲート電圧Ｖｇ１は、下記（４）式で示すように、電流検出用抵抗Ｒｓで発生する電圧ＶｓとＮＭＯＳトランジスタＭ１のしきい値電圧Ｖｔの和以上になるように設定すると、ＮＭＯＳトランジスタＭ１の動作領域を図２の強反転領域にすることができ、電流‐電圧変換回路４の電流‐電圧変換精度を向上させることができる。
Ｖｇ１＝Ｖｒ１＋Ｖｓ＋Ｖｔ………………（４）
また、ドレイン電圧Ｖｄ１が一定であれば、前記（３）式から、ドレイン電流ｉｄ１はゲート電圧Ｖｇ１の２乗にほぼ比例することが分かる。

次に、図２を用いてＮＭＯＳトランジスタＭ１のゲート電圧Ｖｇ１とドレイン電流ｉｄ１との関係について説明する。
図２において、ＮＭＯＳトランジスタＭ１のドレイン電圧Ｖｄ１をＶ１とし、電流検出用抵抗Ｒｓに流れる電流が０の時のＮＭＯＳトランジスタＭ１のゲート電圧Ｖｇ１をＶｒ１とすると、このときのドレイン電流ｉｄ１は図２のＡ点の値である。

放電時に電流検出用抵抗Ｒｓで発生する電圧の絶対値をＶｓとすると、放電時のゲート電圧Ｖｇ１は、前記（１）式で示したように、第１基準電圧Ｖｒ１から電圧Ｖｓを減算した電圧（Ｖｒ１−Ｖｓ）になる。このときのドレイン電流ｉｄ１は図２のＣ点の値である。また、充電時に電流検出用抵抗Ｒｓで発生する電圧の絶対値をＶｓとすると、充電時のゲート電圧Ｖｇ１は、前記（２）式で示したように、第１基準電圧Ｖｒ１に電圧Ｖｓを加算した電圧（Ｖｒ１＋Ｖｓ）になる。このときのドレイン電流ｉｄ１は図２のＢ点の値である。
このように、電流検出用抵抗Ｒｓで発生する電圧が負から正まで連続的に変化するのに応じて、ＮＭＯＳトランジスタＭ１のドレイン電流ｉｄ１も連続的に変化する。該ドレイン電流ｉｄ１がカレントミラー回路３を介して電流‐電圧変換回路４に入力される。

ここで、ＮＭＯＳトランジスタＭ４とＮＭＯＳトランジスタＭ１の電気的特性は同じになっている。このため、ＮＭＯＳトランジスタＭ４のドレイン電流ｉｄ２とＮＭＯＳトランジスタＭ１のドレイン電流ｉｄ１とを同じにすると、ＮＭＯＳトランジスタＭ４のゲート‐ソース間電圧は、ＮＭＯＳトランジスタＭ１のゲート‐ソース間電圧と等しくなる。ＮＭＯＳトランジスタＭ４のゲート電圧は、第２基準電圧Ｖｒ２になっていることから、ＮＭＯＳトランジスタＭ４のソース電圧は、第２基準電圧Ｖｒ２からＮＭＯＳトランジスタＭ１のゲート電圧Ｖｇ１を減算した電圧になる。

ＮＭＯＳトランジスタＭ１のゲート電圧Ｖｇ１は、前述したように、第１基準電圧Ｖｒ１に電流検出用抵抗Ｒｓで発生した電圧の絶対値Ｖｓを加減算した電圧であることから、電流‐電圧変換回路４の出力電圧Ｖｏｕｔは下記（５）式で表される。
Ｖｏｕｔ＝Ｖｒ２−Ｖｒ１±Ｖｓ………………（５）
前記（５）式において、Ｖｒ２＞（Ｖｒ１＋Ｖｓ）になるように第２基準電圧Ｖｒ２の値を設定すれば、演算増幅回路ＡＭＰ１の出力電圧は負にならないため、演算増幅回路ＡＭＰ１を単電源だけで動作させることができる。

次に、図１において、ＮＭＯＳトランジスタＭ１のトランジスタサイズにおいて幅をＷａ、長さをＬａにし、ＮＭＯＳトランジスタＭ４のトランジスタサイズにおいて幅をＷｂ、長さをＬｂにすると、これまでの説明では、Ｗａ＝Ｗｂ、Ｌａ＝Ｌｂである場合を例にして説明した。これに対して、ＭＯＳトランジスタＭ１とＮＭＯＳトランジスタＭ４のトランジスタサイズ比Ｗｂ／ＬｂをＷｂ／Ｌｂ＝Ａ×Ｗａ／Ｌａになるようにした場合について説明する。
ＮＭＯＳトランジスタＭ４に流れるドレイン電流ｉｄ２は、ＮＭＯＳトランジスタＭ４のトランジスタサイズ比がＮＭＯＳトランジスタＭ１のＡ倍になっているため、ＮＭＯＳトランジスタＭ４のゲート電圧をＶｇ２とすると、下記（６）式のようになる。
ｉｄ２＝Ａ×Ｋ×（Ｖｇ２−Ｖｔ）^２………………（６）

ＮＭＯＳトランジスタＭ４のゲート電圧Ｖｇ２は、出力電圧Ｖｏｕｔと第２基準電圧Ｖｒ２との電圧差であるから、下記（７）式のように表される。
Ｖｇ２＝Ｖｒ２−Ｖｏｕｔ………………（７）
ＮＭＯＳトランジスタＭ１のドレイン電流ｉｄ１とＮＭＯＳトランジスタＭ４のドレイン電流ｉｄ２は等しくなるため、（３）〜（７）式から電流‐電圧変換回路４の出力電圧Ｖｏｕｔは下記（８）式のようになる。
Ｖｏｕｔ＝Ｖｒ２−Ａ^１／２×（Ｖｒ１±Ｖｓ）………………（８）
前記（８）式において、Ｖｒ２＞Ａ^１／２×（Ｖｒ１＋Ｖｓ）になるように第２基準電圧Ｖｒ２の値を設定すれば、演算増幅回路ＡＭＰ１の出力電圧は負にならないため、演算増幅回路ＡＭＰ１を単電源だけで動作させることができる。

次に、図１のカレントミラー回路３の構成を、カレントミラー精度を向上させた図３のような回路構成にしてもよい。なお、図３では、図１と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略すると共に、図１との相違点のみ説明する。
図３における図１との相違点は、図１のカレントミラー回路３の回路構成を変えてカレントミラー精度を向上させたことにあり、これに伴って、図１のカレントミラー回路３をカレントミラー回路３ａにした。

図３において、電流検出回路１は、ＮＭＯＳトランジスタＭ１と、第１基準電圧発生回路２と、電流検出用抵抗Ｒｓと、カレントミラー回路３ａと、該カレントミラー回路３ａの出力電流を電圧に変換する電流‐電圧変換回路４とを備えている。
カレントミラー回路３ａは、ＰＭＯＳトランジスタＭ２，Ｍ３，Ｍ５と演算増幅回路ＡＭＰ２とで構成されている。二次電池１０の正側電極と演算増幅回路ＡＭＰ１の反転入力端との間にはＰＭＯＳトランジスタＭ３及びＭ５が直列に接続され、ＰＭＯＳトランジスタＭ５のゲートは演算増幅回路ＡＭＰ２の出力端に接続されている。演算増幅回路ＡＭＰ２において、非反転入力端はＰＭＯＳトランジスタＭ２のドレインに接続され、反転入力端はＰＭＯＳトランジスタＭ３のドレインに接続されている。

このような構成において、ＰＭＯＳトランジスタＭ３とＰＭＯＳトランジスタＭ５で構成しているカスコード電流源に演算増幅回路ＡＭＰ２を追加して、ＰＭＯＳトランジスタＭ３のドレイン電圧をＮＭＯＳトランジスタＭ１のドレイン電圧と同じになるようにすることで、カレントミラー回路３ａの出力抵抗を増加させ、カレントミラー回路の精度を向上させている。このため、ＰＭＯＳトランジスタＭ５のドレイン電流ｉｄ２は、図１の場合よりもＮＭＯＳトランジスタＭ１のドレイン電流ｉｄ１に近くすることができるようになり、電流‐電圧変換精度の向上を図ることができる。

本発明の第１の実施の形態における電流検出回路の構成例を示した図である。 ＮＭＯＳトランジスタＭ１の特性例を示した図である。 本発明の第１の実施の形態における電流検出回路の他の構成例を示した図である。 従来の電流検出回路の例を示した図である。 従来の電流検出回路の他の例を示した図である。 図５のＮＭＯＳトランジスタＭａの特性例を示した図である。

符号の説明

１ 電流検出回路
２ 第１基準電圧発生回路
３，３ａ カレントミラー回路
４ 電流‐電圧変換回路
１０ 二次電池
１１ 負荷
１２ 充電器
２１ 第２基準電圧発生回路
ＡＭＰ１，ＡＭＰ２ 演算増幅回路
Ｍ１，Ｍ４ ＮＭＯＳトランジスタ
Ｍ２，Ｍ３，Ｍ５ ＰＭＯＳトランジスタ
Ｒｓ 電流検出用抵抗

Claims (6)

1. 電流検出用抵抗に流れる電流に応じた電圧を出力する電流検出回路において、
   所定の第１基準電圧Ｖｒ１を生成して出力する第１基準電圧発生回路部と、
   前記第１基準電圧Ｖｒ１に電流検出用抵抗の両端電圧を加算した電圧がゲート‐ソース間に印加される第１のＭＯＳトランジスタと、
   該第１のＭＯＳトランジスタのドレイン電流を電圧に変換して、前記電流検出用抵抗に流れる電流に応じた電圧を生成して出力する電流‐電圧変換回路部と、
   を備え、
   前記電流‐電圧変換回路部は、
   前記第１のＭＯＳトランジスタのドレイン電流に比例した電流を生成して出力するカレントミラー回路と、
   該カレントミラー回路の出力電流を電圧に変換して出力する電流‐電圧変換回路と、
   所定の第２基準電圧Ｖｒ２を生成して出力する第２基準電圧発生回路と、
   非反転入力端に該第２基準電圧Ｖｒ２が入力され、反転入力端に前記カレントミラー回路の出力端が接続された演算増幅回路と、
   前記カレントミラー回路の出力端と該演算増幅回路の出力端との間に接続され、ゲートに該第２基準電圧Ｖｒ２が入力された第２のＭＯＳトランジスタと、
   を備え、
   前記演算増幅回路は、前記電流検出用抵抗に流れる電流に応じた電圧を生成して出力することを特徴とする電流検出回路。
2. 前記第１及び第２の各ＭＯＳトランジスタは、同一の電気的特性をそれぞれ有することを特徴とする請求項１記載の電流検出回路。
3. 前記第２のＭＯＳトランジスタは、前記第１のＭＯＳトランジスタのトランジスタサイズ比をＡ倍したトランジスタサイズ比を有することを特徴とする請求項１又は２記載の電流検出回路。
4. 前記第２の基準電圧Ｖｒ２は、電流検出用抵抗で発生する電圧の絶対値をＶｓとすると、Ｖｒ２＞Ａ ^１／２ ×（Ｖｒ１＋Ｖｓ）を満足することを特徴とする請求項３記載の電流検出回路。
5. 前記第１の基準電圧Ｖｒ１は、前記電流検出用抵抗で発生する電圧の絶対値Ｖｓを超える電圧値であることを特徴とする請求項１、２、３又は４記載の電流検出回路。
6. 前記第２の基準電圧Ｖｒ２は、第１の基準電圧Ｖｒ１に前記電流検出用抵抗で発生する電圧の絶対値Ｖｓを加算した値を超える電圧値であることを特徴とする請求項１、２又は５記載の電流検出回路。

Images