CN105021862A

CN105021862A - 超低功耗电压检测电路

Info

Publication number: CN105021862A
Application number: CN201410751617.7A
Authority: CN
Inventors: 范东风
Original assignee: Beijing CEC Huada Electronic Design Co Ltd
Current assignee: Beijing CEC Huada Electronic Design Co Ltd
Priority date: 2014-12-09
Filing date: 2014-12-09
Publication date: 2015-11-04

Abstract

本发明公开了一种超低功耗的电压检测电路，它包括MOS二极管分压网络、电平检测电路、输出逻辑电路三部分。MOS二极管分压网络的主要功能是对待检测电压进行持续采样，并为电平检测电路中的NPN三极管提供基极输入电压和基极输入电流；电平检测电路是本发明的核心部分，它利用了带隙基准的基本思想，在无需基准电压的条件下即可实现对待检测电压的精确检测，且电压检测点具有良好的温度特性；输出逻辑电路则是对最后的检测输出信号进行整形。与传统的电压检测技术相比，本发明可以工作在极低的功耗(几十nW)下，且无需额外的参考基准电压，面积成本也较低，非常适用于射频识别电子标签、双界面智能卡等芯片领域。<pb pnum="1" />

Description

超低功耗电压检测电路

技术领域

本发明属于集成电路技术领域，涉及一种超低功耗的电压检测电路，尤其是一种适用于射频识别电子标签、双界面智能卡等要求极低功耗的应用领域。

背景技术

随着半导体工艺的迅速发展和芯片集成度的不断提高，低功耗技术已经成为当前IC设计研究的热点。单个芯片上集成的功能模块越多，对芯片的功耗要求就越高。相反，降低功耗在节省能源、减小设备成本等方面都有着巨大的商业前景。以业界比较熟悉的无线通讯系统(例如：射频识别系统和非接触智能卡系统)为例，低功耗早已成为其设计成败的关键考虑因素。

电压检测电路是芯片电源管理方面的一个关键模块，它对系统工作电源的健壮性、可靠性都起着至关重要的作用。传统的电压检测电路如图1所示，它主要由电阻分压网络101、参考电压产生电路和电压比较器构成。其基本工作原理是：电阻分压网络对系统电源电压vdd进行实时检测，并通过电压比较器，与参考电压产生电路的输出基准进行比较，确定电源电压是否满足系统工作的需求。可见，上述基准电压的输出精度直接决定着电压检测点的准确性，电压比较器的转换速率则决定着电压检测电路的瞬态响应特性。此外，传统电压检测电路的每一个组成部分都消耗了不菲的功耗，以电阻分压电路为例，若想得到nA级的工作电流，则电阻总值至少要大于几十MΩ级，考虑到寄生电容的影响，几十MΩ电阻又会降低响应速率。如果再关注芯片面积，几十MΩ电阻和额外的参考电压产生电路，又会增加不小的面积开支，使得芯片缺乏成本优势。

综合考虑，传统的电压检测电路，无论在功耗方面、还是在面积方面，都无法胜任当前超低功耗、较高精度的应用场合。

发明内容

针对传统电压检测电路的技术瓶颈，本发明提供了一种超低功耗、较高精度的新型电压检测电路。

为了实现上述目的，本发明是通过如下的技术方案来实现的：

本发明包括MOS二极管分压网络、电平检测电路、输出逻辑电路三部分。MOS二极管分压网络的主要功能是对待检测电压进行持续采样，并为电平检测电路中的NPN三极管提供基极输入电压和基极输入电流；电平检测电路是本发明的核心部分，它借鉴了带隙基准的基本思想，在无需基准电压的条件下即可实现对待检测电压的精确检测，且电压检测点具有良好的温度特性；输出逻辑电路则是对最后的检测输出信号进行整形。

上述MOS二极管分压网络包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第七NMOS管。其中第五PMOS管至第八PMOS管都是以PMOS二极管的形式连接，即PMOS的栅极和漏极相连。然后这些PMOS二极管逐级串联起来，第五PMOS管的源极接电源电压vdd，栅极和漏极接第六PMOS管的源极，依此类推。最后，第八PMOS管的栅极和漏极接第七NMOS管的漏极，第七NMOS管的栅极接使能接控制信号END，第七NMOS管的源极接地。另外，第五PMOS管的栅极和漏极以及第六PMOS管的源极相连，并作为电平检测电路的输入信号。

上述电平检测电路包括第零PMOS管至第四PMOS管、第九PMOS管、第十PMOS管、第零NMOS管至第四NMOS管、第一NPN管、第二NPN管、第一电阻、第二电阻。第一NPN管和第二NPN管的基极相连，并且连至MOS二极管分压网络中第五PMOS管的栅极和漏极以及第六PMOS管的源极，由分压网络提供基极输入电压和基极输入电流。第一NPN管的发射极接第一电阻的阳极，第二NPN管的发射极接第一电阻的阴极和第二电阻的阳极，第二电阻的阴极接第四NMOS管的漏极，第四NMOS管的源极接地，栅极接使能控制信号END。第一NPN管的集电极接第一PMOS管的栅极和漏极、第二PMOS管的栅极、第四PMOS管的栅极、第九PMOS管的漏极、第零PMOS管的源极，第二NPN管的集电极接第二PMOS管的漏极、第三PMOS管的栅极、第十PMOS管的漏极、第零PMOS管的栅极和漏极。另外，第一PMOS管至第四PMOS管、第九PMOS管、第十PMOS管，它们的源极均接至电源电压vdd；第零NMOS管至第四NMOS管，它们的源极均接至地。第四PMOS管的漏极接第零NMOS管的栅极和漏极、第三NMOS管的漏极、第一NMOS管的栅极。第三NMOS管的栅极接使能控制信号ENB。第三PMOS管的漏极接第一NMOS管的漏极、第二NMOS管的漏极，同时连接至输出逻辑电路中第十一PMOS管的栅极和第五NMOS管的栅极，作为输出逻辑电路的输入信号。第二NMOS管的栅极接使能控制信号ENB。

上述输出逻辑电路包括第十一PMOS管、第五NMOS管，第二或非门。其中第十一PMOS管和第五NMOS管组成了一个反相器，即：第十一PMOS管的源极接电源电压vdd；第十一PMOS管的栅极接第五NMOS管的栅极，并连至电平检测电路中第三PMOS管的漏极、第一NMOS管的漏极和第二NMOS管的漏极；第十一PMOS管的漏极接第五NMOS管的漏极，同时连接第二或非门的一个输入端；第五NMOS管的源极接地。第二或非门的另一个输入端接使能控制信号ENB，第二或非门的输出端即为本发明的电压检测电路的最终输出信号。

使能控制信号ENB和END反相，其中END是本发明的电压检测电路的输入使能控制信号，ENB则由END经过一级反相器产生。

本发明与传统技术相比，结构简单新颖，工作原理易于实现，其核心器件均工作在亚阈值区，具有极低的静态功耗，同时可以避免使用MΩ级的电阻和参考电压产生电路，在功耗和面积两方面均有质的提升。另外由于借鉴了带隙基准的基本思想，本发明的电压检测点具有良好的精度和温度特性，满足通用电源管理模块的技术指标。

附图说明

图1是传统电压检测电路的结构示意图。

图2为本发明超低功耗电压检测电路的第一个实施例。

图3为本发明超低功耗电压检测电路的第二个实施例。

具体实施方式

为使本发明实现的技术手段、创作特征、达成目的与功效易于理解，下面结合附图和实施例，进一步阐述本发明。

如图2所示，本发明具有超低功耗、较高精度的电压检测电路，包括MOS二极管分压网络201、电平检测电路202、输出逻辑电路203三部分。MOS二极管分压网络201的主要功能是对电源电压vdd进行持续采样，并为电平检测电路202中的NPN三极管提供基极电压和基极电流；电平检测电路202是本发明的核心部分，它利用了带隙基准的思想，在无需基准电压的条件下即可实现对电源电压vdd的精确检测，且电压检测点具有良好的温度特性；输出逻辑电路203则完成对输出信号的整形。

MOS二极管分压网络201包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第七NMOS管。其中第五PMOS管至第八PMOS管都是以PMOS二极管的形式连接，即PMOS的栅极和漏极相连。然后这些PMOS二极管逐级串联起来，第五PMOS管的源极接电源电压vdd，栅极和漏极接第六PMOS管的源极，依此类推。最后，第八PMOS管的栅极和漏极接第七NMOS管的漏极，第七NMOS管的栅极接使能接控制信号END，第七NMOS管的源极接地。另外，第五PMOS管的栅极和漏极以及第六PMOS管的源极相连，并作为电平检测电路202的输入信号。

电平检测电路202包括第零PMOS管至第四PMOS管、第九PMOS管、第十PMOS管、第零NMOS管至第四NMOS管、第一NPN管、第二NPN管、第一电阻、第二电阻。第一NPN管和第二NPN管的基极相连，并且连至MOS二极管分压网络中第五PMOS管的栅极和漏极以及第六PMOS管的源极，由分压网络提供基极输入电压和基极输入电流。第一NPN管的发射极接第一电阻的阳极，第二NPN管的发射极接第一电阻的阴极和第二电阻的阳极，第二电阻的阴极接第四NMOS管的漏极，第四NMOS管的源极接地，栅极接使能控制信号END。第一NPN管的集电极接第一PMOS管的栅极和漏极、第二PMOS管的栅极、第四PMOS管的栅极、第九PMOS管的漏极、第零PMOS管的源极，第二NPN管的集电极接第二PMOS管的漏极、第三PMOS管的栅极、第十PMOS管的漏极、第零PMOS管的栅极和漏极。另外，第一PMOS管至第四PMOS管、第九PMOS管、第十PMOS管，它们的源极均接至电源电压vdd；第零NMOS管至第四NMOS管，它们的源极均接至地。第四PMOS管的漏极接第零NMOS管的栅极和漏极、第三NMOS管的漏极、第一NMOS管的栅极。第三NMOS管的栅极接使能控制信号ENB。第三PMOS管的漏极接第一NMOS管的漏极、第二NMOS管的漏极，同时连接至输出逻辑电路203中第十一PMOS管的栅极和第五NMOS管的栅极，作为输出逻辑电路203的输入信号。第二NMOS管的栅极接使能控制信号ENB。

输出逻辑电路203包括第十一PMOS管、第五NMOS管，第二或非门。其中第十一PMOS管和第五NMOS管组成了一个反相器，即：第十一PMOS管的源极接电源电压vdd；第十一PMOS管的栅极接第五NMOS管的栅极，并连至电平检测电路202中第三PMOS管的漏极、第一NMOS管的漏极和第二NMOS管的漏极；第十一PMOS管的漏极接第五NMOS管的漏极，同时连接第二或非门的一个输入端；第五NMOS管的源极接地。第二或非门的另一个输入端接使能控制信号ENB，第二或非门的输出端即为本发明的电压检测电路的最终输出信号。

为了保证电压检测点的精度，本发明的电压检测电路借鉴了带隙基准的核心思想，因此第一NPN管和第二NPN管，第一电阻和第二电阻，分别需要精心设计版图布局，以保证它们的精确匹配。另外，第一PMOS管和第二PMOS管组成了有源电流镜负载，它们的具体尺寸(两者可以不同)依据设计需求而定。NPN管的集电极电流不同，经过电流镜负载产生的集电极电压也不相同，第一NPN管和第二NPN管的集电极电压分别通过第四PMOS管和第三PMOS管、以及第零NMOS管和第一NMOS管，产生电平检测电路202的输出信号。

为了抑制本发明电压检测电路的瞬态大电流，需要谨慎设计由第十一PMOS管和第五NMOS管组成的反相器的尺寸，一般可以选取较小的宽长比。

图3是本发明电压检测电路的又一个具体实施例。它的电路结构、模块划分以及设计注意事项都与图2的实施例相同。唯一的区别在于：删除了电平检测电路202中的第四PMOS管，取而代之的是引入了一个新的输入信号Ibias_in，该信号提供了一个电流偏置给第零NMOS管，同样为了便于使能控制本发明的电压检测电路，在输入信号Ibias_in和第零NMOS管之间插入了第六NMOS管，它的栅极接使能控制信号END，源极接第零NMOS管的栅极和漏极，漏极接输入信号Ibias_in。

当使能控制信号END是低电平时，图2和图3所示电压检测电路的具体实施例处于关闭状态，电路除了仅有的漏电流外，基本不消耗功耗；当使能控制信号END是高电平时，图2和图3所示电压检测电路的具体实施例处于正常工作状态，电路消耗的电流在典型工作条件下仅几十nA。

以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所述的权利要求书及其等效物界定。

Claims

1.一种超低功耗电压检测电路，其特征在于，该电路包括MOS二极管分压网络201、电平检测电路202、输出逻辑电路203三部分，其中：

MOS二极管分压网络201的主要功能是对电源电压vdd进行持续采样，并为电平检测电路202中的NPN三极管提供基极输入电压和基极输入电流；

电平检测电路202利用了带隙基准的思想，在无需基准电压的条件下即可实现对电源电压vdd的精确检测，且电压检测点具有良好的温度特性；

输出逻辑电路203则完成对输出信号的整形。

2.根据权利要求1所述的电路，其特征在于，所述MOS二极管分压网络201包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第七NMOS管，其中：

第五PMOS管至第八PMOS管都是以PMOS二极管的形式连接，即PMOS的栅极和漏极相连，然后这些PMOS二极管逐级串联起来，第五PMOS管的源极接电源电压vdd，栅极和漏极接第六PMOS管的源极，依此类推，最后，第八PMOS管的栅极和漏极接第七NMOS管的漏极，第七NMOS管的栅极接使能接控制信号END，第七NMOS管的源极接地，第五PMOS管的栅极和漏极以及第六PMOS管的源极相连，并作为电平检测电路202的输入信号。

3.根据权利要求1所述的电路，其特征在于，所述电平检测电路202包括第零PMOS管至第四PMOS管、第九PMOS管、第十PMOS管、第零NMOS管至第四NMOS管、第一NPN管、第二NPN管、第一电阻、第二电阻，其中：

第一NPN管和第二NPN管的基极相连，并且连至MOS二极管分压网络中第五PMOS管的栅极和漏极以及第六PMOS管的源极，由分压网络提供基极输入电压和基极输入电流，第一NPN管的发射极接第一电阻的阳极，第二NPN管的发射极接第一电阻的阴极和第二电阻的阳极，第二电阻的阴极接第四NMOS管的漏极，第四NMOS管的源极接地，栅极接使能控制信号END，第一NPN管的集电极接第一PMOS管的栅极和漏极、第二PMOS管的栅极、第四PMOS管的栅极、第九PMOS管的漏极、第零PMOS管的源极，第二NPN管的集电极接第二PMOS管的漏极、第三PMOS管的栅极、第十PMOS管的漏极、第零PMOS管的栅极和漏极，第一PMOS管至第四PMOS管、第九PMOS管、第十PMOS管，它们的源极均接至电源电压vdd；第零NMOS管至第四NMOS管，它们的源极均接至地，第四PMOS管的漏极接第零NMOS管的栅极和漏极、第三NMOS管的漏极、第一NMOS管的栅极，第三NMOS管的栅极接使能控制信号ENB，第三PMOS管的漏极接第一NMOS管的漏极、第二NMOS管的漏极，同时连接至输出逻辑电路203中第十一PMOS管的栅极和第五NMOS管的栅极，作为输出逻辑电路203的输入信号，第二NMOS管的栅极接使能控制信号ENB。

4.根据权利要求1所述的电路，其特征在于，所述输出逻辑电路203包括第十一PMOS管、第五NMOS管，第二或非门，其中：

第十一PMOS管和第五NMOS管组成了一个反相器，即：第十一PMOS管的源极接电源电压vdd；第十一PMOS管的栅极接第五NMOS管的栅极，并连至电平检测电路202中第三PMOS管的漏极、第一NMOS管的漏极和第二NMOS管的漏极；第十一PMOS管的漏极接第五NMOS管的漏极，同时连接第二或非门的一个输入端；第五NMOS管的源极接地，第二或非门的另一个输入端接使能控制信号ENB，第二或非门的输出端即为本发明的电压检测电路的最终输出信号。

5.根据权利要求2所述的电路，其特征在于，所述MOS二极管分压网络201可以使用PMOS二极管，也可以使用NMOS二极管，且所需二极管的数量由技术指标规定的分压比例决定。

6.根据权利要求3所述的电路，其特征在于，所述电平检测电路202可以做如下变化和改进：

删除电平检测电路202中的第四PMOS管，取而代之的是引入一个新的输入信号Ibias_in，该信号提供了一个电流偏置给第零NMOS管，同样为了便于使能控制，在输入信号Ibias_in和第零NMOS管之间插入了第六NMOS管，它的栅极接使能控制信号END，源极接第零NMOS管的栅极和漏极，漏极接输入信号Ibias_in。