JPH1197325A - パターン形成方法および半導体装置の製造方法 - Google Patents
パターン形成方法および半導体装置の製造方法Info
- Publication number
- JPH1197325A JPH1197325A JP25912697A JP25912697A JPH1197325A JP H1197325 A JPH1197325 A JP H1197325A JP 25912697 A JP25912697 A JP 25912697A JP 25912697 A JP25912697 A JP 25912697A JP H1197325 A JPH1197325 A JP H1197325A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist film
- resist
- pattern
- electron beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 電子線リソグラフィにおいてレジスト膜と帯
電防止用の導電膜とが反応することを防止し、高精度な
レジスト膜のパターンを形成することができるようにす
る。 【解決手段】 半導体材料からなる基板１の上に電子線
用の化学増幅ネガレジストからなるレジスト膜２を形成
する。次に、レジスト膜２の上に反応防止膜３を形成
し、その上に帯電防止用の酸性の導電膜４を形成したの
ち、電子線によるパターンの描画を行う。反応防止膜３
は、酸性の導電膜４とレジスト膜２との間で生じるおそ
れのある化学反応を防止するために形成する。反応防止
膜３を形成する材料としては、ほぼ中性のものが望まし
く、例えば水溶性の中性重合体、より具体的にはポリビ
ニルアルコールが用いられる。
電防止用の導電膜とが反応することを防止し、高精度な
レジスト膜のパターンを形成することができるようにす
る。 【解決手段】 半導体材料からなる基板１の上に電子線
用の化学増幅ネガレジストからなるレジスト膜２を形成
する。次に、レジスト膜２の上に反応防止膜３を形成
し、その上に帯電防止用の酸性の導電膜４を形成したの
ち、電子線によるパターンの描画を行う。反応防止膜３
は、酸性の導電膜４とレジスト膜２との間で生じるおそ
れのある化学反応を防止するために形成する。反応防止
膜３を形成する材料としては、ほぼ中性のものが望まし
く、例えば水溶性の中性重合体、より具体的にはポリビ
ニルアルコールが用いられる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、電子線リ
ソグラフィを利用して各種パターン形成を行うパターン
形成方法および半導体装置の製造方法に関する。
ソグラフィを利用して各種パターン形成を行うパターン
形成方法および半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年の半導体装置の製造においては、半
導体装置の高集積化に伴って、より高精細、高精度なパ
ターン形成を行うことが要求されており、その要求を実
現するためのリソグラフィ技術もより高精度な技術が必
要とされている。例えば、電子線を照射する電子線リソ
グラフィ技術は、光を照射するリソグラフィ技術と比べ
て高い解像度が得られることもあり、特に高集積化が必
要とされる半導体装置において利用されている。
導体装置の高集積化に伴って、より高精細、高精度なパ
ターン形成を行うことが要求されており、その要求を実
現するためのリソグラフィ技術もより高精度な技術が必
要とされている。例えば、電子線を照射する電子線リソ
グラフィ技術は、光を照射するリソグラフィ技術と比べ
て高い解像度が得られることもあり、特に高集積化が必
要とされる半導体装置において利用されている。
【０００３】ところが、この電子線リソグラフィでは、
基板構造の種類や厚さにより、照射した電子の一部がレ
ジスト膜中で停止し滞留してしまうことがある。このよ
うにレジスト膜が帯電すると、次に入射する電子線の軌
道が電荷の作る電界により曲がってしまい、描画位置精
度が低下する原因となる。特に、電子線により直接パタ
ーン描画を行うような電子線リソグラフィでは、電子線
によるパターンの描画が逐次的に行われるので、描画し
たパターンが、帯電の影響により描画開始位置を中心と
して広がる方向にずれてしまう。
基板構造の種類や厚さにより、照射した電子の一部がレ
ジスト膜中で停止し滞留してしまうことがある。このよ
うにレジスト膜が帯電すると、次に入射する電子線の軌
道が電荷の作る電界により曲がってしまい、描画位置精
度が低下する原因となる。特に、電子線により直接パタ
ーン描画を行うような電子線リソグラフィでは、電子線
によるパターンの描画が逐次的に行われるので、描画し
たパターンが、帯電の影響により描画開始位置を中心と
して広がる方向にずれてしまう。
【０００４】そこで、従来は、図６に示したように、例
えば基板１０１の上にレジスト膜１０２よりなるパター
ンを形成する場合、基板１０１の上にレジスト膜１０２
を形成したのち、その上に帯電防止用の導電膜１０３を
形成し、この導電膜１０３を接地電位に保ちつつ電子線
を照射して、レジスト膜１０２の帯電を防止するように
していた。
えば基板１０１の上にレジスト膜１０２よりなるパター
ンを形成する場合、基板１０１の上にレジスト膜１０２
を形成したのち、その上に帯電防止用の導電膜１０３を
形成し、この導電膜１０３を接地電位に保ちつつ電子線
を照射して、レジスト膜１０２の帯電を防止するように
していた。
【０００５】ここで、レジスト膜１０２を形成するレジ
スト材としては、例えば、化学増幅ネガレジストが用い
られている。この化学増幅ネガレジストとしては、例え
ば、ＳＡＬ６０１（シプレイ（株）の商品名）に代表さ
れるノボラック樹脂を主成分とするものや、ＰＶＰ（ポ
リビニルフェノール）樹脂を主成分とするものがある。
スト材としては、例えば、化学増幅ネガレジストが用い
られている。この化学増幅ネガレジストとしては、例え
ば、ＳＡＬ６０１（シプレイ（株）の商品名）に代表さ
れるノボラック樹脂を主成分とするものや、ＰＶＰ（ポ
リビニルフェノール）樹脂を主成分とするものがある。
【０００６】また、導電膜１０３を形成する材料として
は、例えば、水溶性の導電性重合体（ポリマー）が用い
られている。この導電性重合体としては、例えば、エス
ペイサー１００（昭和電工（株）の商品名）等のポリチ
エニルアルカンスルホン酸を主成分とするものや、エス
ペイサー３００（昭和電工（株）の商品名）等のポリ
（イソチアナフテンジイルースルホネート）を主成分と
するものや、aquaＳＡＶＥ（日東化学（株）の商品名）
等のポリアニリンを主成分とするものがある。
は、例えば、水溶性の導電性重合体（ポリマー）が用い
られている。この導電性重合体としては、例えば、エス
ペイサー１００（昭和電工（株）の商品名）等のポリチ
エニルアルカンスルホン酸を主成分とするものや、エス
ペイサー３００（昭和電工（株）の商品名）等のポリ
（イソチアナフテンジイルースルホネート）を主成分と
するものや、aquaＳＡＶＥ（日東化学（株）の商品名）
等のポリアニリンを主成分とするものがある。
【０００７】
【発明が解決しようとする課題】しかしながら、これら
の導電性重合体は、表面抵抗値が０．５〜１０ＭΩ／□
程度と優れた帯電防止効果を有するものの、ｐＨ（水素
イオン指数）が２〜４の強酸性または弱酸性であるとい
う性質を有している。このため、導電膜１０３とレジス
ト膜１０２とが反応してしまい、図７に示したように、
レジスト膜１０２と導電膜１０３との界面に難溶化層１
０４が生じてしまっていた。その結果、この難溶化層１
０４の一部が現像工程後においてもレジスト膜１０２の
パターンの周囲に残留し、パターンの精度が悪くなって
しまうという問題があった。
の導電性重合体は、表面抵抗値が０．５〜１０ＭΩ／□
程度と優れた帯電防止効果を有するものの、ｐＨ（水素
イオン指数）が２〜４の強酸性または弱酸性であるとい
う性質を有している。このため、導電膜１０３とレジス
ト膜１０２とが反応してしまい、図７に示したように、
レジスト膜１０２と導電膜１０３との界面に難溶化層１
０４が生じてしまっていた。その結果、この難溶化層１
０４の一部が現像工程後においてもレジスト膜１０２の
パターンの周囲に残留し、パターンの精度が悪くなって
しまうという問題があった。
【０００８】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、電子線リソグラフィにおいてレジス
ト膜と帯電防止用の導電膜とが反応することを防止し、
高精度なパターンを形成することができるようにしたパ
ターン形成方法および半導体装置の製造方法を提供する
ことにある。
ので、その目的は、電子線リソグラフィにおいてレジス
ト膜と帯電防止用の導電膜とが反応することを防止し、
高精度なパターンを形成することができるようにしたパ
ターン形成方法および半導体装置の製造方法を提供する
ことにある。
【０００９】
【課題を解決するための手段】本発明のパターン形成方
法は、少なくとも電子線に反応するレジスト膜を形成す
る工程と、レジスト膜が帯電することを防止する酸性の
導電膜を形成する工程と、レジスト膜と導電膜との間
に、レジスト膜と導電膜との化学反応を防止する反応防
止膜を形成する工程と、レジスト膜，導電膜および反応
防止膜をそれぞれ形成したのち、レジスト膜に電子線を
選択的に照射しレジスト膜のパターンを形成する工程と
を含むものである。
法は、少なくとも電子線に反応するレジスト膜を形成す
る工程と、レジスト膜が帯電することを防止する酸性の
導電膜を形成する工程と、レジスト膜と導電膜との間
に、レジスト膜と導電膜との化学反応を防止する反応防
止膜を形成する工程と、レジスト膜，導電膜および反応
防止膜をそれぞれ形成したのち、レジスト膜に電子線を
選択的に照射しレジスト膜のパターンを形成する工程と
を含むものである。
【００１０】また、本発明の半導体装置の製造方法は、
基板の上に被加工膜を形成する工程と、基板の上に少な
くとも電子線に反応するレジスト膜を形成する工程と、
基板の上にレジスト膜が帯電することを防止する酸性の
導電膜を形成する工程と、レジスト膜と導電膜との間
に、レジスト膜と導電膜との化学反応を防止する反応防
止膜を形成する工程と、レジスト膜，導電膜および反応
防止膜をそれぞれ形成したのち、レジスト膜に電子線を
選択的に照射してレジスト膜のパターンを形成する工程
と、レジスト膜のパターンを用いて被加工膜を加工する
工程とを含むものである。
基板の上に被加工膜を形成する工程と、基板の上に少な
くとも電子線に反応するレジスト膜を形成する工程と、
基板の上にレジスト膜が帯電することを防止する酸性の
導電膜を形成する工程と、レジスト膜と導電膜との間
に、レジスト膜と導電膜との化学反応を防止する反応防
止膜を形成する工程と、レジスト膜，導電膜および反応
防止膜をそれぞれ形成したのち、レジスト膜に電子線を
選択的に照射してレジスト膜のパターンを形成する工程
と、レジスト膜のパターンを用いて被加工膜を加工する
工程とを含むものである。
【００１１】本発明のパターン形成方法では、レジスト
膜と導電膜とが形成されると共に、このレジスト膜と導
電膜との間にそれらの化学反応を防止する反応防止膜が
形成される。そののち、レジスト膜に電子線が選択的に
照射されてレジスト膜のパターンが形成される。
膜と導電膜とが形成されると共に、このレジスト膜と導
電膜との間にそれらの化学反応を防止する反応防止膜が
形成される。そののち、レジスト膜に電子線が選択的に
照射されてレジスト膜のパターンが形成される。
【００１２】本発明の半導体装置の製造方法では、基板
の上に被加工膜が形成されると共に、レジスト膜と導電
膜との間に反応防止膜が形成される。次いで、レジスト
膜に電子線が選択的に照射されてレジスト膜のパターン
が形成され、このパターンを用いて被加工膜が加工され
る。
の上に被加工膜が形成されると共に、レジスト膜と導電
膜との間に反応防止膜が形成される。次いで、レジスト
膜に電子線が選択的に照射されてレジスト膜のパターン
が形成され、このパターンを用いて被加工膜が加工され
る。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１４】［第１の実施の形態］まず、本発明の第１
の実施の形態について説明する。図１および図２は、本
発明の第１の実施の形態に係るパターン形成方法を説明
するための工程毎の断面図である。本実施の形態では、
まず、図１（ａ）に示したように、例えば、シリコン
（Ｓｉ）等の半導体材料からなる基板１の上に、スピン
コーティングにより電子線に反応する化学増幅ネガレジ
ストを塗布し、例えば膜厚０．５μｍのレジスト膜２を
形成する。化学増幅ネガレジストの具体的な例として
は、ＳＡＬ６０１（シプレイ（株）の商品名）に代表さ
れるノボラック樹脂を主成分とするものや、ＰＶＰ樹脂
を主成分とするものがある。
の実施の形態について説明する。図１および図２は、本
発明の第１の実施の形態に係るパターン形成方法を説明
するための工程毎の断面図である。本実施の形態では、
まず、図１（ａ）に示したように、例えば、シリコン
（Ｓｉ）等の半導体材料からなる基板１の上に、スピン
コーティングにより電子線に反応する化学増幅ネガレジ
ストを塗布し、例えば膜厚０．５μｍのレジスト膜２を
形成する。化学増幅ネガレジストの具体的な例として
は、ＳＡＬ６０１（シプレイ（株）の商品名）に代表さ
れるノボラック樹脂を主成分とするものや、ＰＶＰ樹脂
を主成分とするものがある。
【００１５】次いで、図１（ｂ）に示したように、この
レジスト膜２の上に、スピンコーティングにより例えば
膜厚２０ｎｍ程度の反応防止膜３を形成したのち、図１
（ｃ）に示したように、この反応防止膜３の上に、スピ
ンコーティングにより例えば膜厚２０ｎｍ程度の帯電防
止用の導電膜４を形成する。
レジスト膜２の上に、スピンコーティングにより例えば
膜厚２０ｎｍ程度の反応防止膜３を形成したのち、図１
（ｃ）に示したように、この反応防止膜３の上に、スピ
ンコーティングにより例えば膜厚２０ｎｍ程度の帯電防
止用の導電膜４を形成する。
【００１６】ここで、レジスト膜２と導電膜４との間に
反応防止膜３を形成するのは、後述するように導電膜４
が酸性の性質を有することからレジスト膜２と導電膜４
との間で生じるおそれのある化学反応を防止するためで
ある。この反応防止膜３は、それらの化学反応を防止す
る理由から、ほぼ中性の材料により形成することが望ま
しい。また、更には、レジスト膜２上への塗布性や後の
水洗工程における剥離性を良好とする理由から、水溶性
の材料により形成することが望ましい。このため、反応
防止膜３を形成する材料としては、例えば、水溶性であ
りかつ中性の重合体（ポリマー）を用いることが好まし
く、具体的には、ポリビニルアルコール（ＣＨ2 Ｃ（Ｏ
Ｈ）Ｈ）が挙げられる。
反応防止膜３を形成するのは、後述するように導電膜４
が酸性の性質を有することからレジスト膜２と導電膜４
との間で生じるおそれのある化学反応を防止するためで
ある。この反応防止膜３は、それらの化学反応を防止す
る理由から、ほぼ中性の材料により形成することが望ま
しい。また、更には、レジスト膜２上への塗布性や後の
水洗工程における剥離性を良好とする理由から、水溶性
の材料により形成することが望ましい。このため、反応
防止膜３を形成する材料としては、例えば、水溶性であ
りかつ中性の重合体（ポリマー）を用いることが好まし
く、具体的には、ポリビニルアルコール（ＣＨ2 Ｃ（Ｏ
Ｈ）Ｈ）が挙げられる。
【００１７】また、導電膜４は、例えば、ポリアセチレ
ン，ポリチオフェン，ポリピロール，ポリアニリン，ポ
リドデシルチオフェン，ポリオクチルピロール，ポリパ
ラフェニレンビニレンまたはポリチエニレンビニレンな
どを主成分とする水溶性の導電性重合体により形成する
ことが好ましい。水溶性の導電性重合体を用いる理由と
しては、高い導電性が得られるということや、水洗によ
り容易に剥離が可能であり取扱いが容易であるという点
が挙げられる。導電性重合体の具体的な例としては、エ
スペイサー１００（昭和電工（株）の商品名）等のポリ
チエニルアルカンスルホン酸を主成分とするものや、エ
スペイサー３００（昭和電工（株）の商品名）等のポリ
（イソチアナフテンジイルースルホネート）を主成分と
するものや、aquaＳＡＶＥ（日東化学の商品名）等のポ
リアニリンを主成分とするものがある。
ン，ポリチオフェン，ポリピロール，ポリアニリン，ポ
リドデシルチオフェン，ポリオクチルピロール，ポリパ
ラフェニレンビニレンまたはポリチエニレンビニレンな
どを主成分とする水溶性の導電性重合体により形成する
ことが好ましい。水溶性の導電性重合体を用いる理由と
しては、高い導電性が得られるということや、水洗によ
り容易に剥離が可能であり取扱いが容易であるという点
が挙げられる。導電性重合体の具体的な例としては、エ
スペイサー１００（昭和電工（株）の商品名）等のポリ
チエニルアルカンスルホン酸を主成分とするものや、エ
スペイサー３００（昭和電工（株）の商品名）等のポリ
（イソチアナフテンジイルースルホネート）を主成分と
するものや、aquaＳＡＶＥ（日東化学の商品名）等のポ
リアニリンを主成分とするものがある。
【００１８】これらの導電性重合体のうち、ポリアセチ
レンを主成分とするものは最も高い導電性を有している
ので、帯電防止の観点からは最も適した材料の一つとい
える。また、ポリピロールやポリパラフェニレンビニレ
ンやポリチエニレンビニレンを主成分とするものも比較
的高い導電性を有しているので、帯電防止用の材料とし
ては適している。
レンを主成分とするものは最も高い導電性を有している
ので、帯電防止の観点からは最も適した材料の一つとい
える。また、ポリピロールやポリパラフェニレンビニレ
ンやポリチエニレンビニレンを主成分とするものも比較
的高い導電性を有しているので、帯電防止用の材料とし
ては適している。
【００１９】なお、これらの導電性重合体は酸性を示す
ものが多く、特に、ポリパラフェニレンビニレンやポリ
チエニレンビニレンを主成分とするものは酸性度が高い
ので、レジスト膜２と不要な化学反応を起こし易い。す
なわち、反応防止膜３を形成する効果は、このように酸
性度の高い材料により導電膜４を形成する場合に特に大
きい。ちなみに、レジスト膜２と導電膜４との間に反応
防止膜３を形成すれば、レジスト膜２および導電膜４を
種々の材料の組み合わせによりそれぞれ形成しても、そ
れらの化学反応を有効に防止することが可能である。
ものが多く、特に、ポリパラフェニレンビニレンやポリ
チエニレンビニレンを主成分とするものは酸性度が高い
ので、レジスト膜２と不要な化学反応を起こし易い。す
なわち、反応防止膜３を形成する効果は、このように酸
性度の高い材料により導電膜４を形成する場合に特に大
きい。ちなみに、レジスト膜２と導電膜４との間に反応
防止膜３を形成すれば、レジスト膜２および導電膜４を
種々の材料の組み合わせによりそれぞれ形成しても、そ
れらの化学反応を有効に防止することが可能である。
【００２０】このようにレジスト膜２，反応防止膜３お
よび導電膜４をそれぞれ形成したのち、図２（ａ）に示
したように、導電膜４を接地電位に保ちつつ、導電膜４
および反応防止膜３を介して形成すべきパターンに応じ
電子線ｅを選択的にレジスト膜２に照射してパターン描
画を行う。そののち、図２（ｂ）に示したように、水ｗ
による洗浄を行い、導電膜４および反応防止膜３を同時
に除去する。
よび導電膜４をそれぞれ形成したのち、図２（ａ）に示
したように、導電膜４を接地電位に保ちつつ、導電膜４
および反応防止膜３を介して形成すべきパターンに応じ
電子線ｅを選択的にレジスト膜２に照射してパターン描
画を行う。そののち、図２（ｂ）に示したように、水ｗ
による洗浄を行い、導電膜４および反応防止膜３を同時
に除去する。
【００２１】次に、図２（ｃ）に示したように、レジス
ト膜２を、例えば、所定のアルカリ現像液により現像す
る。これにより、図２（ｄ）に示したように、電子線ｅ
による描画に応じたレジスト膜のパターン２ａが得られ
る。
ト膜２を、例えば、所定のアルカリ現像液により現像す
る。これにより、図２（ｄ）に示したように、電子線ｅ
による描画に応じたレジスト膜のパターン２ａが得られ
る。
【００２２】なお、ここでは、電子線ｅをレジスト膜２
に照射してパターン２ａを形成する場合について説明し
たが、レジスト膜２を光と電子線の両方に反応するレジ
スト材により形成し、電子線ｅと共に光も照射してパタ
ーン２ａを形成するようにしてもよい。このようにすれ
ば、パターン２ａの形成を高速に行うことができる。そ
の際、反応防止膜３を光露光の際に反射防止膜としても
機能させることができる材料により形成すれば、反射防
止膜を形成する工程を増加することなく、より高精度な
パターン２ａを形成することができるので好ましい。
に照射してパターン２ａを形成する場合について説明し
たが、レジスト膜２を光と電子線の両方に反応するレジ
スト材により形成し、電子線ｅと共に光も照射してパタ
ーン２ａを形成するようにしてもよい。このようにすれ
ば、パターン２ａの形成を高速に行うことができる。そ
の際、反応防止膜３を光露光の際に反射防止膜としても
機能させることができる材料により形成すれば、反射防
止膜を形成する工程を増加することなく、より高精度な
パターン２ａを形成することができるので好ましい。
【００２３】なお、光と電子線の両方に反応するレジス
ト材としては、上述した化学増幅レジストが挙げられ
る。また、光露光の際に反射防止膜としても機能させる
ことができる材料としては、上述したポリビニルアルコ
ールが挙げられる。
ト材としては、上述した化学増幅レジストが挙げられ
る。また、光露光の際に反射防止膜としても機能させる
ことができる材料としては、上述したポリビニルアルコ
ールが挙げられる。
【００２４】以上説明したように、本実施の形態に係る
パターン形成方法によれば、レジスト膜２と帯電防止用
の酸性の導電膜４との間に化学反応防止用の反応防止膜
３を形成したのち、レジスト膜２に対して電子線ｅを照
射するようにしたので、導電膜４とレジスト膜２との反
応を防止することができ、高精度なパターン２ａを形成
することが可能になる。また、例えば、反応防止膜３を
水溶性の重合体により形成すれば、従来の水洗工程をそ
のまま利用して反応防止膜３を剥離することができ、最
低限の工程を追加するだけで、安定かつ高速にパターン
形成を行うことができる。
パターン形成方法によれば、レジスト膜２と帯電防止用
の酸性の導電膜４との間に化学反応防止用の反応防止膜
３を形成したのち、レジスト膜２に対して電子線ｅを照
射するようにしたので、導電膜４とレジスト膜２との反
応を防止することができ、高精度なパターン２ａを形成
することが可能になる。また、例えば、反応防止膜３を
水溶性の重合体により形成すれば、従来の水洗工程をそ
のまま利用して反応防止膜３を剥離することができ、最
低限の工程を追加するだけで、安定かつ高速にパターン
形成を行うことができる。
【００２５】［第２の実施の形態］次に、本発明の第２
の実施の形態について説明する。本実施の形態では、上
記第１の実施の形態に係るパターン形成方法を、より具
体的な半導体装置の製造方法に利用した例について説明
する。なお、本実施の形態では、半導体装置の一例とし
て、ＭＯＳ（Metal-Oxide-Semiconductor ）型トランジ
スタを製造する方法について説明する。
の実施の形態について説明する。本実施の形態では、上
記第１の実施の形態に係るパターン形成方法を、より具
体的な半導体装置の製造方法に利用した例について説明
する。なお、本実施の形態では、半導体装置の一例とし
て、ＭＯＳ（Metal-Oxide-Semiconductor ）型トランジ
スタを製造する方法について説明する。
【００２６】図３ないし図６は、本発明の第２の実施の
形態に係る半導体装置の製造方法を説明するための工程
毎の断面図である。本実施の形態では、まず、図３
（ａ）に示したように、例えばｎ型のシリコンよりなる
基板１１の上に例えばＬＯＣＯＳ（Local Oxidation of
Silicin）法により厚い素子分離膜（ＳｉＯ2 ）１２を
形成する。
形態に係る半導体装置の製造方法を説明するための工程
毎の断面図である。本実施の形態では、まず、図３
（ａ）に示したように、例えばｎ型のシリコンよりなる
基板１１の上に例えばＬＯＣＯＳ（Local Oxidation of
Silicin）法により厚い素子分離膜（ＳｉＯ2 ）１２を
形成する。
【００２７】次いで、図３（ｂ）に示したように、素子
分離膜１２により囲まれた領域について例えば熱酸化法
によりゲート酸化を行い、例えば膜厚５ｎｍのゲート絶
縁膜（ＳｉＯ2 ）１３を形成する。続いて、このゲート
絶縁膜１３の上に、例えばＣＶＤ（Chemical Vapor Dep
osition ）法により、被加工膜である例えば膜厚２０ｎ
ｍの多結晶シリコン膜１４を形成する。
分離膜１２により囲まれた領域について例えば熱酸化法
によりゲート酸化を行い、例えば膜厚５ｎｍのゲート絶
縁膜（ＳｉＯ2 ）１３を形成する。続いて、このゲート
絶縁膜１３の上に、例えばＣＶＤ（Chemical Vapor Dep
osition ）法により、被加工膜である例えば膜厚２０ｎ
ｍの多結晶シリコン膜１４を形成する。
【００２８】被加工膜である多結晶シリコン膜１４を形
成したのち、図３（ｃ）に示したように、その上に、例
えば電子線用の化学増幅ネガレジストを塗布し、例えば
膜厚０．５μｍのレジスト膜１５を形成する。次いで、
レジスト膜１５の上に、例えば水溶性かつ中性の重合体
を塗布し、例えば膜厚２０ｎｍの反応防止膜１６を形成
する。続いて、反応防止膜１６の上に、例えば水溶性の
導電性重合体を塗布し、例えば膜厚２０ｎｍの帯電防止
用の導電膜１７を形成する。なお、レジスト膜１５を形
成する化学増幅ネガレジスト，反応防止膜１６を形成す
る重合体および導電膜１７を形成する導電性重合体の具
体的な例は、第１の実施の形態とそれぞれ同様である。
成したのち、図３（ｃ）に示したように、その上に、例
えば電子線用の化学増幅ネガレジストを塗布し、例えば
膜厚０．５μｍのレジスト膜１５を形成する。次いで、
レジスト膜１５の上に、例えば水溶性かつ中性の重合体
を塗布し、例えば膜厚２０ｎｍの反応防止膜１６を形成
する。続いて、反応防止膜１６の上に、例えば水溶性の
導電性重合体を塗布し、例えば膜厚２０ｎｍの帯電防止
用の導電膜１７を形成する。なお、レジスト膜１５を形
成する化学増幅ネガレジスト，反応防止膜１６を形成す
る重合体および導電膜１７を形成する導電性重合体の具
体的な例は、第１の実施の形態とそれぞれ同様である。
【００２９】このようにレジスト膜１５，反応防止膜１
６および導電膜１７をそれぞれ形成したのち、図４
（ａ）に示したように、導電膜１７を接地電位に保ちつ
つ、導電膜１７および反応防止膜１６を介して、形成す
べきゲート電極のパターンに応じ電子線ｅを選択的にレ
ジスト膜１５に照射してパターン描画を行なう。そのの
ち、図４（ｂ）に示したように、導電膜１７および反応
防止膜１６を水により洗浄して同時に除去する。
６および導電膜１７をそれぞれ形成したのち、図４
（ａ）に示したように、導電膜１７を接地電位に保ちつ
つ、導電膜１７および反応防止膜１６を介して、形成す
べきゲート電極のパターンに応じ電子線ｅを選択的にレ
ジスト膜１５に照射してパターン描画を行なう。そのの
ち、図４（ｂ）に示したように、導電膜１７および反応
防止膜１６を水により洗浄して同時に除去する。
【００３０】導電膜１７および反応防止膜１６を除去し
たのち、図５（ａ）に示したように、レジスト膜１５を
例えば所定のアルカリ現像液により現像し、ゲート電極
のパターンに応じたレジスト膜のパターン１５ａを形成
する。そののち、同じく図５（ａ）に示したように、こ
のパターン１５ａをマスクとして異方性エッチングを行
い、多結晶シリコン膜１４を選択的に除去して、ゲート
電極層１４ａを形成する。
たのち、図５（ａ）に示したように、レジスト膜１５を
例えば所定のアルカリ現像液により現像し、ゲート電極
のパターンに応じたレジスト膜のパターン１５ａを形成
する。そののち、同じく図５（ａ）に示したように、こ
のパターン１５ａをマスクとして異方性エッチングを行
い、多結晶シリコン膜１４を選択的に除去して、ゲート
電極層１４ａを形成する。
【００３１】そののち、図５（ｂ）に示したように、レ
ジスト膜のパターン１５ａを除去し、素子分離膜１２お
よびゲート電極層１４ａをマスクとして、基板１１に適
宜なｐ型不純物（例えばボロン（Ｂ））を選択的にイオ
ン注入し、ＬＤＤ（LightlyDoped Drain ）領域１８，
１９をそれぞれ形成する。
ジスト膜のパターン１５ａを除去し、素子分離膜１２お
よびゲート電極層１４ａをマスクとして、基板１１に適
宜なｐ型不純物（例えばボロン（Ｂ））を選択的にイオ
ン注入し、ＬＤＤ（LightlyDoped Drain ）領域１８，
１９をそれぞれ形成する。
【００３２】ＬＤＤ領域１８，１９を形成したのち、基
板１１の全面に図示しないが酸化膜などよりなる絶縁膜
を形成し、図６（ａ）に示したように、その絶縁膜を例
えば異方性エッチングによりゲート電極層１４ａの側面
部のみを残して除去して、ゲート側壁（サイドウォー
ル）２０を形成する。
板１１の全面に図示しないが酸化膜などよりなる絶縁膜
を形成し、図６（ａ）に示したように、その絶縁膜を例
えば異方性エッチングによりゲート電極層１４ａの側面
部のみを残して除去して、ゲート側壁（サイドウォー
ル）２０を形成する。
【００３３】ゲート側壁２０を形成したのち、図６
（ｂ）に示したように、素子分離膜１２およびゲート側
壁２０をマスクとして、基板１１およびゲート電極層１
４ａに適宜なｐ型不純物（例えばボロン）を選択的に注
入し、多結晶シリコンゲート電極２１，ソース領域２２
およびドレイン領域２３をそれぞれ形成する。これによ
り、ＭＯＳ型トランジスタが製造される。
（ｂ）に示したように、素子分離膜１２およびゲート側
壁２０をマスクとして、基板１１およびゲート電極層１
４ａに適宜なｐ型不純物（例えばボロン）を選択的に注
入し、多結晶シリコンゲート電極２１，ソース領域２２
およびドレイン領域２３をそれぞれ形成する。これによ
り、ＭＯＳ型トランジスタが製造される。
【００３４】なお、ここでは、電子線ｅをレジスト膜１
５に照射してパターン１５ａを形成する場合について説
明したが、第１の実施の形態において説明したのと同様
に、レジスト膜１５を光と電子線の両方に反応するレジ
スト材により形成し、電子線ｅと共に光も照射してパタ
ーン１５ａを形成するようにしてもよい。なお、その
際、第１の実施の形態において説明したのと同様に、反
応防止膜３を光露光の際に反射防止膜としても機能させ
ることができる材料により形成することが好ましい。
５に照射してパターン１５ａを形成する場合について説
明したが、第１の実施の形態において説明したのと同様
に、レジスト膜１５を光と電子線の両方に反応するレジ
スト材により形成し、電子線ｅと共に光も照射してパタ
ーン１５ａを形成するようにしてもよい。なお、その
際、第１の実施の形態において説明したのと同様に、反
応防止膜３を光露光の際に反射防止膜としても機能させ
ることができる材料により形成することが好ましい。
【００３５】以上説明したように、本実施の形態に係る
半導体装置の製造方法によれば、ＭＯＳ型トランジスタ
の製造工程において、レジスト膜１５と帯電防止用の導
電膜１７との間に化学反応防止用の反応防止膜１６を形
成したのち、レジスト膜１５に対して電子線ｅを照射す
るようにしたので、上記第１の実施の形態と同様の効果
を有し、高精度なＭＯＳ型トランジスタの製造を行うこ
とができるという効果を有する。よって、ＭＯＳ型トラ
ンジスタの品質を向上させることができると共に、微細
化を図ることができるという効果を有する。
半導体装置の製造方法によれば、ＭＯＳ型トランジスタ
の製造工程において、レジスト膜１５と帯電防止用の導
電膜１７との間に化学反応防止用の反応防止膜１６を形
成したのち、レジスト膜１５に対して電子線ｅを照射す
るようにしたので、上記第１の実施の形態と同様の効果
を有し、高精度なＭＯＳ型トランジスタの製造を行うこ
とができるという効果を有する。よって、ＭＯＳ型トラ
ンジスタの品質を向上させることができると共に、微細
化を図ることができるという効果を有する。
【００３６】なお、本発明は、上記各実施の形態に限定
されず種々の変形実施が可能である。例えば、上記第２
の実施の形態においては、ＭＯＳ型トランジスタを製造
する場合について説明したが、本発明は、電子線リソグ
ラフィを利用してその他の半導体装置を製造する場合に
おいても広く用いることができる。
されず種々の変形実施が可能である。例えば、上記第２
の実施の形態においては、ＭＯＳ型トランジスタを製造
する場合について説明したが、本発明は、電子線リソグ
ラフィを利用してその他の半導体装置を製造する場合に
おいても広く用いることができる。
【００３７】また、上記第２の実施の形態においては、
特に、多結晶シリコンゲート電極２１の形成において本
発明のパターン形成方法を用いる場合について説明した
が、本発明は、レジスト膜のパターンを用いて被加工膜
を加工し、半導体装置を製造する場合について広く適用
することができる。例えば、レジスト膜のパターンを用
いて被加工膜を選択的に除去したり、レジスト膜のパタ
ーンを用いて被加工膜に選択的にイオン注入したりする
場合に、本発明のパターン形成方法を用いることができ
る。
特に、多結晶シリコンゲート電極２１の形成において本
発明のパターン形成方法を用いる場合について説明した
が、本発明は、レジスト膜のパターンを用いて被加工膜
を加工し、半導体装置を製造する場合について広く適用
することができる。例えば、レジスト膜のパターンを用
いて被加工膜を選択的に除去したり、レジスト膜のパタ
ーンを用いて被加工膜に選択的にイオン注入したりする
場合に、本発明のパターン形成方法を用いることができ
る。
【００３８】
【発明の効果】以上説明したように、本発明のパターン
形成方法によれば、レジスト膜と帯電防止用の酸性の導
電膜との間に化学反応防止用の反応防止膜を形成したの
ち、レジスト膜に電子線を照射するようにしたので、導
電膜とレジスト膜とが反応することを防止でき、高精度
なパターンを形成することができるという効果を奏す
る。
形成方法によれば、レジスト膜と帯電防止用の酸性の導
電膜との間に化学反応防止用の反応防止膜を形成したの
ち、レジスト膜に電子線を照射するようにしたので、導
電膜とレジスト膜とが反応することを防止でき、高精度
なパターンを形成することができるという効果を奏す
る。
【００３９】特に、反応防止膜を水溶性の材料により形
成するようにすれば、従来の水洗工程をそのまま利用し
て反応防止膜を剥離することができ、最低限の工程を追
加するだけで安定かつ高速にパターン形成を行うことで
きるという効果を奏する。
成するようにすれば、従来の水洗工程をそのまま利用し
て反応防止膜を剥離することができ、最低限の工程を追
加するだけで安定かつ高速にパターン形成を行うことで
きるという効果を奏する。
【００４０】また、特に、レジスト膜を電子線と光の両
方に反応するレジスト材料により形成すると共に、反応
防止膜を光露光の際に反射防止膜としても機能させるこ
とができる材料により形成するようにすれば、光と電子
線とを照射することにより、パターンの形成を高速で行
うことができると共に、反射防止膜を形成する工程を増
加させることなく高精度なパターンを形成することがで
きるという効果を奏する。
方に反応するレジスト材料により形成すると共に、反応
防止膜を光露光の際に反射防止膜としても機能させるこ
とができる材料により形成するようにすれば、光と電子
線とを照射することにより、パターンの形成を高速で行
うことができると共に、反射防止膜を形成する工程を増
加させることなく高精度なパターンを形成することがで
きるという効果を奏する。
【００４１】更に、本発明の半導体装置の製造方法によ
れば、本発明のパターン形成方法を用いて被加工膜を加
工するようにしたので、被加工膜を高精度に加工するこ
とができる。よって、半導体装置の品質を向上させるこ
とができると共に、微細化を図ることができるという効
果を奏する。
れば、本発明のパターン形成方法を用いて被加工膜を加
工するようにしたので、被加工膜を高精度に加工するこ
とができる。よって、半導体装置の品質を向上させるこ
とができると共に、微細化を図ることができるという効
果を奏する。
【図１】本発明の第１の実施の形態に係るパターン形成
方法を説明するための工程毎の断面図である。
方法を説明するための工程毎の断面図である。
【図２】図１に続く工程毎の断面図である。
【図３】本発明の第２の実施の形態に係る半導体装置の
製造方法を説明するための工程毎の断面図である。
製造方法を説明するための工程毎の断面図である。
【図４】図３に続く工程毎の断面図である。
【図５】図４に続く工程毎の断面図である。
【図６】図５に続く工程毎の断面図である。
【図７】従来のパターン形成方法の一工程を説明するた
めの断面図である。
めの断面図である。
【図８】図７に示すパターン形成方法により生じる問題
点を説明するための断面図である。
点を説明するための断面図である。
１，１１…基板、２，１５…レジスト膜、２ａ，１５ａ
…パターン、３，１６…反応防止膜、４，１７…導電
膜、１２…素子分離膜、１３…ゲート絶縁膜、１４…多
結晶シリコン膜、１４ａ…ゲート電極層、２０…ゲート
側壁、２１…多結晶シリコンゲート電極、２２…ソース
領域、２３…ドレイン領域、ｅ…電子線、ｗ…水
…パターン、３，１６…反応防止膜、４，１７…導電
膜、１２…素子分離膜、１３…ゲート絶縁膜、１４…多
結晶シリコン膜、１４ａ…ゲート電極層、２０…ゲート
側壁、２１…多結晶シリコンゲート電極、２２…ソース
領域、２３…ドレイン領域、ｅ…電子線、ｗ…水
Claims (6)
- 【請求項１】 少なくとも電子線に反応するレジスト膜
を形成する工程と、 レジスト膜が帯電することを防止する酸性の導電膜を形
成する工程と、 レジスト膜と導電膜との間に、レジスト膜と導電膜との
化学反応を防止する反応防止膜を形成する工程と、 レジスト膜，導電膜および反応防止膜をそれぞれ形成し
たのち、レジスト膜に電子線を選択的に照射しレジスト
膜のパターンを形成する工程とを含むことを特徴とする
パターン形成方法。 - 【請求項２】 反応防止膜を中性材料により形成するこ
とを特徴とする請求項１記載のパターン形成方法。 - 【請求項３】 反応防止膜を水溶性材料により形成する
ことを特徴とする請求項１記載のパターン形成方法。 - 【請求項４】 反応防止膜を水溶性でありかつ中性の重
合体により形成することを特徴とする請求項１記載のパ
ターン形成方法。 - 【請求項５】 レジスト膜を電子線と光の両方に反応す
るレジスト材料により形成すると共に、反応防止膜を光
露光の際に反射防止膜としても機能させることができる
材料により形成し、かつ電子線に加えて光をレジスト膜
に照射することを特徴とする請求項１記載のパターン形
成方法。 - 【請求項６】 基板の上に被加工膜を形成する工程と、 基板の上に少なくとも電子線に反応するレジスト膜を形
成する工程と、 基板の上にレジスト膜が帯電することを防止する酸性の
導電膜を形成する工程と、 レジスト膜と導電膜との間に、レジスト膜と導電膜との
化学反応を防止する反応防止膜を形成する工程と、 レジスト膜，導電膜および反応防止膜をそれぞれ形成し
たのち、レジスト膜に電子線を選択的に照射してレジス
ト膜のパターンを形成する工程と、 レジスト膜のパターンを用いて被加工膜を選択的に加工
する工程とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25912697A JPH1197325A (ja) | 1997-09-24 | 1997-09-24 | パターン形成方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25912697A JPH1197325A (ja) | 1997-09-24 | 1997-09-24 | パターン形成方法および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197325A true JPH1197325A (ja) | 1999-04-09 |
Family
ID=17329689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25912697A Withdrawn JPH1197325A (ja) | 1997-09-24 | 1997-09-24 | パターン形成方法および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1197325A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11333979B2 (en) | 2019-07-24 | 2022-05-17 | Samsung Electronics Co., Ltd. | Methods of forming a pattern and methods of fabricating a semiconductor device |
| US11410450B2 (en) | 2018-04-17 | 2022-08-09 | Samsung Electronics Co., Ltd. | Method for manufacturing an electronic device including multiple fixing members to fix a biometric sensor to a display |
| WO2022172715A1 (ja) * | 2021-02-15 | 2022-08-18 | 富士フイルム株式会社 | パターン形成方法、電子デバイスの製造方法 |
-
1997
- 1997-09-24 JP JP25912697A patent/JPH1197325A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11410450B2 (en) | 2018-04-17 | 2022-08-09 | Samsung Electronics Co., Ltd. | Method for manufacturing an electronic device including multiple fixing members to fix a biometric sensor to a display |
| US11333979B2 (en) | 2019-07-24 | 2022-05-17 | Samsung Electronics Co., Ltd. | Methods of forming a pattern and methods of fabricating a semiconductor device |
| WO2022172715A1 (ja) * | 2021-02-15 | 2022-08-18 | 富士フイルム株式会社 | パターン形成方法、電子デバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09283760A (ja) | 半導体素子の製造方法 | |
| US5427971A (en) | Method for fabrication of semiconductor elements | |
| JPH0485876A (ja) | 半導体装置の接触領域形成方法及びそれを利用した半導体装置の製造方法 | |
| JP2810636B2 (ja) | 半導体素子のゲート電極の形成方法 | |
| EP0439173B1 (en) | Process of fabricating field effect transistor with LDD structure | |
| US5547900A (en) | Method of fabricating a self-aligned contact using a liquid-phase oxide-deposition process | |
| JPH05109992A (ja) | 半導体装置の製造方法 | |
| US6724051B1 (en) | Nickel silicide process using non-reactive spacer | |
| US6133128A (en) | Method for patterning polysilicon gate layer based on a photodefinable hard mask process | |
| JPH1197325A (ja) | パターン形成方法および半導体装置の製造方法 | |
| US7422951B2 (en) | Method of fabricating self-aligned bipolar transistor | |
| US20070077678A1 (en) | Method of fabricating image sensors | |
| KR100327428B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS58220431A (ja) | 多結晶シリコン層中の開孔の端部角度を設定する方法 | |
| US11189495B2 (en) | Semiconductor structure and fabrication method thereof | |
| US6492236B2 (en) | Method of manufacturing a semiconductor device with a silicide | |
| JP2903883B2 (ja) | 半導体装置の製造方法 | |
| KR100248626B1 (ko) | 반도체소자의 제조 방법 | |
| KR0180136B1 (ko) | 마스크름의 워드라인 형성 방법 | |
| KR0172768B1 (ko) | 폴리사이드 구조의 게이트 전극을 갖는 트랜지스터 제조 방법 | |
| KR100231479B1 (ko) | 필드 트랜지스터의 제조방법 | |
| KR0123745B1 (ko) | 반도체 장치의 콘택 형성방법 | |
| KR950001153B1 (ko) | 반도체 장치의 제조방법 | |
| KR19980025543A (ko) | 반도체 소자의 실리사이드 형성방법 | |
| JP2001093805A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20050428 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050509 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050523 |