JPH1194913A - スキャンパス用フリップフロップ回路及びスキャンパステストシステム - Google Patents

Abstract

(57)【要約】 【課題】 この発明は、ゲイテッドクロック方式を採用
した回路の自動化ツールによるテスト容易化設計を可能
とし、テスト容易化設計の容易化ならびに設計時間の短
縮を達成することを課題とする。 【解決手段】 この発明は、通常動作時にはゲイテッド
クロック方式に対応してクロック信号の立ち下がりエッ
ジに同期して動作し、テスト動作にはスキャンパス用の
フリップフロップ回路と同様にクロック信号の立ち上が
りエッジに同期して動作するように構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ゲイテッドクロッ
ク方式が採用されたシステムのテスト容易化設計に好適
なスキャンパス用フリップフロップ回路及びスキャンパ
ステストシステムに関する。

【０００２】

【従来の技術】同期設計された半導体回路の消費電力の
省力等を目的とした、ゲイテッドクロック設計という設
計手法が存在する。ゲイテッドクロック設計とは、回路
内のレジスタの動作クロックを、その時動作されるべき
レジスタにだけ供給するような設計である。その代表例
として、図１３にシステムクロック信号のセレクタ回路
１００を設けてシステムクロック信号を制御する従来例
を示す。

【０００３】この従来例において、システムクロック信
号のセレクタ回路１００内のクロック制御用フリップフ
ロップ１０１には、システムクロック信号の立ち下がり
エッジに応じてデータを取り込み、出力を行う反転クロ
ック型フリップフロップが用いられている。これは、シ
ステム回路１０２内のフリップフロップ１０３がシステ
ムクロック信号の立ち上がりエッジに応じてデータを取
り込み、出力を行うように設計されているため、システ
ムクロック信号のセレクタ回路１００内のクロック制御
用フリップフロップ１０１は、ゲイテッドクロック信号
上にハザードが発生しないように、システムクロック信
号とは異なる位相で制御される必要があるためである。

【０００４】図１４は図１３に示す従来例のタイミング
チャートを示す図である。図１４において、クロック制
御データは、システムクロックの立ち上がりエッジに応
じて動作するフリップフロップの出力信号、または外部
入力端子から直接供給される信号によって生成される。
システムクロック信号の選択を行う制御信号は、クロッ
ク制御用フリップフロップ１０１により生成され、これ
らはシステムクロック信号の立ち下がりエッジによって
変化する。結果としてシステム回路１０２に供給される
ゲイテッドクロック信号は図１４に示すような波形とな
る。

【０００５】このようなゲイテッドクロック設計手法が
用いられた場合に、その回路に対してテスト容易化設計
を自動で施すのが困難になる。これは、ほとんど全ての
フルスキャン設計自動化ツールが、ゲイテッドクロック
方式に対応していなためであり、また、クロック信号の
立ち上がり、立ち下がりの両方で動作するような回路に
対して、正しいテストパターンを発生させるためにＡＴ
ＰＧ時のクロック信号波形とタイミングの考慮を必要と
するためである。

【０００６】

【発明が解決しようとする課題】以上説明したように、
ゲイテッドクロック方式が採用されて設計された従来の
回路にあっては、クロック信号の立ち上がりエッジに同
期して動作するフリップフロップ回路とクロック信号の
立ち下がりエッジに同期して動作するフリップフロップ
回路の双方が使用されていたため、テスト容易化設計を
自動化したフルスキャン設計自動化ツールを用いること
が困難になっていた。このため、ゲイテッドクロック方
式を採用した回路のテスト容易化設計に手間と時間がか
かるといった不具合を招いていた。

【０００７】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、ゲイテッドク
ロック方式を採用した回路の自動化ツールによるテスト
容易化設計を可能とし、テスト容易化設計の容易化なら
びに設計時間の短縮を達成するスキャンパス用フリップ
フロップ回路及びスキャンパステストシステムを提供す
ることにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、通常動作モード時は、ゲイ
テッドクロック信号を受けて動作するフリップフロップ
回路がデータを取り込むゲイテッドクロック信号の電位
変化方向（一方の電位変化方向）と逆の電位変化方向
（他方の電位変化方向）のクロック信号に同期して入力
データを取り込み、クロック信号の他方の電位変化方向
に同期して取り込んだデータをデータ出力端子から出力
しかつ反転データを反転データ出力端子から出力し、テ
ストシステムモード時に、クロック信号の一方の電位変
化方向に同期して入力データを取り込み、取り込んだ入
力データをスキャンデータ出力端子から出力し、テスト
スキャンモード時は、クロック信号の一方の電位変化方
向に同期して入力スキャンデータを取り込み、取り込ん
だ入力スキャンデータをスキャンデータ出力端子からス
キャンデータとして出力し、テストシステムモード時な
らびにテストスキャンモード時には、前記データ出力端
子から出力される出力データならびに前記反転データ出
力端子から出力される反転出力データをそれぞれ所定の
論理レベルに固定することを特徴とし、通常はクロック
信号の一方の電位変化で変化するフリップフロップ回路
を、テスト中は他方の電位変化で変化するフリップフロ
ップ回路と同期な回路として扱わせることができ、通常
はクロックの一方の電位変化で変化するフリップフロッ
プ回路を、他方の電位変化で変化するフリップフロップ
回路よりなるスキャンパス中に接続することができ、ま
た、データ変化の位相を考慮したスキャンテストパター
ンを発生する必要がなくなり、テストパターン発生の自
動化が期待できる。

【０００９】請求項２記載の発明は、入力データを受け
て反転する第１の反転ゲートと、クロック信号に基づい
て導通制御される第１のトランスミッションゲートを介
して前記第１の反転ゲートの出力を受けて反転する第２
の反転ゲートと、前記第２の反転ゲートの出力を受けて
反転し、反転出力を反転クロック信号に基づいて導通制
御される第２のトランスミッションゲートを介して前記
第２の反転ゲートの入力に与える第３の反転ゲートと、
入力スキャンデータを受けて反転する第４の反転ゲート
と、スキャンイネーブル信号に基づいて導通制御される
第３のトランスミッションゲートを介して前記第４の反
転ゲートの出力又は反転スキャンイネーブル信号に基づ
いて導通制御される第４のトランスミッションゲートを
介して前記第１の反転ゲートの出力を受けて反転する第
５の反転ゲートと、反転テストイネーブル信号に基づい
て導通制御される第５のトランスミッションゲートなら
びに反転クロック信号に基づいて導通制御される第６の
トランスミッションゲートを介して前記第２の反転ゲー
トの出力又はテストイネーブル信号に基づいて導通制御
される第７のトランスミッションゲートならびに前記第
６のトランスミッションゲートを介して前記第５の反転
ゲートの出力を受けて反転する第６の反転ゲートと、前
記第６の反転ゲートの出力を受けて反転し、反転出力を
クロック信号に基づいて導通制御される第８のトランス
ミッションゲートを介して前記第６の反転ゲートの入力
に与える第７の反転ゲートと、クロック信号に基づいて
導通制御される第９のトランスミッションゲートを介し
て前記第７の反転ゲートの出力を受けて反転する第８の
反転ゲートと、前記第８の反転ゲートの出力を受けて反
転し、反転出力を反転クロック信号に基づいて導通制御
される第１０のトランスミッションゲートを介して前記
第８の反転ゲートの入力に与え、かつ反転出力を出力ス
キャンデータとして出力する第９の反転ゲートと、反転
テストイネーブル信号と前記第６の反転ゲートの出力を
受けて出力データを与える否定論理積（ＮＡＮＤ）ゲー
トと、テストイネーブル信号と前記第７の反転ゲートの
出力を受けて反転出力データを与える否定論理和（ＮＯ
Ｒ）ゲートを有することを特徴とし、通常はクロック信
号の一方の電位変化で変化するフリップフロップ回路
を、テスト中は他方の電位変化で変化するフリップフロ
ップ回路と同期な回路として扱わせることができ、通常
はクロックの一方の電位変化で変化するフリップフロッ
プ回路を、他方の電位変化で変化するフリップフロップ
回路よりなるスキャンパス中に接続することができ、ま
た、データ変化の位相を考慮したスキャンテストパター
ンを発生する必要がなくなり、テストパターン発生の自
動化が期待できる。

【００１０】請求項３記載の発明は、通常動作モード時
は、ゲイテッドクロック信号を受けて動作するフリップ
フロップ回路がデータを取り込むゲイテッドクロック信
号の電位変化方向（一方の電位変化方向）と逆の電位変
化方向（他方の電位変化方向）のクロック信号に同期し
て入力データを取り込み、クロック信号の他方の電位変
化方向に同期して取り込んだデータをデータ出力端子か
ら出力しかつ反転データを反転データ出力端子から出力
し、テストシステムモード時に、クロック信号の一方の
電位変化方向に同期して入力データを取り込み、テスト
スキャンモード時は、テストシステムモード時に取り込
んだ入力データをスキャンスレーブ信号に同期してスキ
ャンデータ出力端子から出力し、又はスキャンマスター
クロック信号に同期して入力スキャンデータを取り込
み、取り込んだ入力スキャンデータをスキャンデータ出
力端子から出力スキャンデータとして出力し、テストシ
ステムモード時ならびにテストスキャンモード時には、
前記データ出力端子から出力されるデータならびに前記
反転データ出力端子から出力される反転データをそれぞ
れ所定の論理レベルに固定することを特徴とし、通常は
クロック信号の一方の電位変化で変化するフリップフロ
ップ回路を、テスト中は他方の電位変化で変化するフリ
ップフロップ回路と同期な回路として扱わせることがで
き、通常はクロックの一方の電位変化で変化するフリッ
プフロップ回路を、他方の電位変化で変化するフリップ
フロップ回路よりなるスキャンパス中に接続することが
でき、また、データ変化の位相を考慮したスキャンテス
トパターンを発生する必要がなくなり、テストパターン
発生の自動化が期待できる。

【００１１】請求項４記載の発明は、入力データを受け
て反転する第１の反転ゲートと、クロック信号に基づい
て導通制御される第１のトランスミッションゲートを介
して前記第１の反転ゲートの出力を受けて反転する第２
の反転ゲートと、前記第２の反転ゲートの出力を受けて
反転し、反転出力を反転クロック信号に基づいて導通制
御される第２のトランスミッションゲートを介して前記
第２の反転ゲートの入力に与える第３の反転ゲートと、
反転テストイネーブル信号に基づいて導通制御される第
３のトランスミッションゲートならびに反転クロック信
号に基づいて導通制御される第４のトランスミッション
ゲートを介して前記第２の反転ゲートの出力又はテスト
イネーブル信号に基づいて導通制御される第５のトラン
スミッションゲートならびに前記第４のトランスミッシ
ョンゲートを介して前記第１の反転ゲートの出力を受け
て反転する第４の反転ゲートと、前記第４の反転ゲート
の出力を受けて反転し、反転出力をクロック信号に基づ
いて導通制御される第６のトランスミッションゲートを
介して前記第４の反転ゲートの入力に与える第５の反転
ゲートと、クロック信号に基づいて導通制御される第７
のトランスミッションゲートを介して前記第５の反転ゲ
ートの出力を受けて反転する第６の反転ゲートと、前記
第６の反転ゲートの出力を受けて反転し、反転出力を反
転スキャンマスタークロック信号に基づいて導通制御さ
れる第８のトランスミッションゲートならびに反転クロ
ック信号に基づいて導通制御される第９のトランスミッ
ションゲートを介して前記第６の反転ゲートの入力に与
える第７の反転ゲートと、入力スキャンデータを受けて
反転する第８の反転ゲートと、スキャンマスタークロッ
ク信号に基づいて導通制御される第１０のトランスミッ
ションゲートならびにスキャンスレーブクロック信号に
基づいて導通制御される第１１のトランスミッションゲ
ートを介して前記第８の反転ゲートの出力又は前記第８
のトランスミッションゲートならびに前記第１１のトラ
ンスミッションゲートを介して前記第７の反転ゲートの
出力を受けて反転し、反転出力を出力スキャンデータと
して出力する第９の反転ゲートと、前記第９の反転ゲー
トの出力を受けて反転し、反転出力を反転スキャンスレ
ーブクロック信号に基づいて導通制御される第１２のト
ランスミッションゲートを介して前記第９の反転ゲート
の入力に与える第１０の反転ゲートと、反転テストイネ
ーブル信号と前記第４の反転ゲートの出力を受けて出力
データを与える否定論理積（ＮＡＮＤ）ゲートと、テス
トイネーブル信号と前記第５の反転ゲートの出力を受け
て反転出力データを与える否定論理和（ＮＯＲ）ゲート
を有することを特徴とし、通常はクロック信号の一方の
電位変化で変化するフリップフロップ回路を、テスト中
は他方の電位変化で変化するフリップフロップ回路と同
期な回路として扱わせることができ、通常はクロックの
一方の電位変化で変化するフリップフロップ回路を、他
方の電位変化で変化するフリップフロップ回路よりなる
スキャンパス中に接続することができ、また、データ変
化の位相を考慮したスキャンテストパターンを発生する
必要がなくなり、テストパターン発生の自動化が期待で
きる。

【００１２】請求項５記載の発明は、通常動作モード時
はシステムクロック信号を選択制御するクロック制御デ
ータを入力データとして受け、制御信号を出力データと
して出力し、テスト時には入力データ又は入力スキャン
データが直列に転送される複数の前記請求項１，２，３
又は４記載のスキャンパス用フリップフロップ回路と、
それぞれ対応した前記スキャンパス用フリップフロップ
回路の出力データとシステムクロック信号を受け、前記
スキャンパス用フリップフロップ回路が通常動作モード
時に制御信号に基づいてゲイテッドクロック信号を選択
的に出力する複数のゲート回路と、前記ゲート回路から
選択的に出力されるゲイテッドクロック信号に同期して
動作し、通常動作モード時には一方の電位変化方向のゲ
イテッドクロック信号に同期して入力データを取り込
み、他方の電位変化方向のゲイテッドクロック信号に同
期して取り込んだデータを出力し、テスト時には前記ス
キャンパス用フリップフロップ回路の最終段のフリップ
フロップ回路から与えられるデータが直列に転送されて
最終段から転送データが出力されるフリップフロップ回
路を備えたゲイテッドクロック信号受給回路を有するこ
とを特徴とし、通常動作時はゲイテッドクロック方式に
より動作することになり、一方スキャンテスト時にはす
べてのフリップフロップ回路がクロック信号に対して同
様に動作するようになり、自動化ツールを使用してテス
ト容易化設計を実施することができる。

【００１３】

【発明の実施の形態】以下、図面を用いてこの発明の実
施形態を説明する。

【００１４】図１は請求項１記載の発明の一実施形態に
係るフリップフロップ回路となる、共通１相型スキャン
テスト可能なクロック制御用フリップフロップ回路のシ
ンボルを示す図であり、図２〜図４は動作タイミングチ
ャートを示す図である。

【００１５】図１において、フリップフロップ回路は、
データ入力端子（Ｄ）と、クロック入力端子（ＣＰＮ）
と、スキャンデータ入力端子（ＳＩ）と、通常動作モー
ドとテストモードを切り替えるテストイネーブル信号が
入力されるテストイネーブル入力端子（ＴＥ）と、テス
トモード時にテストシステムモードとテストスキャンモ
ードを切り替えるスキャンイネーブル信号が入力される
スキャンイネーブル入力端子（ＳＥ）と、データ出力端
子（Ｑ）と、反転データ出力端子（ＱＮ）と、スキャン
データ出力端子（ＳＯ）を有し、テストイネーブル信号
を用いて通常動作モードとテストモードを切り替えて使
用し、テストモードはさらに、スキャンイネーブル信号
を用いてテストシステムモードとテストスキャンモード
に切り替えられ、図２のタイミングチャートに示すよう
に、テストイネーブル信号がロウレベルで通常動作モー
ド時は、クロック信号の立ち下がりエッジでデータ入力
端子のデータを取り込み、データ出力端子にそのデータ
を、反転データ出力端子にその反転データを出力し、図
３のタイミングチャートに示すように、テストイネーブ
ル信号がハイレベル、スキャンイネーブル信号がロウレ
ベルのテストシステムモード時には、クロック信号の立
ち上がりエッジでデータ入力端子のデータを取り込み、
スキャンデータ出力端子にそのデータを出力し、テスト
イネーブル信号ならびにスキャンイネーブル信号がハイ
レベルのテストスキャンモード時には、クロック信号の
立ち上がりエッジでスキャンデータ入力端子のデータを
取り込み、スキャンデータ出力端子にそのデータを出力
する。また、テストシステムモード、テストスキャンモ
ード時には、データ出力はハイレベルに、反転データ出
力はロウレベルに固定される。

【００１６】このように、このフリップフロップ回路
は、通常動作モード時は、ゲイテッドクロック信号を受
けて動作するフリップフロップ回路がデータを取り込む
ゲイテッドクロック信号の電位変化方向（一方の電位変
化方向）と逆の電位変化方向（他方の電位変化方向）の
クロック信号に同期して入力データを取り込み、クロッ
ク信号の他方の電位変化方向に同期して取り込んだデー
タをデータ出力端子から出力しかつ反転データを反転デ
ータ出力端子から出力し、テストシステムモード時に、
クロック信号の一方の電位変化方向に同期して入力デー
タを取り込み、取り込んだ入力データをスキャンデータ
出力端子から出力し、テストスキャンモード時は、クロ
ック信号の一方の電位変化方向に同期して入力スキャン
データを取り込み、取り込んだ入力スキャンデータをス
キャンデータ出力端子からスキャンデータとして出力
し、テストシステムモード時ならびにテストスキャンモ
ード時には、データ出力端子から出力される出力データ
ならびに反転データ出力端子から出力される反転出力デ
ータをそれぞれ所定の論理レベルに固定することを特徴
としている。

【００１７】図５は請求項２記載の発明の一実施形態に
係るフリップフロップ回路の構成を示す図であり、図１
に示すフリップフロップ回路の具体的な回路構成を示す
図である。

【００１８】図５において、フリップフロップ回路は、
入力データを受けて反転する第１の反転ゲートＩ１と、
クロック信号に基づいて導通制御される第１のトランス
ミッションゲートＴ１を介して第１の反転ゲートＩ１の
出力を受けて反転する第２の反転ゲートＩ２と、第２の
反転ゲートＩ２の出力を受けて反転し、反転出力を反転
クロック信号に基づいて導通制御される第２のトランス
ミッションゲートＴ２を介して第２の反転ゲートＩ２の
入力に与える第３の反転ゲートＩ３と、入力スキャンデ
ータを受けて反転する第４の反転ゲートＩ４と、スキャ
ンイネーブル信号に基づいて導通制御される第３のトラ
ンスミッションゲートＴ３を介して第４の反転ゲートＩ
４の出力又は反転スキャンイネーブル信号に基づいて導
通制御される第４のトランスミッションゲートＴ４を介
して第１の反転ゲートＩ１の出力を受けて反転する第５
の反転ゲートＩ５と、反転テストイネーブル信号に基づ
いて導通制御される第５のトランスミッションゲートＴ
５ならびに反転クロック信号に基づいて導通制御される
第６のトランスミッションゲートＴ６を介して第２の反
転ゲートＩ２の出力又はテストイネーブル信号に基づい
て導通制御される第７のトランスミッションゲートＴ７
ならびに第６のトランスミッションゲートＴ６を介して
第５の反転ゲートＩ５の出力を受けて反転する第６の反
転ゲートＩ６と、第６の反転ゲートＩ６の出力を受けて
反転し、反転出力をクロック信号に基づいて導通制御さ
れる第８のトランスミッションゲートＴ８を介して第６
の反転ゲートＩ６の入力に与える第７の反転ゲートＩ７
と、クロック信号に基づいて導通制御される第９のトラ
ンスミッションゲートＴ９を介して第７の反転ゲートＩ
７の出力を受けて反転する第８の反転ゲートＩ８と、第
８の反転ゲートＩ８の出力を受けて反転し、反転出力を
反転クロック信号に基づいて導通制御される第１０のト
ランスミッションゲートＴ１０を介して第８の反転ゲー
トＩ８の入力に与え、かつ反転出力を出力スキャンデー
タとして出力する第９の反転ゲートＩ９と、反転テスト
イネーブル信号と第６の反転ゲートＩ６の出力を受けて
出力データを与える否定論理積（ＮＡＮＤ）ゲートＲ１
と、テストイネーブル信号と第７の反転ゲートＩ７の出
力を受けて反転出力データを与える否定論理和（ＮＯ
Ｒ）ゲートＲ２を備えて構成される。

【００１９】このように、上記実施形態では、通常はク
ロック信号の立ち下がりエッジで変化するフリップフロ
ップ回路を、テスト中は立ち上がりエッジで変化するフ
リップフロップ回路と同期な回路として扱わせることが
でき、これにより、通常はクロックの立ち下がりエッジ
で変化するフリップフロップ回路を、立ち上がりエッジ
で変化するフリップフロップ回路よりなるスキャンパス
中に接続することができる。また、データ変化の位相を
考慮したスキャンテストパターン発生をする必要性がな
くなり、テストパターン発生の自動化が期待できる。

【００２０】図６は請求項３記載の発明の一実施形態に
係るフリップフロップ回路となる、独立２相型スキャン
テスト可能なクロック制御用フリップフロップ回路のシ
ンボルを示す図であり、図７〜図９は動作タイミングチ
ャートを示す図である。

【００２１】図６において、フリップフロップ回路は、
データ入力端子（Ｄ）と、クロック入力端子（ＣＰＮ）
と、スキャンデータ入力端子（ＳＩ）と、通常動作モー
ドとテストモードを切り替えるテストイネーブル信号が
入力されるテストイネーブル入力端子（ＴＥ）と、スキ
ャンデータ入力端子に与えられたデータを取り込むスキ
ャンマスタークロック信号が与えられるスキャンマスタ
ークロック入力端子（Ａ）と、クロック信号又はスキャ
ンマスタークロック信号により取り込まれて保持された
データをスキャンデータ出力端子に出力するスキャンス
レーブクロック信号が与えられるスキャンスレーブクロ
ック入力端子（Ｂ）と、データ出力端子（Ｑ）と、反転
データ出力端子（ＱＮ）と、スキャンデータ出力端子
（ＳＯ）を有し、テストイネーブル信号を用いて通常動
作モードとテストモードを切り替え、テストモードはさ
らに、クロック信号を駆動するかあるいはスキャンデー
タマスタークロック信号とスキャンデータスレーブクロ
ック信号を駆動するかによって、テストシステムモード
とテストスキャンモードに切り替えられ、テストイネー
ブル信号がロウレベルの通常動作モード時は、図７のタ
イミングチャートに示すように、クロック信号の立ち下
がりエッジでデータ入力端子のデータを取り込み、デー
タ出力端子にそのデータを、反転データ出力端子にその
反転データを出力し、テストイネーブル信号がハイレベ
ルでクロック信号に同期して動作するテストシステムモ
ード時には、図８のタイミングチャートに示すように、
クロック信号の立ち上がりエッジでデータ入力端子のデ
ータを取り込み、テストイネーブル信号がハイレベルで
スキャンマスタークロック信号とスキャンスレーブクロ
ック信号に同期して動作するテストスキャンモード時に
は、図９のタイミングチャートに示すように、スキャン
マスタークロック信号がハイレベルの時にスキャンデー
タ入力端子のデータを取り込み、スキャンスレーブクロ
ック信号がハイレベルの時にクロック信号又はスキャン
マスタークロック信号で取り込まれたデータの内、最後
に取り込まれて保持されているデータをスキャンデータ
出力端子に出力し、テストシステムモード、テストスキ
ャンモード時には、データ出力端子はハイレベルに、反
転データ出力端子はロウレベルに固定される。

【００２２】このように、このフリップフロップ回路
は、通常動作モード時は、ゲイテッドクロック信号を受
けて動作するフリップフロップ回路がデータを取り込む
ゲイテッドクロック信号の電位変化方向（一方の電位変
化方向）と逆の電位変化方向（他方の電位変化方向）の
クロック信号に同期して入力データを取り込み、クロッ
ク信号の他方の電位変化方向に同期して取り込んだデー
タをデータ出力端子から出力しかつ反転データを反転デ
ータ出力端子から出力し、テストシステムモード時に、
クロック信号の一方の電位変化方向に同期して入力デー
タを取り込み、テストスキャンモード時は、テストシス
テムモード時に取り込んだ入力データをスキャンスレー
ブ信号に同期してスキャンデータ出力端子から出力し、
又はスキャンマスタークロック信号に同期して入力スキ
ャンデータを取り込み、取り込んだ入力スキャンデータ
をスキャンデータ出力端子から出力スキャンデータとし
て出力し、テストシステムモード時ならびにテストスキ
ャンモード時には、データ出力端子から出力されるデー
タならびに反転データ出力端子から出力される反転デー
タをそれぞれ所定の論理レベルに固定することを特徴と
する。

【００２３】図１０は請求項４記載の発明の一実施形態
に係るフリップフロップ回路の構成を示す図であり、図
６に示すフリップフロップ回路の具体的な回路構成を示
す図である。

【００２４】図１０において、フリップフロップ回路
は、入力データを受けて反転する第１の反転ゲートＩ１
１と、クロック信号に基づいて導通制御される第１のト
ランスミッションゲートＴ１１を介して第１の反転ゲー
トＩ１１の出力を受けて反転する第２の反転ゲートＩ１
２と、第２の反転ゲートＩ１２の出力を受けて反転し、
反転出力を反転クロック信号に基づいて導通制御される
第２のトランスミッションゲートＴ１２を介して第２の
反転ゲートＩ１２の入力に与える第３の反転ゲートＩ１
３と、反転テストイネーブル信号に基づいて導通制御さ
れる第３のトランスミッションゲートＴ１３ならびに反
転クロック信号に基づいて導通制御される第４のトラン
スミッションゲートＴ１４を介して第２の反転ゲートＩ
１２の出力又はテストイネーブル信号に基づいて導通制
御される第５のトランスミッションゲートＴ１５ならび
に第４のトランスミッションゲートＴ１４を介して第１
の反転ゲートＩ１１の出力を受けて反転する第４の反転
ゲートＩ１４と、第４の反転ゲートＩ１４の出力を受け
て反転し、反転出力をクロック信号に基づいて導通制御
される第６のトランスミッションゲートＴ１６を介して
第４の反転ゲートＩ１４の入力に与える第５の反転ゲー
トＩ１５と、クロック信号に基づいて導通制御される第
７のトランスミッションゲートＴ１７を介して第５の反
転ゲートＩ１５の出力を受けて反転する第６の反転ゲー
トＩ１６と、第６の反転ゲートＩ１６の出力を受けて反
転し、反転出力を反転スキャンマスタークロック信号に
基づいて導通制御される第８のトランスミッションゲー
トＴ１８ならびに反転クロック信号に基づいて導通制御
される第９のトランスミッションゲートＴ１９を介して
第６の反転ゲートＩ１６の入力に与える第７の反転ゲー
トＩ１７と、入力スキャンデータを受けて反転する第８
の反転ゲートＩ１８と、スキャンマスタークロック信号
に基づいて導通制御される第１０のトランスミッション
ゲートＴ２０ならびにスキャンスレーブクロック信号に
基づいて導通制御される第１１のトランスミッションゲ
ートＴ２１を介して第８の反転ゲートＩ１８の出力又は
第８のトランスミッションゲートＴ１８ならびに第１１
のトランスミッションゲートＴ２１を介して第７の反転
ゲートＩ１７の出力を受けて反転し、反転出力を出力ス
キャンデータとして出力する第９の反転ゲートＩ１９
と、第９の反転ゲートＩ１９の出力を受けて反転し、反
転出力を反転スキャンスレーブクロック信号に基づいて
導通制御される第１２のトランスミッションゲートＴ２
２を介して第９の反転ゲートＩ１９の入力に与える第１
０の反転ゲートＩ２０と、反転テストイネーブル信号と
第４の反転ゲートＩ１４の出力を受けて出力データを与
える否定論理積（ＮＡＮＤ）ゲートＲ１１と、テストイ
ネーブル信号と第５の反転ゲートＩ１５の出力を受けて
反転出力データを与える否定論理和（ＮＯＲ）ゲートＲ
１２を備えて構成される。

【００２５】このような実施形態にあっても、上記実施
形態と同様の効果を得ることができる。

【００２６】図１１は請求項５記載の発明の一実施形態
に係るスキャンパステストシステムの構成を示す図であ
り、図１２は図１１に示すシステムのタイミングチャー
トを示す図である。

【００２７】図１１において、このシステムは、ゲイテ
ッドクロック設計の施された回路に対して上記フリップ
フロップ回路を使用したものであり、通常動作モード時
はシステムクロック信号を選択制御するクロック制御デ
ータを入力データとして受け、制御信号を出力データと
して出力し、テスト時には入力データ又は入力スキャン
データが直列に転送される複数の前記実施形態のクロッ
ク制御用のフリップフロップ回路１と、それぞれ対応し
たフリップフロップ回路１の出力データとシステムクロ
ック信号を受け、フリップフロップ回路１が通常動作モ
ード時に制御信号に基づいてゲイテッドクロック信号を
選択的に出力する複数の論理積（ＡＮＤ）ゲート２を備
えたセレクタ回路３と、ＡＮＤゲート２から選択的に出
力されるゲイテッドクロック信号に同期して動作し、通
常動作モード時には一方の電位変化方向例えばゲイテッ
ドクロック信号の立ち上りエッジに同期して入力データ
を取り込み、他方の電位変化方向例えばゲイテッドクロ
ック信号の立ち下がりエッジに同期して取り込んだデー
タを出力し、テスト時にはフリップフロップ回路１の最
終段のフリップフロップ回路から与えられるデータが直
列に転送されて最終段から転送データが出力されるスキ
ャン用のフリップフロップ回路４を備えたシステム回路
５を有して構成される。

【００２８】フリップフロップ回路１は、テストイネー
ブル信号がロウレベルの通常動作モード時は、システム
クロック信号の立ち下がりエッジに同期して動作するゲ
イテッドクロック信号制御用のフリップフロップ回路と
して使われ、テストイネーブル信号がハイレベルのテス
トモード時には、システムクロック信号の立ち上がりエ
ッジでデータを取り込み出力するフリップフロップ回路
として動作し、これにより、システム回路５内のスキャ
ン用のフリップフロップ回路４と同期して動作するフリ
ップフロップ回路として扱うことができる。また、テス
トモード時には、クロック制御用のフリップフロップ回
路１の制御信号はハイレベルに固定されるため、ゲイテ
ッドクロック信号はシステムクロック信号と全く同じ変
化をする。これにより、システム回路５内のゲイテッド
クロック信号で動作する全てのフリップフロップ回路４
と、クロック制御用のフリップフロップ回路１は、テス
トモード時には互いに同期して動作することになる。

【００２９】クロック制御用のフリップフロップ回路１
のそれぞれのスキャンデータ入力端子（ＳＩ）、スキャ
ンデータ出力端子（ＳＯ）は順次接続されてスキャンパ
スを構成している。このスキャンパスはシステム回路５
内のフリップフロップ回路４で構成されるスキャンパス
と接続されている。スキャンパスの最前段は、スキャン
データ入力端子（ＳＩ）、最後段はスキャンデータ出力
端子（ＳＯ）へとつながり、テストスキャンモード時に
は、スキャンデータ入力端子（ＳＩ）からスキャンデー
タ出力端子（ＳＯ）までのシステムレジスタとして動作
する。

【００３０】図１２において、テストイネーブル信号が
ハイレベルとなりシステムがテストモードになると、ク
ロック制御用のフリップフロップ回路１の制御信号はハ
イレベルに固定されるため、ゲイテッドクロック信号は
システムクロック信号と全く同じ変化をすることにな
る。

【００３１】したがって、このシステムにあって通常動
作時は、ゲイテッドクロック方式により動作することに
なり、一方スキャンテスト時には、すべてのフリップフ
ロップ回路がクロック信号に対して同様に動作するよう
になり、自動化ツールを使用してテスト容易化設計を実
施することができる。

【００３２】

【発明の効果】以上説明したように、この発明によれ
ば、通常動作時にはゲイテッドクロック方式に対応して
動作し、テスト動作時にはスキャンパス用のフリップフ
ロップ回路と同様に動作するようにしたので、スキャン
パス中に接続が可能となり、設計自動化ツールを用いて
ゲイテッドクロック方式を採用した回路のテスト容易化
設計を実施することが可能となる。この結果、テスト容
易化設計を容易かつ迅速に行うことができる。

【図面の簡単な説明】

【図１】請求項１記載の発明の一実施形態に係るフリッ
プフロップ回路のシンボルを示す図である。

【図２】図１の動作タイミングチャートを示す図であ
る。

【図３】図１の動作タイミングチャートを示す図であ
る。

【図４】図１の動作タイミングチャートを示す図であ
る。

【図５】請求項２記載の発明の一実施形態に係るフリッ
プフロップ回路の構成を示す図である。

【図６】請求項３記載の発明の一実施形態に係るフリッ
プフロップ回路のシンボルを示す図である。

【図７】図６の動作タイミングチャートを示す図であ
る。

【図８】図６の動作タイミングチャートを示す図であ
る。

【図９】図６の動作タイミングチャートを示す図であ
る。

【図１０】請求項４記載の発明の一実施形態に係るフリ
ップフロップ回路の構成を示す図である。

【図１１】請求項５記載の発明の一実施形態に係るスキ
ャンパステストシステムの構成を示す図である。

【図１２】図１１の動作タイミングチャートを示す図で
ある。

【図１３】ゲイテッドクロック方式を採用した従来の回
路の一構成を示す図である。

【図１４】図１３の動作タイミングチャートを示す図で
ある。

【符号の説明】

１ クロック制御用のフリップフロップ回路 ２ ＡＮＤゲート ３ セレクタ回路 ４ スキャン用のフリップフロップ回路 ５ システム回路 Ｉ１〜Ｉ９，Ｉ１１〜Ｉ２０ 反転ゲート Ｔ１〜Ｔ２２ トランスミッションゲート Ｒ１，Ｒ２，Ｒ１１，Ｒ１２ 論理ゲート

Claims (5)

【特許請求の範囲】
1. 【請求項１】 通常動作モード時は、ゲイテッドクロッ
   ク信号を受けて動作するフリップフロップ回路がデータ
   を取り込むゲイテッドクロック信号の電位変化方向（一
   方の電位変化方向）と逆の電位変化方向（他方の電位変
   化方向）のクロック信号に同期して入力データを取り込
   み、クロック信号の他方の電位変化方向に同期して取り
   込んだデータをデータ出力端子から出力しかつ反転デー
   タを反転データ出力端子から出力し、テストシステムモ
   ード時に、クロック信号の一方の電位変化方向に同期し
   て入力データを取り込み、取り込んだ入力データをスキ
   ャンデータ出力端子から出力し、テストスキャンモード
   時は、クロック信号の一方の電位変化方向に同期して入
   力スキャンデータを取り込み、取り込んだ入力スキャン
   データをスキャンデータ出力端子からスキャンデータと
   して出力し、テストシステムモード時ならびにテストス
   キャンモード時には、前記データ出力端子から出力され
   る出力データならびに前記反転データ出力端子から出力
   される反転出力データをそれぞれ所定の論理レベルに固
   定することを特徴とするスキャンパス用フリップフロッ
   プ回路。
2. 【請求項２】 入力データを受けて反転する第１の反転
   ゲートと、 クロック信号に基づいて導通制御される第１のトランス
   ミッションゲートを介して前記第１の反転ゲートの出力
   を受けて反転する第２の反転ゲートと、 前記第２の反転ゲートの出力を受けて反転し、反転出力
   を反転クロック信号に基づいて導通制御される第２のト
   ランスミッションゲートを介して前記第２の反転ゲート
   の入力に与える第３の反転ゲートと、 入力スキャンデータを受けて反転する第４の反転ゲート
   と、 スキャンイネーブル信号に基づいて導通制御される第３
   のトランスミッションゲートを介して前記第４の反転ゲ
   ートの出力又は反転スキャンイネーブル信号に基づいて
   導通制御される第４のトランスミッションゲートを介し
   て前記第１の反転ゲートの出力を受けて反転する第５の
   反転ゲートと、 反転テストイネーブル信号に基づいて導通制御される第
   ５のトランスミッションゲートならびに反転クロック信
   号に基づいて導通制御される第６のトランスミッション
   ゲートを介して前記第２の反転ゲートの出力又はテスト
   イネーブル信号に基づいて導通制御される第７のトラン
   スミッションゲートならびに前記第６のトランスミッシ
   ョンゲートを介して前記第５の反転ゲートの出力を受け
   て反転する第６の反転ゲートと、 前記第６の反転ゲートの出力を受けて反転し、反転出力
   をクロック信号に基づいて導通制御される第８のトラン
   スミッションゲートを介して前記第６の反転ゲートの入
   力に与える第７の反転ゲートと、 クロック信号に基づいて導通制御される第９のトランス
   ミッションゲートを介して前記第７の反転ゲートの出力
   を受けて反転する第８の反転ゲートと、 前記第８の反転ゲートの出力を受けて反転し、反転出力
   を反転クロック信号に基づいて導通制御される第１０の
   トランスミッションゲートを介して前記第８の反転ゲー
   トの入力に与え、かつ反転出力を出力スキャンデータと
   して出力する第９の反転ゲートと、 反転テストイネーブル信号と前記第６の反転ゲートの出
   力を受けて出力データを与える否定論理積（ＮＡＮＤ）
   ゲートと、 テストイネーブル信号と前記第７の反転ゲートの出力を
   受けて反転出力データを与える否定論理和（ＮＯＲ）ゲ
   ートを有することを特徴とするスキャンパス用フリップ
   フロップ回路。
3. 【請求項３】 通常動作モード時は、ゲイテッドクロッ
   ク信号を受けて動作するフリップフロップ回路がデータ
   を取り込むゲイテッドクロック信号の電位変化方向（一
   方の電位変化方向）と逆の電位変化方向（他方の電位変
   化方向）のクロック信号に同期して入力データを取り込
   み、クロック信号の他方の電位変化方向に同期して取り
   込んだデータをデータ出力端子から出力しかつ反転デー
   タを反転データ出力端子から出力し、テストシステムモ
   ード時に、クロック信号の一方の電位変化方向に同期し
   て入力データを取り込み、テストスキャンモード時は、
   テストシステムモード時に取り込んだ入力データをスキ
   ャンスレーブ信号に同期してスキャンデータ出力端子か
   ら出力し、又はスキャンマスタークロック信号に同期し
   て入力スキャンデータを取り込み、取り込んだ入力スキ
   ャンデータをスキャンデータ出力端子から出力スキャン
   データとして出力し、テストシステムモード時ならびに
   テストスキャンモード時には、前記データ出力端子から
   出力されるデータならびに前記反転データ出力端子から
   出力される反転データをそれぞれ所定の論理レベルに固
   定することを特徴とするスキャンパス用フリップフロッ
   プ回路。
4. 【請求項４】 入力データを受けて反転する第１の反転
   ゲートと、 クロック信号に基づいて導通制御される第１のトランス
   ミッションゲートを介して前記第１の反転ゲートの出力
   を受けて反転する第２の反転ゲートと、 前記第２の反転ゲートの出力を受けて反転し、反転出力
   を反転クロック信号に基づいて導通制御される第２のト
   ランスミッションゲートを介して前記第２の反転ゲート
   の入力に与える第３の反転ゲートと、 反転テストイネーブル信号に基づいて導通制御される第
   ３のトランスミッションゲートならびに反転クロック信
   号に基づいて導通制御される第４のトランスミッション
   ゲートを介して前記第２の反転ゲートの出力又はテスト
   イネーブル信号に基づいて導通制御される第５のトラン
   スミッションゲートならびに前記第４のトランスミッシ
   ョンゲートを介して前記第１の反転ゲートの出力を受け
   て反転する第４の反転ゲートと、 前記第４の反転ゲートの出力を受けて反転し、反転出力
   をクロック信号に基づいて導通制御される第６のトラン
   スミッションゲートを介して前記第４の反転ゲートの入
   力に与える第５の反転ゲートと、 クロック信号に基づいて導通制御される第７のトランス
   ミッションゲートを介して前記第５の反転ゲートの出力
   を受けて反転する第６の反転ゲートと、 前記第６の反転ゲートの出力を受けて反転し、反転出力
   を反転スキャンマスタークロック信号に基づいて導通制
   御される第８のトランスミッションゲートならびに反転
   クロック信号に基づいて導通制御される第９のトランス
   ミッションゲートを介して前記第６の反転ゲートの入力
   に与える第７の反転ゲートと、 入力スキャンデータを受けて反転する第８の反転ゲート
   と、 スキャンマスタークロック信号に基づいて導通制御され
   る第１０のトランスミッションゲートならびにスキャン
   スレーブクロック信号に基づいて導通制御される第１１
   のトランスミッションゲートを介して前記第８の反転ゲ
   ートの出力又は前記第８のトランスミッションゲートな
   らびに前記第１１のトランスミッションゲートを介して
   前記第７の反転ゲートの出力を受けて反転し、反転出力
   を出力スキャンデータとして出力する第９の反転ゲート
   と、 前記第９の反転ゲートの出力を受けて反転し、反転出力
   を反転スキャンスレーブクロック信号に基づいて導通制
   御される第１２のトランスミッションゲートを介して前
   記第９の反転ゲートの入力に与える第１０の反転ゲート
   と、 反転テストイネーブル信号と前記第４の反転ゲートの出
   力を受けて出力データを与える否定論理積（ＮＡＮＤ）
   ゲートと、 テストイネーブル信号と前記第５の反転ゲートの出力を
   受けて反転出力データを与える否定論理和（ＮＯＲ）ゲ
   ートを有することを特徴とするスキャンパス用フリップ
   フロップ回路。
5. 【請求項５】 通常動作モード時はシステムクロック信
   号を選択制御するクロック制御データを入力データとし
   て受け、制御信号を出力データとして出力し、テスト時
   には入力データ又は入力スキャンデータが直列に転送さ
   れる複数の前記請求項１，２，３又は４記載のスキャン
   パス用フリップフロップ回路と、 それぞれ対応した前記スキャンパス用フリップフロップ
   回路の出力データとシステムクロック信号を受け、前記
   スキャンパス用フリップフロップ回路が通常動作モード
   時に制御信号に基づいてゲイテッドクロック信号を選択
   的に出力する複数のゲート回路と、 前記ゲート回路から選択的に出力されるゲイテッドクロ
   ック信号に同期して動作し、通常動作モード時には一方
   の電位変化方向のゲイテッドクロック信号に同期して入
   力データを取り込み、他方の電位変化方向のゲイテッド
   クロック信号に同期して取り込んだデータを出力し、テ
   スト時には前記スキャンパス用フリップフロップ回路の
   最終段のフリップフロップ回路から与えられるデータが
   直列に転送されて最終段から転送データが出力されるフ
   リップフロップ回路を備えたゲイテッドクロック信号受
   給回路を有することを特徴とするスキャンパステストシ
   ステム。