JPH1185291A - 安定化電源装置 - Google Patents
安定化電源装置Info
- Publication number
- JPH1185291A JPH1185291A JP9238587A JP23858797A JPH1185291A JP H1185291 A JPH1185291 A JP H1185291A JP 9238587 A JP9238587 A JP 9238587A JP 23858797 A JP23858797 A JP 23858797A JP H1185291 A JPH1185291 A JP H1185291A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- overcurrent
- power supply
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
USB規格のシステムの誤動作を防止することのできる
安定化電源装置を提供する。 【解決手段】 安定化電源装置1に入力電圧Vinを印
加して出力トランジスタ2のコレクタC2から分流させ
た電流を電流検出用抵抗11で検出し、電流検出用抵抗
11の端子間電圧を誤差増幅器17に入力する。誤差増
幅器17は、端子間電圧が基準電圧Vref2より大き
い場合、トランジスタ18のベースにHIGHレベルの
電圧を印加してトランジスタ18をON状態にする。こ
こで、電流検出用抵抗11と誤差増幅器17との間に遅
延回路12を介在させ、入力電圧Vinを印加してから
出力トランジスタ2に過電流が流れる時間だけ遅延させ
て端子間電圧を誤差増幅器17に入力する。これによ
り、過電流検出回路5は、出力トランジスタ2に定常電
流が流れてから過電流検出信号Vsを出力する。
Description
する機器に電力を供給する安定化電源装置に関するもの
である。
器とを繋ぐ次世代のインターフェイスとしてUSB規格
が注目されている。
キーボード、プリンタ、モデム、スピーカ、ジョイステ
ィック等のインターフェイスを共通化させるものであ
る。パーソナルコンピュータ本体がUSBコネクタを1
つ備えるだけで、周辺機器をスター状に最高127台ま
で接続することが可能である。
あること、また、外部の安定化電源装置等の電源から、
自ら電源を持たない周辺機器への電力の供給が可能であ
ること等がUSB規格の特徴である。
に電力を供給する安定化電源装置には、ある一定の負荷
電流が流れた際に、安定化電源装置から過電流を示す検
出信号を出力させて、システムにこれ以上の周辺機器を
接続することができないことを使用者に伝達する必要が
生じる。
えた安定化電源装置の需要が高まっている。
を備えた従来の安定化電源装置151を示す。
でマルチコレクタ構造の出力トランジスタ152は、入
力端子INから入力された入力電圧Vinを駆動用トラ
ンジスタ153のドライブ電流に応じて降圧し、その出
力電圧Voを平滑コンデンサ154によって平滑化して
負荷155に印加している。一方、出力電圧Voは、抵
抗156・157によって分圧され、生成された帰還電
圧Vadj101が誤差増幅器158の反転入力端子へ
フィードバックされる。誤差増幅器158は、この帰還
電圧Vadj101と、直流電源E101から非反転入
力端子に印加される基準電圧Vref101とを比較す
る。
f101よりも高い場合、誤差増幅器158は駆動用ト
ランジスタ153のベース電位を低下させる。この結
果、出力トランジスタ152のベース電流が減少し、出
力電圧Voを低下させる。これとは逆に、帰還電圧Va
dj101が基準電圧Vref101よりも低い場合、
誤差増幅器158は駆動用トランジスタ153のベース
電位を上昇させる。この結果、出力トランジスタ152
のベース電流が増加し、出力電圧Voを上昇させる。
準電圧Vref101に一致するように制御される。従
って、安定化電源装置151は、負荷155の消費電流
や入力電圧Vinの変動に関わらず、出力電圧Voを一
定の値に保つことができる。
流は、常時出力トランジスタ152の電流検出用コレク
タから抵抗159に流れる。この電流によって抵抗15
9の両端にかかる電圧は、誤差増幅器160の反転入力
端子に入力される。この電圧は、直流電源E102から
誤差増幅器160の非反転入力端子に印加される基準電
圧Vref102と比較される。
した場合、抵抗159に流れる電流もこれに比例して増
大する。これにより、反転入力端子に入力される電圧が
基準電圧Vref102よりも大きくなると、誤差増幅
器160はトランジスタ161のベース電位を上昇さ
せ、トランジスタ161をON状態にする。これによ
り、出力端子OUTsの電位はLOWレベルになり、過
電流検出信号Vsが外部に出力される。
力機能を備えた従来の他の安定化電源装置171を示
す。
源装置151に類似しており、抵抗174・175によ
って生成された帰還電圧Vadj201と、直流電源E
201が発生する基準電圧Vref201とを誤差増幅
器176によって大小比較する。その大小に応じて、駆
動用トランジスタ173のベース電位を変化させ、出力
トランジスタ172のベース電流を制御して出力電圧V
oを安定化させている。
チコレクタ構造ではなく、出力トランジスタ172に流
れる電流を、出力トランジスタ172と出力端子OUT
との間に介在させた抵抗177によって検出する構造で
ある。
8に入力されており、負荷短絡や過負荷によって出力電
流が増大した場合、端子間電圧も大きくなる。誤差増幅
器178は、上記端子間電圧が所定値を越えると、トラ
ンジスタ161のベース電位を上昇させ、トランジスタ
161をON状態にする。これにより、出力端子OUT
sの電位はLOWレベルになり、過電流検出信号Vsが
外部に出力される。
化電源装置151・171では、安定化電源装置151
・171の起動時に平滑コンデンサ154を充電するた
めに流れる電流が過大であるため、誤差増幅器160・
178がこの過電流を検出して過電流検出信号Vsを発
生してしまう。
サ154の容量及び負荷電流によっては、長いパルスの
信号となり、安定化電源装置151・171が電力を供
給するシステム全体の誤動作に繋がる危険性がある。
ものであって、その目的は、起動時に過電流検出信号の
発生を阻止して、USB規格のシステムの誤動作を防止
することのできる安定化電源装置を提供することにあ
る。
定化電源装置は、上記課題を解決するために、入力電圧
を降下させて出力電圧を出力する出力トランジスタと、
上記出力トランジスタにおける電圧降下を制御して上記
出力電圧を安定化させる制御手段と、上記出力トランジ
スタに流れる電流を電圧に変換して検出する電流検出手
段及び上記電流検出手段から出力される検出電圧に基づ
いて上記電流が予め定められるしきい値を越えるか否か
を判定して上記しきい値を越えると判定するときは過電
流が検出されることを示す過電流検出信号を出力する過
電流判定手段を備える過電流検出手段とを有する安定化
電源装置において、上記過電流検出手段は、上記入力電
圧を投入してから少なくとも上記出力トランジスタに上
記しきい値を越える上記電流が流れる起動時に、上記過
電流検出信号を出力しないように上記過電流検出手段を
制御する出力阻止手段を有することを特徴としている。
圧が投入された起動時には、出力トランジスタに流れる
電流が過大になる。このため、起動時において、出力ト
ランジスタには予め定められるしきい値を越える電流が
流れる。
電流検出手段が過電流検出信号を出力しないように、過
電流検出手段を制御する。
した後の起動時には、過電流検出手段は過電流検出信号
を出力しない。
上記課題を解決するために、請求項1に記載の安定化電
源装置において、上記出力阻止手段は、上記検出電圧を
少なくとも上記起動時に相当する時間だけ遅延させて上
記過電流判定手段に入力する遅延手段であることを特徴
としている。
流れる電流は常時電流検出手段によって検出される。出
力阻止手段としての遅延手段は、電流検出手段から出力
される検出電圧を少なくとも上記起動時に相当する時間
だけ遅延させて過電流判定手段に入力する。
越える電流が実際に流れてから、少なくとも上記起動時
に相当する時間だけ遅延して、過電流判定手段が過電流
検出信号を出力する。
置に入力電圧を投入した後、少なくとも起動時に相当す
る時間は、過電流検出信号を出力しない。
上記課題を解決するために、請求項1に記載の安定化電
源装置において、上記過電流判定手段は、上記電流が上
記しきい値を越えるか否かを判定すると共に判定した結
果を示す判定信号を出力する判定信号出力手段と、上記
判定信号が上記電流が上記しきい値を越えることを示す
と上記過電流検出信号を出力する過電流検出信号出力手
段とを有し、上記出力阻止手段は、上記判定信号を少な
くとも上記起動時に相当する時間だけ遅延させて上記過
電流検出信号出力手段に入力する遅延手段であることを
特徴としている。
流れる電流は常時電流検出手段によって検出される。
電流判定手段の判定信号出力手段に入力され、出力トラ
ンジスタに流れる電流がしきい値を越えるか否かが判定
される。これにより、判定信号出力手段は判定信号を出
力する。このとき、出力阻止手段としての遅延手段は、
判定信号を少なくとも起動時に相当する時間だけ遅延さ
せて、過電流判定手段の過電流検出信号出力手段に入力
する。
越える電流が流れると、過電流検出信号出力手段は、判
定信号が出力されてから少なくとも起動時に相当する時
間だけ遅延して過電流検出信号を出力する。
した後、少なくとも起動時に相当する時間は、過電流検
出手段は過電流検出信号を出力しない。
上記課題を解決するために、請求項1に記載の安定化電
源装置において、上記出力阻止手段は、上記起動時にお
いて、上記検出電圧が上記過電流判定手段に入力される
ことを禁止する入力禁止手段であることを特徴としてい
る。
流れる電流は常時電流検出手段によって検出される。
越える電流が流れるが、出力阻止手段としての入力禁止
手段は、電流検出手段から出力される検出電圧が過電流
判定手段に入力されることを、例えば検出電圧を強制的
に低下させるなどして禁止する。これにより、過電流判
定手段は、出力トランジスタに流れる電流がしきい値を
越えないと判定する。
した後の起動時において、過電流検出手段は過電流検出
信号を出力しない。
上記課題を解決するために、請求項1に記載の安定化電
源装置において、上記過電流判定手段は、上記電流が上
記しきい値を越えるか否かを判定すると共に判定した結
果を示す判定信号を出力する判定信号出力手段と、上記
判定信号が上記電流が上記しきい値を越えることを示す
と上記過電流検出信号を出力する過電流検出信号出力手
段とを有し、上記出力阻止手段は、上記起動時におい
て、上記判定信号が上記過電流検出信号出力手段に入力
されることを禁止する入力禁止手段であることを特徴と
している。
る電流は常時電流検出手段によって検出され、過電流判
定手段の判定信号出力手段に入力される。
越える電流が流れ、過電流判定手段は、出力トランジス
タに流れる電流がしきい値を越えることを示す判定信号
を出力する。
手段は、判定信号が過電流検出信号出力手段に入力され
ることを、例えば判定信号を強制的に低下させるなどし
て禁止する。
した後の起動時において、過電流検出手段は過電流検出
信号を出力しない。
上記課題を解決するために、請求項1に記載の安定化電
源装置において、上記出力阻止手段は、上記出力電圧が
予め定められる値に達するまで、上記過電流判定手段が
上記出力トランジスタに流れる上記電流が上記しきい値
を越えないと判定するように上記過電流判定手段を制御
する判定制御手段であることを特徴としている。
圧を投入した直後は、安定化電源装置の出力電圧は0か
ら立上がり、次第に予め定められる値に達する。
しきい値を越える電流が流れるが、出力阻止手段として
の判定制御手段は、過電流判定手段が出力トランジスタ
に流れる電流がしきい値を越えないと判定するように過
電流判定手段を制御する。
してから、出力電圧が予め定められる値に達するまで、
過電流検出手段は過電流検出信号を出力しない。
上記課題を解決するために、請求項1に記載の安定化電
源装置において、上記過電流判定手段は、上記電流が上
記しきい値を越えるか否かを判定すると共に判定した結
果を示す判定信号を出力する判定信号出力手段と、上記
判定信号が上記電流が上記しきい値を越えることを示す
と上記過電流検出信号を出力する過電流検出信号出力手
段とを有し、上記出力阻止手段は、上記出力電圧が予め
定められる値に達するまで、上記判定信号が上記過電流
検出信号出力手段に入力されることを禁止する入力禁止
手段であることを特徴としている。
る電流は常時電流検出手段によって検出され、過電流判
定手段の判定信号出力手段に入力される。
た直後は、安定化電源装置の出力電圧は0から立上が
り、次第に予め定められる値に達する。
しきい値を越える電流が流れ、判定信号出力手段は、出
力トランジスタに流れる電流がしきい値を越えることを
示す判定信号を出力する。
手段は、判定信号が過電流検出信号出力手段に入力され
ることを、例えば判定信号を強制的に低下させるなどし
て禁止する。
してから、出力電圧が予め定められる値に達するまで、
過電流検出手段は過電流検出信号を出力しない。
態について図1に基づいて説明すれば、以下の通りであ
る。
電源装置1は、PNP型でマルチコレクタ構造の出力ト
ランジスタ2と、平滑コンデンサ3と、制御回路4と、
過電流検出回路5とから構成される。
PN型の駆動用トランジスタ6と、誤差増幅器7と、直
流電源E1と、抵抗9・10から成る分圧回路8とから
構成される。
は、電流検出手段としての電流検出用抵抗11と、出力
阻止手段すなわち遅延手段としての遅延回路12と、過
電流判定手段としての過電流判定回路13とから構成さ
れる。また、遅延回路12は、抵抗14と、コンデンサ
15とから構成される。さらに、過電流判定回路13
は、誤差増幅器17と、NPN型のトランジスタ18と
から構成される。
電源装置1の入力端子INに接続され、マルチコレクタ
の一方のコレクタC1が出力端子OUTに接続されてい
る。
Tに接続され、他端が接地されている。
ランジスタ2のベースに接続され、エミッタは接地され
ている。分圧回路8において、抵抗9は、一端が出力端
子OUTに接続され、他端は抵抗10の一端に接続され
ている。また、抵抗10の他端は接地されている。
10の接続点に接続されており、非反転入力端子が基準
電圧Vref1を発生する直流電源E1に接続されてい
る。
ランジスタ6のベースに接続されている。
ジスタ2の他方のコレクタC2に接続されており、他端
が接地されている。
が電流検出用抵抗11の一端に接続され、他端がコンデ
ンサ15の一端に接続されている。また、コンデンサ1
5の他端は接地されている。
17は、反転入力端子が遅延回路12の出力端子に接続
されており、非反転入力端子が基準電圧Vref2を発
生する直流電源E2に接続されている。トランジスタ1
8は、ベースが誤差増幅器17の出力端子に、コレクタ
が過電流検出回路5の出力端子OUTsにそれぞれ接続
されており、エミッタが接地されている。
されている。
作について説明する。
加されると、出力トランジスタ2は、入力電圧Vinを
駆動用トランジスタ6のドライブ電流に応じて降圧す
る。その出力電圧Voは平滑コンデンサ3によって平滑
化されて負荷19に印加される。
0によって分圧され、生成された帰還電圧Vadj1が
誤差増幅器7の反転入力端子へフィードバックされる。
誤差増幅器7は、この帰還電圧Vadj1と直流電源E
1から非反転入力端子に印加される基準電圧Vref1
とを比較する。
よりも高い場合、誤差増幅器7は駆動用トランジスタ6
のベース電位を低下させる。この結果、出力トランジス
タ2のベース電流が減少し、出力電圧Voを低下させ
る。これとは逆に、帰還電圧Vadj1が基準電圧Vr
ef1よりも低い場合、誤差増幅器7は駆動用トランジ
スタ6のベース電位を上昇させる。この結果、出力トラ
ンジスタ2のベース電流が増加し、出力電圧Voを上昇
させる。
圧Vref1に一致するように制御される。従って、安
定化電源装置1は、負荷19の消費電流や入力電圧Vi
nの変動に関わらず、その出力電圧Voを一定の値に保
つことができる。
加された直後は、平滑コンデンサ3を充電するために、
出力トランジスタ2に過大な電流が流れる。平滑コンデ
ンサ3が充電されるにつれ、この電流は減少して定常状
態に近づき、やがて一定値になる。
りである。本実施の形態の安定化電源装置1における過
電流検出回路5は、出力トランジスタ2に過電流が流れ
てから所定の時間だけ遅延させて過電流検出信号Vsを
出力するように動作するものである。
は、常にコレクタC2に分流された電流が電流検出用抵
抗11に流れる。電流検出用抵抗11の両端にかかる電
圧は、検出電圧として遅延回路12に入力される。検出
電圧は、抵抗14とコンデンサ15との値によって決ま
る時定数に従って遅延されて出力される。
出電圧は、誤差増幅器17の反転入力端子に入力され、
直流電源E2から非反転入力端子に印加される基準電圧
Vref2と比較される。出力トランジスタ2に定常電
流が流れているときは、検出電圧が基準電圧Vref2
より低いため、誤差増幅器17は、トランジスタ18の
ベースにLOWレベルの電圧を印加する。これにより、
トランジスタ18はOFF状態を維持し、出力端子OU
Tsはフローティングとなる。
しない過電流保護回路は、過電流検出回路5からLOW
レベルの過電流検出信号Vsが入力されないときには動
作しないようになっている。またこのとき、LEDラン
プの点灯等によって、出力トランジスタ2に所定のしき
い値を越える過電流が流れていることを表示する、図示
しない過電流表示部は点灯しない。
述したように、入力端子INに入力電圧Vinが印加さ
れた直後は、出力トランジスタ2に流れる電流が増大す
る。
大するため、電流検出用抵抗11から出力される検出電
圧は大きくなる。
したように遅延されて出力された後、誤差増幅器17の
反転入力端子に入力され、基準電圧Vref2と比較さ
れる。出力トランジスタ2に流れる電流が、所定のしき
い値を越える過電流である場合、検出電圧が基準電圧V
ref2よりも高くなる。このとき、誤差増幅器17
は、トランジスタ18のベースにHIGHレベルの電圧
を印加する。この結果、トランジスタ18はON状態と
なるため、出力端子OUTsにおける電圧はLOWレベ
ルとなる。
流保護回路にLOWレベルの過電流検出信号Vsを出力
し、過電流保護回路は、出力トランジスタ2のベース電
流を抑制するなどして過電流を抑制するように動作す
る。またこのとき、過電流表示部が点灯し、出力トラン
ジスタ2に過電流が流れていることを表示する。
流検出用抵抗11の検出電圧を遅延回路12によって遅
延させて誤差増幅器17に入力する構成である。そのた
め、実際に出力トランジスタ2に過電流が流れてから、
過電流検出信号Vsが出力されるまで、遅延回路12の
時定数によって決まる時間がかかる。
nが印加されてから、少なくとも出力トランジスタ2に
過電流が流れる時間、すなわち平滑コンデンサ3が充電
されるまでの時間だけ遅延して過電流検出信号Vsが出
力されるように、遅延回路12の時定数を設定すれば、
出力トランジスタ2に過電流が流れる間は過電流検出信
号Vsが出力されない。従って、安定化電源装置1を用
いるUSB規格のシステムの誤動作を防止することがで
きる。
の他の実施の形態について図2を用いて説明すれば、以
下の通りである。なお、説明の便宜上、前記の実施の形
態1の図面に示した構成要素と同一の機能を有する構成
要素については、同一の符号を付し、その説明を省略す
る。
電源装置21は、PNP型でマルチコレクタ構造の出力
トランジスタ2と、平滑コンデンサ3と、制御回路4
と、過電流検出回路22とから構成される。過電流検出
回路22以外の構成要素は、実施の形態1で述べた安定
化電源装置1と同一である。
2は、電流検出手段としての電流検出用抵抗11と、出
力阻止手段すなわち入力禁止手段としての非検出回路2
3と、過電流判定手段としての過電流判定回路13とか
ら構成される。また、非検出回路23は、抵抗24、P
NP型のトランジスタ25、定電流源26、NPN型の
トランジスタ27、及び抵抗28から構成される。
定化電源装置21の出力端子OUTと平滑コンデンサ3
との間に接続されている。トランジスタ25は、ベース
が抵抗24と平滑コンデンサ3との接続点に、エミッタ
が出力端子OUTに、コレクタが定電流源26の一端に
それぞれ接続されている。トランジスタ27は、ベース
が定電流源26の他端に、コレクタが電流検出用抵抗1
1の一端に、エミッタが抵抗28の一端にそれぞれ接続
されている。また、抵抗28の他端は接地されている。
17は、反転入力端子が電流検出用抵抗11の一端及び
トランジスタ27のコレクタに接続されていると共に、
非反転入力端子が基準電圧Vref2を発生する直流電
源E2に接続されている。
ついて以下に説明するが、安定化電源装置21が出力電
圧Voを安定化させる動作については、実施の形態1で
述べた通りであるのでここでは省略し、過電流検出回路
22の動作についてのみ説明する。
る過電流検出回路22は、平滑コンデンサ3に流入する
過電流を検出することで、安定化電源装置21に入力電
圧Vinを投入した直後に過電流検出信号Vsを出力し
ないように動作するものである。
は、常にコレクタC2に分流された電流が電流検出用抵
抗11に流れる。出力トランジスタ2に流れる電流が定
常状態であるときには、平滑コンデンサ3に流入する充
電電流は平滑化動作に伴う小さな電流であるため、非検
出回路23は動作しない。従って、電流検出用抵抗11
の端子間電圧は、検出電圧として誤差増幅器17の反転
入力端子にそのまま入力され、基準電圧Vref2と比
較される。
より低く、誤差増幅器17は、トランジスタ18のベー
スにLOWレベルの電圧を印加する。これにより、トラ
ンジスタ18はOFF状態を維持し、出力端子OUTs
はフローティングとなる。
れている状態から負荷短絡が生じたり過負荷となること
で、出力トランジスタ2に所定のしきい値を越える過電
流が流れる場合、電流検出用抵抗11から基準電圧Vr
ef2より大きい検出電圧が出力される。このときも、
平滑コンデンサ3に流入する充電電流は小さいため、非
検出回路23は動作しない。従って、検出電圧は誤差増
幅器17の反転入力端子にそのまま入力される。
ため、誤差増幅器17は、トランジスタ18のベースに
HIGHレベルの電圧を印加する。これにより、トラン
ジスタ18はON状態となり、過電流検出回路22の出
力端子OUTsにおける電圧はLOWレベルとなる。従
って、過電流検出回路22はLOWレベルの過電流検出
信号Vsを出力する。
nが投入された直後に、出力トランジスタ2に所定のし
きい値を越える過電流が流れる場合、非検出回路23が
動作して以下のように検出電圧が低下する。
入された直後は、平滑コンデンサ3に充電電流が流入す
るため、抵抗24によって充電電流が電圧に変換され、
この電圧がトランジスタ25のベース・エミッタ間に印
加される。このとき、トランジスタ25がON状態とな
るような過大な充電電流が平滑コンデンサ3に流入する
と、定電流源26を介してトランジスタ27のベースに
電流が流れ、トランジスタ27がON状態となる。これ
によって検出電圧は基準電圧Vref2より低下し、誤
差増幅器17の反転入力端子に入力される。すなわち、
非検出回路23によって、基準電圧Vref2より高い
検出電圧の誤差増幅器17への入力が禁止された状態に
なる。
るため、誤差増幅器17は、トランジスタ18のベース
にLOWレベルの電圧を印加する。これにより、トラン
ジスタ18はOFF状態となり、出力端子OUTsはフ
ローティングとなる。
Vinが投入されから、出力トランジスタ2に過電流が
流れる間、すなわち平滑コンデンサ3に過電流が流入す
る間は過電流検出信号Vsが出力されないため、安定化
電源装置21を用いるUSB規格のシステムが誤動作す
るのを防止することができる。
のさらに他の実施の形態について図3を用いて説明すれ
ば、以下の通りである。なお、説明の便宜上、前記の実
施の形態1及び2の図面に示した構成要素と同一の機能
を有する構成要素については、同一の符号を付し、その
説明を省略する。
電源装置31は、PNP型でマルチコレクタ構造の出力
トランジスタ2と、平滑コンデンサ3と、制御回路4
と、過電流検出回路32とから構成される。過電流検出
回路32以外の構成要素は、実施の形態1で述べた安定
化電源装置1と同一である。
2は、電流検出手段としての電流検出用抵抗11と、出
力阻止手段すなわち判定制御手段としての出力フィード
バック回路33と、過電流判定手段としての過電流判定
回路34とから構成される。
抗35・36から構成される。さらに、過電流判定回路
34は、誤差増幅器37と、NPN型のトランジスタ1
8とから構成される。
抗35は、一端が安定化電源装置31の出力端子OUT
に接続されており、他端が抵抗36の一端に接続されて
いる。また、抵抗36の他端は接地されている。
37は、反転入力端子が電流検出用抵抗11の一端に接
続されていると共に、非反転入力端子が抵抗35・36
の接続点に接続されている。
ついて以下に説明するが、安定化電源装置31が出力電
圧Voを安定化させる動作については、実施の形態1で
述べた通りであるのでここでは省略し、過電流検出回路
32の動作についてのみ説明する。
る過電流検出回路32は、出力電圧Voをフィードバッ
クすることで、安定化電源装置31に入力電圧Vinを
印加してから出力電圧Voが定常状態になるまで、過電
流検出信号Vsを出力しないように動作するものであ
る。
は、常にコレクタC2に分流された電流が電流検出用抵
抗11に流れる。電流検出用抵抗11の両端にかかる電
圧は、検出電圧として誤差増幅器37の反転入力端子に
入力される。安定化電源装置31の出力電圧Voが定常
状態、すなわち一定であるときには、出力フィードバッ
ク回路33の抵抗35・36によって分圧され生成され
た一定の帰還電圧Vadj33が誤差増幅器37の非反
転入力端子に入力される。上記検出電圧は誤差増幅器3
7によって上記帰還電圧Vadj33と比較される。
間は、誤差増幅器37は、トランジスタ18のベースに
LOWレベルの電圧を印加する。これにより、トランジ
スタ18はOFF状態を維持し、出力端子OUTsはフ
ローティングとなる。
に、検出電圧が帰還電圧Vadj33より高くなるよう
な電流が出力トランジスタ2に流れると、誤差増幅器3
7は、トランジスタ18のベースにHIGHレベルの電
圧を印加する。これにより、トランジスタ18はON状
態となり、出力端子OUTsにおける電圧はLOWレベ
ルとなる。従って、過電流検出回路32はLOWレベル
の過電流検出信号Vsを出力する。
nを印加してから出力電圧Voが定常状態に達するまで
は、出力フィードバック回路33によって生成された帰
還電圧Vadj33は、0から一定値まで徐々に増加す
る。この過程は、安定化電源装置31に入力電圧Vin
を印加した後、出力トランジスタ2に流れる電流が、所
定のしきい値を越えてしまう過電流状態から定常状態に
達するまでの過程に相当する。
より高くなるが、誤差増幅器37は、トランジスタ18
のベースにLOWレベルの電圧を印加し続けるように構
成されている。すなわち、誤差増幅器37は、帰還電圧
Vadj33が所定の値より小さいときは検出電圧の大
きさに関わらず、出力トランジスタ2に流れる電流が所
定のしきい値を越えないと判定するように、出力フィー
ドバック回路33によって制御される。これにより、ト
ランジスタ18はOFF状態を維持し、出力端子OUT
sはフローティングとなる。
Vinを印加してから出力電圧Voが定常状態に達する
まで、すなわち平滑コンデンサ3に過電流が流入し終え
るまでは、過電流検出信号Vsが出力されず、安定化電
源装置31を用いるUSB規格のシステムが誤動作する
のを防止することができる。
のさらに他の実施の形態について図4を用いて説明すれ
ば、以下の通りである。なお、説明の便宜上、前記の実
施の形態1ないし3の図面に示した構成要素と同一の機
能を有する構成要素については、同一の符号を付し、そ
の説明を省略する。
電源装置41では、PNP型の出力トランジスタ42は
マルチコレクタ構造ではなく、従って、負荷電流を出力
トランジスタ42と出力端子OUTとの間に介在した電
流検出用抵抗51によって電流・電圧変換して検出す
る。
スタ42と、平滑コンデンサ3と、制御回路44と、過
電流検出回路45とから構成される。
記の制御回路4と類似しており、NPN型の駆動用トラ
ンジスタ46と、誤差増幅器47と、基準電圧Vref
3を発生する直流電源E3と、抵抗49・50から成
り、帰還電圧Vadj3を生成する分圧回路48とから
構成される。
5は、電流検出手段としての電流検出用抵抗51と、出
力阻止手段すなわち遅延手段としての遅延回路52と、
過電流判定手段としての過電流判定回路53とから構成
される。また、遅延回路52は、抵抗54と、コンデン
サ55とから構成される。さらに、過電流判定回路53
は、誤差増幅器57と、NPN型のトランジスタ18と
から構成される。
が電流検出用抵抗51の出力端子OUT側にある一端に
接続されており、他端がコンデンサ55の一端に接続さ
れている。コンデンサ55の他端は、電流検出用抵抗5
1の出力トランジスタ42側にある一端に接続されてい
る。
57は、反転入力端子がコンデンサ55の一端に接続さ
れていると共に、非反転入力端子がコンデンサ55の他
端に接続されている。
ついて以下に説明するが、安定化電源装置41が出力電
圧Voを安定化させる動作については、実施の形態1で
述べた通りであるのでここでは省略し、過電流検出回路
45の動作についてのみ説明する。
る過電流検出回路45は、出力トランジスタ42に過電
流が流れてから所定の時間だけ経過した後、過電流検出
信号Vsを出力するように動作するものである。
間は、電流検出用抵抗51の両端に電圧がかかり、上記
電圧は検出電圧として遅延回路52に入力される。検出
電圧は、抵抗54とコンデンサ55との値によって決ま
る時定数に従って遅延され、誤差増幅器57の反転入力
端子及び非反転入力端子に入力される。
いるときは、検出電圧が所定の値より小さいため、誤差
増幅器57は、トランジスタ18のベースにLOWレベ
ルの電圧を出力する。これにより、トランジスタ18は
OFF状態を維持し、出力端子OUTsはフローティン
グとなる。
力端子INに入力電圧Vinが印加された直後は、出力
トランジスタ42に流れる電流が増大するため、検出電
圧も大きくなる。
のように遅延されて出力された後、誤差増幅器57の反
転入力端子及び非反転入力端子に入力される。出力トラ
ンジスタ42に流れる電流が、所定のしきい値を越える
過電流である場合、検出電圧は所定の値よりも大きくな
る。このとき、誤差増幅器57は、トランジスタ18の
ベースにHIGHレベルの電圧を印加する。この結果、
トランジスタ18はON状態になるため、過電流検出回
路45の出力端子OUTsにおける電圧はLOWレベル
になる。従って、過電流検出回路45はLOWレベルの
過電流検出信号Vsを出力する。
電流検出用抵抗51の検出電圧を遅延回路52によって
遅延させて誤差増幅器57に入力する構成である。その
ため、実際に出力トランジスタ42に過電流が流れてか
ら、過電流検出信号Vsが出力されるまで、遅延回路5
2の時定数によって決まる時間がかかる。
inが印加されてから、少なくとも出力トランジスタ4
2に過電流が流れる時間、すなわち平滑コンデンサ3に
過電流が流入する時間だけ遅延して過電流検出信号Vs
が出力されるように、遅延回路13の時定数を設定すれ
ば、出力トランジスタ42に過電流が流れる間は過電流
検出信号Vsが出力されない。従って、安定化電源装置
41を用いるUSB規格のシステムの誤動作を防止する
ことができる。
のさらに他の実施の形態について図5を用いて説明すれ
ば、以下の通りである。なお、説明の便宜上、前記の実
施の形態1ないし4の図面に示した構成要素と同一の機
能を有する構成要素については、同一の符号を付し、そ
の説明を省略する。
電源装置61は、PNP型の出力トランジスタ42と、
平滑コンデンサ3と、制御回路44と、過電流検出回路
62とから構成される。過電流検出回路62以外の構成
要素は、実施の形態4で述べた安定化電源装置41と同
一である。
2は、電流検出手段としての電流検出用抵抗51と、出
力阻止手段すなわち入力禁止手段としての非検出回路2
3と、過電流判定手段としての過電流判定回路53とか
ら構成される。
57は、反転入力端子が電流検出用抵抗51の出力端子
OUT側にある一端に接続されていると共に、非反転入
力端子が電流検出用抵抗51の出力トランジスタ42側
にある一端及びトランジスタ27のコレクタに接続され
ている。
ついて以下に説明するが、安定化電源装置61が出力電
圧Voを安定化させる動作については、実施の形態1で
述べた通りであるのでここでは省略し、過電流検出回路
62の動作についてのみ説明する。
る過電流検出回路62は、平滑コンデンサ3に流入する
過電流を検出することで、安定化電源装置61に入力電
圧Vinを投入した直後に過電流検出信号Vsを出力し
ないように動作するものである。
いる間は、平滑コンデンサ3に流入する充電電流は平滑
化動作に伴う小さな電流であるため、非検出回路23は
動作しない。従って、電流検出用抵抗51の両端にかか
る電圧は、検出電圧として誤差増幅器57にそのまま入
力される。このとき、誤差増幅器57は、検出電圧が所
定の電圧より低いと判定して、トランジスタ18のベー
スにLOWレベルの電圧を印加する。これにより、トラ
ンジスタ18はOFF状態を維持し、出力端子OUTs
はフローティングとなる。
れている状態から負荷短絡が生じたり過負荷となること
で、出力トランジスタ2に過電流が流れる場合、電流検
出用抵抗51から出力される検出電圧は、誤差増幅器5
7において設定される所定の電圧より高くなる。このと
きも、平滑コンデンサ3に流入する充電電流は小さいた
め、非検出回路23は動作しない。従って、検出電圧は
誤差増幅器57にそのまま入力される。誤差増幅器57
は、検出電圧が所定の電圧より高いと判定するため、ト
ランジスタ18のベースにHIGHレベルの電圧を印加
する。これにより、トランジスタ18はON状態にな
り、出力端子OUTsにおける電圧はLOWレベルにな
る。従って、過電流検出回路62はLOWレベルの過電
流検出信号Vsを出力する。
nが投入された直後に、出力トランジスタ42に所定の
しきい値を越える過電流が流れる場合、非検出回路23
が動作して以下のように検出電圧が低下する。
入された直後は、平滑コンデンサ3に過大な充電電流が
流入する。この充電電流は、抵抗24によって電圧に変
換され、トランジスタ25のベース・エミッタ間に印加
される。これにより、トランジスタ25はON状態にな
るため、定電流源26を介してトランジスタ27のベー
スに電流が流れ、トランジスタ27がON状態になる。
すると、トランジスタ27のコレクタの電位が低下し、
検出電圧も低下する。このとき、誤差増幅器57は、検
出電圧が所定の電圧より低いと判定する。すなわち、非
検出回路23によって、所定の電圧より高い検出電圧の
誤差増幅器57への入力が禁止される。
誤差増幅器57は、トランジスタ18のベースにLOW
レベルの電圧を印加する。これにより、トランジスタ1
8はOFF状態を維持し、出力端子OUTsはフローテ
ィングとなる。
Vinが投入されてから、出力トランジスタ42に過電
流が流れる間、すなわち平滑コンデンサ3に過電流が流
入する間は過電流検出信号Vsが出力されないため、安
定化電源装置61を用いるUSB規格のシステムが誤動
作するのを防止することができる。
のさらに他の実施の形態について図6を用いて説明すれ
ば、以下の通りである。なお、説明の便宜上、前記の実
施の形態1ないし5の図面に示した構成要素と同一の機
能を有する構成要素については、同一の符号を付し、そ
の説明を省略する。
電源装置71は、PNP型の出力トランジスタ42と、
平滑コンデンサ3と、制御回路44と、過電流検出回路
72とから構成される。過電流検出回路72以外の構成
要素は、実施の形態4で述べた安定化電源装置41と同
一である。
2は、電流検出手段としての電流検出用抵抗51と、出
力阻止手段すなわち判定制御手段としての出力フィード
バック回路33と、過電流判定手段としての過電流判定
回路73とから構成される。
74と、NPN型のトランジスタ18とから構成され
る。
74は、一方の反転入力端子が電流検出用抵抗51の出
力端子OUT側にある一端に、他方の反転入力端子が抵
抗35・36の接続点に、非反転入力端子が電流検出用
抵抗51の出力トランジスタ42側にある一端にそれぞ
れ接続されている。
ついて以下に説明するが、安定化電源装置71が出力電
圧Voを安定化させる動作については、実施の形態1で
述べた通りであるのでここでは省略し、過電流検出回路
72の動作についてのみ説明する。
る過電流検出回路72は、出力電圧Voをフィードバッ
クすることで、安定化電源装置71に入力電圧Vinを
印加してから出力電圧Voが定常状態になるまで、過電
流検出信号Vsを出力しないように動作するものであ
る。
間は、常に電流検出用抵抗51の両端に電圧がかかり、
上記電圧は検出電圧として誤差増幅器74に入力され
る。安定化電源装置71の出力電圧Voが定常状態、す
なわち一定であるときには、出力フィードバック回路3
3の抵抗35・36によって分圧され生成された一定の
帰還電圧Vadj33が誤差増幅器74の一方の反転入
力端子に入力される。上記検出電圧は、誤差増幅器74
によって上記帰還電圧Vadj33と比較される。
間は、誤差増幅器74は、トランジスタ18のベースに
LOWレベルの電圧を印加する。これにより、トランジ
スタ18はOFF状態を維持し、出力端子OUTsはフ
ローティングとなる。
に、検出電圧が帰還電圧Vadj33より高くなるよう
な過電流が出力トランジスタ42に流れると、誤差増幅
器74は、トランジスタ18のベースにHIGHレベル
の電圧を印加する。これにより、トランジスタ18はO
N状態になり、出力端子OUTsにおける電圧はLOW
レベルになる。従って、過電流検出回路72はLOWレ
ベルの過電流検出信号Vsを出力する。
nを印加してから出力電圧Voが定常状態に達するまで
は、出力フィードバック回路33によって生成された帰
還電圧Vadj33は、0から一定値まで徐々に増加す
る。この過程は、安定化電源装置71に入力電圧Vin
を印加した後、出力トランジスタ42に流れる電流が定
常状態に達するまでの過程に相当する。
より高くなるが、誤差増幅器74は、トランジスタ18
のベースにLOWレベルの電圧を印加し続けるように構
成されている。すなわち、誤差増幅器74は、帰還電圧
Vadj33が所定の電圧より低いときは、検出電圧の
大きさに関わらず、出力トランジスタ42に流れる電流
が所定のしきい値を越えないと判定するように、出力フ
ィードバック回路33によって制御される。これによ
り、トランジスタ18はOFF状態を維持し、出力端子
OUTsはフローティングとなる。
Vinを印加してから出力電圧Voが定常状態に達する
まで、すなわち平滑コンデンサ3に過電流が流入し終え
るまでは、過電流検出信号Vsが出力されず、安定化電
源装置71を用いるUSB規格のシステムが誤動作する
のを防止することができる。
のさらに他の実施の形態について図7を用いて説明すれ
ば、以下の通りである。なお、説明の便宜上、前記の実
施の形態1ないし6の図面に示した構成要1と同一の機
能を有する構成要素については、同一の符号を付し、そ
の説明を省略する。
電源装置81は、PNP型でマルチコレクタ構造の出力
トランジスタ2と、平滑コンデンサ3と、制御回路4
と、過電流検出回路82とから構成される。過電流検出
回路82以外の構成要素は、実施の形態1で述べた安定
化電源装置1と同一である。
2は、電流検出手段としての電流検出用抵抗11と、過
電流判定手段に含まれる判定信号出力手段としての誤差
増幅器17と、直流電源E2と、出力阻止手段すなわち
遅延手段としての遅延回路12と、過電流判定手段に含
まれる過電流検出信号出力手段としてのNPN型のトラ
ンジスタ18とから構成される。
出用抵抗11の一端に接続されており、非反転入力端子
が基準電圧Vref2を発生する直流電源E2に接続さ
れている。
が誤差増幅器17の出力端子に接続され、他端がコンデ
ンサ15の一端に接続されている。また、コンデンサ1
5の他端は接地されている。
2の出力端子に、コレクタが過電流検出回路82の出力
端子OUTsにそれぞれ接続されており、エミッタが接
地されている。
ついて以下に説明するが、安定化電源装置81が出力電
圧Voを安定化させる動作については、実施の形態1で
述べた通りであるのでここでは省略し、過電流検出回路
82の動作についてのみ説明する。
る過電流検出回路82は、出力トランジスタ2に過電流
が流れてから所定の時間だけ経過した後、過電流検出信
号Vsを出力するように動作するものである。
は、常にコレクタC2に分流された電流が電流検出用抵
抗11に流れる。電流検出用抵抗11の両端にかかる電
圧は、検出電圧として誤差増幅器17の反転入力端子に
入力され、直流電源E2から非反転入力端子に印加され
る基準電圧Vref2と比較される。
は、誤差増幅器17はLOWレベルの判定信号を出力す
る。上記判定信号は、遅延回路12に入力され、抵抗1
4とコンデンサ15との値によって決まる時定数に従っ
て遅延されて出力される。遅延回路12から出力された
LOWレベルの電圧により、トランジスタ18はOFF
状態を維持し、出力端子OUTsはフローティングとな
る。
力端子INに入力電圧Vinが印加された直後は、出力
トランジスタ2に流れる電流が増大する。このとき、コ
レクタC2に流れる電流も増大するため、電流検出用抵
抗11から出力される検出電圧は大きくなる。
子に入力され、基準電圧Vref2と比較される。出力
トランジスタ2に流れる電流が、所定のしきい値を越え
る過電流である場合、検出電圧が基準電圧Vref2よ
りも高くなる。このとき、誤差増幅器17は判定信号と
してHIGHレベルの電圧を出力する。上記電圧は遅延
回路12によって遅延され、トランジスタ18のベース
に印加される。この結果、トランジスタ18はON状態
になるため、出力端子OUTsにおける電圧はLOWレ
ベルとなる。従って、過電流検出回路82はLOWレベ
ルの過電流検出信号Vsを出力する。
誤差増幅器17の出力電圧を遅延回路12によって遅延
させてトランジスタ18のベースに印加する構成であ
る。そのため、実際に出力トランジスタ2に過電流が流
れてから、過電流検出信号Vsが出力されるまで、遅延
回路12の時定数によって決まる時間がかかる。
inが印加されてから、少なくとも出力トランジスタ2
に過電流が流れる時間、すなわち平滑コンデンサ3に過
電流が流入する時間だけ遅延して過電流検出信号Vsが
出力されるように、遅延回路12の時定数を設定すれ
ば、出力トランジスタ2に過電流が流れる間は過電流検
出信号Vsが出力されない。この結果、安定化電源装置
81の起動時に、安定化電源装置81を用いるUSB規
格のシステムが誤動作するのを防止することができる。
のさらに他の実施の形態について図8を用いて説明すれ
ば、以下の通りである。なお、説明の便宜上、前記の実
施の形態1ないし7の図面に示した構成要素と同一の機
能を有する構成要素については、同一の符号を付し、そ
の説明を省略する。
電源装置91は、PNP型でマルチコレクタ構造の出力
トランジスタ2と、平滑コンデンサ3と、制御回路4
と、過電流検出回路92とから構成される。過電流検出
回路92以外の構成要素は、実施の形態1で述べた安定
化電源装置1と同一である。
2は、電流検出手段としての電流検出用抵抗11と、過
電流判定手段に含まれる判定信号出力手段としての誤差
増幅器17と、直流電源E2と、出力阻止手段すなわち
入力禁止手段としての非検出回路23と、過電流検出信
号出力手段としてのNPN型のトランジスタ18とから
構成される。
定化電源装置91の出力端子OUTと平滑コンデンサ3
との間に接続されている。トランジスタ25は、ベース
が抵抗24と平滑コンデンサ3との接続点に、エミッタ
が出力端子OUTに、コレクタが定電流源26の一端に
それぞれ接続されている。トランジスタ27は、ベース
が定電流源26の他端に、コレクタが誤差増幅器17の
出力端子に、エミッタが抵抗28の一端にそれぞれ接続
されている。また、抵抗28の他端は接地されている。
17の出力端子及びトランジスタ27のコレクタに、コ
レクタが過電流検出回路92の出力端子OUTsにそれ
ぞれ接続されていると共に、エミッタが接地されてい
る。
ついて以下に説明するが、安定化電源装置91が出力電
圧Voを安定化させる動作については、実施の形態1で
述べた通りであるのでここでは省略し、過電流検出回路
92の動作についてのみ説明する。
る過電流検出回路92は、平滑コンデンサ3に流入する
過電流を検出することで、安定化電源装置91に入力電
圧Vinを投入した直後に過電流検出信号Vsを出力し
ないように動作するものである。
は、常にコレクタC2に分流された電流が電流検出用抵
抗11に流れる。電流検出用抵抗11の両端にかかる電
圧は、検出電圧として誤差増幅器17の反転入力端子に
入力され、基準電圧Vref2と比較される。
るときは、平滑コンデンサ3に流入する充電電流は平滑
化動作に伴う小さな電流であるため、非検出回路23は
動作しない。このとき、検出電圧は基準電圧Vref2
より低く、誤差増幅器17はトランジスタ18のベース
に判定信号としてLOWレベルの電圧をそのまま印加す
る。これにより、トランジスタ18はOFF状態を維持
し、出力端子OUTsはフローティングとなる。
とで、出力トランジスタ2に流れる電流が定常電流から
所定のしきい値を越える過電流に変化する場合、検出電
圧は基準電圧Vref2より大きくなる。このときも、
平滑コンデンサ3に流入する電流は小さいため、非検出
回路23は動作しない。従って、誤差増幅器17は、ト
ランジスタ18のベースに判定信号としてHIGHレベ
ルの電圧をそのまま印加する。これにより、トランジス
タ18はON状態になり、出力端子OUTsにおける電
圧はLOWレベルになる。従って、過電流検出回路92
はLOWレベルの過電流検出信号Vsを出力する。
nが投入された直後に、出力トランジスタ2に所定のし
きい値を越える過電流が流れる場合、この過電流が平滑
コンデンサ3に充電電流として流入するため、非検出回
路23が動作して以下のように誤差増幅器17の出力電
圧が低下する。
入された直後は、平滑コンデンサ3に過大な充電電流が
流入する。この充電電流は、抵抗24によって電圧に変
換され、トランジスタ25のベース・エミッタ間に印加
される。このとき、トランジスタ25はON状態になる
ため、定電流源26を介してトランジスタ27のベース
に電流が流れ、トランジスタ27がON状態になる。
に判定信号としてHIGHレベルの電圧が出力される
が、トランジスタ27がON状態になってコレクタ電位
が低下することにより、上記電圧はLOWレベルに低下
し、トランジスタ18のベースに印加される。すなわ
ち、非検出回路23によって、HIGHレベルの電圧で
ある判定信号のトランジスタ18への入力が禁止され
る。これにより、トランジスタ18はOFF状態を維持
し、出力端子OUTsはフローティングとなる。
Vinを投入してから、出力トランジスタ2に過電流が
流れる間、すなわち平滑コンデンサ3に過電流が流入す
る間は、過電流検出信号Vsが出力されない。従って、
安定化電源装置91を用いるUSB規格のシステムが誤
動作するのを防止することができる。
のさらに他の実施の形態について図9を用いて説明すれ
ば、以下の通りである。なお、説明の便宜上、前記の実
施の形態1ないし8の図面に示した構成要素と同一の機
能を有する構成要素については、同一の符号を付し、そ
の説明を省略する。
電源装置101は、PNP型でマルチコレクタ構造の出
力トランジスタ2と、平滑コンデンサ3と、制御回路4
と、過電流検出回路102とから構成される。過電流検
出回路102以外の構成要素は、実施の形態1で述べた
安定化電源装置1と同一である。
02は、電流検出手段としての電流検出用抵抗11と、
過電流判定手段に含まれる判定信号出力手段としての誤
差増幅器17と、直流電源E2と、出力阻止手段すなわ
ち入力禁止手段としての出力フィードバック回路103
と、過電流判定手段に含まれる過電流検出信号出力手段
としてのNPN型のトランジスタ18とから構成され
る。さらに、出力フィードバック回路103は、分圧回
路を構成する抵抗104・105、誤差増幅器106、
直流電源E4、NPN型のトランジスタ107、及び抵
抗108から構成される。
抵抗104は、一端が安定化電源装置101の出力端子
OUTに接続されており、他端が抵抗105の一端に接
続されている。また、抵抗105の他端は接地されてい
る。誤差増幅器106は、反転入力端子が抵抗104・
105の接続点に接続されており、非反転入力端子が基
準電圧Vref4を発生する直流電源E4に接続されて
いる。トランジスタ107は、ベースが誤差増幅器10
6の出力端子に、コレクタが誤差増幅器17の出力端子
に、エミッタが抵抗108の一端にそれぞれ接続されて
いる。また、抵抗108の他端は接地されている。
17の出力端子及びトランジスタ107のコレクタに、
コレクタが過電流検出回路102の出力端子OUTsに
それぞれ接続されていると共に、エミッタが接地されて
いる。
について以下に説明するが、安定化電源装置101が出
力電圧Voを安定化させる動作については、実施の形態
1で述べた通りであるのでここでは省略し、過電流検出
回路102の動作についてのみ説明する。
ける過電流検出回路102は、出力電圧Voをフィード
バックさせることで、安定化電源装置101に入力電圧
Vinを印加してから出力電圧Voが定常状態になるま
で、過電流検出信号Vsを出力しないように動作するも
のである。
は、常にコレクタC2に分流された電流が電流検出用抵
抗11に流れる。電流検出用抵抗11の両端にかかる電
圧は、検出電圧として誤差増幅器17の反転入力端子に
入力され、基準電圧Vref2と比較される。
常状態、すなわち一定であるときには、過電流検出回路
102は以下のように動作する。
は、誤差増幅器17は、LOWレベルの電圧を判定信号
として出力する。出力フィードバック回路103におい
て、出力電圧Voが分圧され生成された帰還電圧Vad
j4は誤差増幅器106の反転入力端子に入力される
が、基準電圧Vref4よりも高いため、トランジスタ
107のベースにLOWレベルの電圧を印加する。これ
により、トランジスタ107はOFF状態を維持する。
従って、誤差増幅器17から出力されたLOWレベルの
電圧は、そのままトランジスタ18のベースに印加され
るため、トランジスタ18はOFF状態を維持する。こ
の結果、出力端子OUTsはフローティングとなる。
力トランジスタ2に流れると、検出電圧が基準電圧Vr
ef2より高くなる。従って、誤差増幅器17は判定信
号としてHIGHレベルの電圧を出力するが、出力フィ
ードバック回路103は上述した動作を行うため、上記
電圧はそのままトランジスタ18のベースに印加され
る。これにより、トランジスタ18はON状態になり、
出力端子OUTsにおける電圧はLOWレベルになる。
従って、過電流検出回路102はLOWレベルの過電流
検出信号Vsを出力する。
inを印加してから出力電圧Voが定常状態に達するま
では、帰還電圧Vadj4は0から一定値まで徐々に増
加する。この過程は、安定化電源装置101に入力電圧
Vinを印加した後、出力トランジスタ2に流れる電流
が定常状態に達するまでの過程に相当する。
り高くなるため、誤差増幅器17はHIGHレベルの電
圧を出力するが、出力フィードバック回路103の以下
の動作によって、上記電圧はLOWレベルとなる。
帰還電圧Vadj4は誤差増幅器106の反転入力端子
に入力されるが、基準電圧Vref4よりも低いため、
トランジスタ107のベースにHIGHレベルの電圧を
印加する。これにより、トランジスタ107はON状態
になってコレクタ電位が低下し、誤差増幅器17から出
力されるHIGHレベルの電圧がLOWレベルの電圧に
変換される。すなわち、出力フィードバック回路103
によって、HIGHレベルの電圧である判定信号のトラ
ンジスタ18への入力が禁止される。
OWレベルの電圧が印加され、トランジスタ18はOF
F状態を維持する。これにより、出力端子OUTsはフ
ローティングとなる。
圧Vinを印加してから出力電圧Voが定常状態に達す
るまで、すなわち平滑コンデンサ3に過電流が流入し終
えるまでは、過電流検出信号Vsが出力されない。従っ
て、安定化電源装置101を用いるUSB規格のシステ
ムが誤動作するのを防止することができる。
は、以上のように、入力電圧を降下させて出力電圧を出
力する出力トランジスタと、上記出力トランジスタにお
ける電圧降下を制御して上記出力電圧を安定化させる制
御手段と、上記出力トランジスタに流れる電流を電圧に
変換して検出する電流検出手段及び上記電流検出手段か
ら出力される検出電圧に基づいて上記電流が予め定めら
れるしきい値を越えるか否かを判定して上記しきい値を
越えると判定するときは過電流が検出されることを示す
過電流検出信号を出力する過電流判定手段を備える過電
流検出手段とを有する安定化電源装置において、上記過
電流検出手段は、上記入力電圧を投入してから少なくと
も上記出力トランジスタに上記しきい値を越える上記電
流が流れる起動時に、上記過電流検出信号を出力しない
ように上記過電流検出手段を制御する出力阻止手段を有
する構成である。
越える電流が流れる起動時に、過電流検出手段による過
電流検出信号の出力を阻止することができる。
を阻止して、USB規格のシステムの誤動作を防止する
と共にシステム全体の信頼性を向上させる安定化電源装
置を提供することができるという効果を奏する。
以上のように、請求項1に記載の安定化電源装置におい
て、上記出力阻止手段は、上記検出電圧を少なくとも上
記起動時に相当する時間だけ遅延させて上記過電流判定
手段に入力する遅延手段である構成である。
当する時間が経過した後に、出力トランジスタに流れる
電流がしきい値を越えると判定し、過電流検出信号を出
力する。
電流検出手段による過電流検出信号の出力を阻止するこ
とができるという効果を奏する。
以上のように、請求項1に記載の安定化電源装置におい
て、上記過電流判定手段は、上記電流が上記しきい値を
越えるか否かを判定すると共に判定した結果を示す判定
信号を出力する判定信号出力手段と、上記判定信号が上
記電流が上記しきい値を越えることを示すと上記過電流
検出信号を出力する過電流検出信号出力手段とを有し、
上記出力阻止手段は、上記判定信号を少なくとも上記起
動時に相当する時間だけ遅延させて上記過電流検出信号
出力手段に入力する遅延手段である構成である。
ジスタに流れる電流がしきい値を越えると判定してから
起動時に相当する時間が経過した後に、過電流検出信号
を出力する。
電流検出手段による過電流検出信号の出力を阻止するこ
とができるという効果を奏する。
以上のように、請求項1に記載の安定化電源装置におい
て、上記出力阻止手段は、上記起動時において、上記検
出電圧が上記過電流判定手段に入力されることを禁止す
る入力禁止手段である構成である。
いて、出力トランジスタに流れる電流がしきい値を越え
ないと判定し、過電流検出信号を出力しない。
電流検出手段による過電流検出信号の出力を阻止するこ
とができるという効果を奏する。
以上のように、請求項1に記載の安定化電源装置におい
て、上記過電流判定手段は、上記電流が上記しきい値を
越えるか否かを判定すると共に判定した結果を示す判定
信号を出力する判定信号出力手段と、上記判定信号が上
記電流が上記しきい値を越えることを示すと上記過電流
検出信号を出力する過電流検出信号出力手段とを有し、
上記出力阻止手段は、上記起動時において、上記判定信
号が上記過電流検出信号出力手段に入力されることを禁
止する入力禁止手段である構成である。
いて、過電流検出信号の出力を禁止され、過電流検出信
号を出力しない。
電流検出手段による過電流検出信号の出力を阻止するこ
とができるという効果を奏する。
以上のように、請求項1に記載の安定化電源装置におい
て、上記出力阻止手段は、上記出力電圧が予め定められ
る値に達するまで、上記過電流判定手段が上記出力トラ
ンジスタに流れる上記電流が上記しきい値を越えないと
判定するように上記過電流判定手段を制御する判定制御
手段である構成である。
装置の出力電圧が予め定められる値に達するまで、出力
トランジスタに流れる電流がしきい値を越えないと判定
し、過電流検出信号を出力しない。
電流検出手段による過電流検出信号の出力を阻止するこ
とができるという効果を奏する。
以上のように、請求項1に記載の安定化電源装置におい
て、上記過電流判定手段は、上記電流が上記しきい値を
越えるか否かを判定すると共に判定した結果を示す判定
信号を出力する判定信号出力手段と、上記判定信号が上
記電流が上記しきい値を越えることを示すと上記過電流
検出信号を出力する過電流検出信号出力手段とを有し、
上記出力阻止手段は、上記出力電圧が予め定められる値
に達するまで、上記判定信号が上記過電流検出信号出力
手段に入力されることを禁止する入力禁止手段である構
成である。
装置の出力電圧が予め定められる値に達するまで、過電
流検出信号の出力を禁止され、過電流検出信号を出力し
ない。
電流検出手段による過電流検出信号の出力を阻止するこ
とができるという効果を奏する。
の電気的構成を示すブロック図である。
置の電気的構成を示すブロック図である。
電源装置の電気的構成を示すブロック図である。
電源装置の電気的構成を示すブロック図である。
電源装置の電気的構成を示すブロック図である。
電源装置の電気的構成を示すブロック図である。
電源装置の電気的構成を示すブロック図である。
電源装置の電気的構成を示すブロック図である。
電源装置の電気的構成を示すブロック図である。
ロック図である。
すブロック図である。
段) 21 安定化電源装置 22 過電流検出回路(過電流検出手段) 23 非検出回路(出力阻止手段、入力禁止
手段) 31 安定化電源装置 32 過電流検出回路(過電流検出手段) 33 出力フィードバック回路(出力阻止手
段、判定制御手段) 34 過電流判定回路(過電流判定手段) 41 安定化電源装置 42 出力トランジスタ 45 過電流検出回路(過電流検出手段) 51 電流検出用抵抗(電流検出手段) 52 遅延回路(出力阻止手段、遅延手段) 53 過電流判定回路(過電流判定手段) 61 安定化電源装置 62 過電流検出回路(過電流検出手段) 71 安定化電源装置 72 過電流検出回路(過電流検出手段) 73 過電流判定回路(過電流判定手段) 81 安定化電源装置 82 過電流検出回路(過電流検出手段) 91 安定化電源装置 92 過電流検出回路(過電流検出手段) 101 安定化電源装置 102 過電流検出回路(過電流検出手段) 103 出力フィードバック回路(出力阻止
手段、入力禁止手段) Vin 入力電圧 Vo 出力電圧 Vs 過電流検出信号
Claims (7)
- 【請求項1】入力電圧を降下させて出力電圧を出力する
出力トランジスタと、上記出力トランジスタにおける電
圧降下を制御して上記出力電圧を安定化させる制御手段
と、上記出力トランジスタに流れる電流を電圧に変換し
て検出する電流検出手段及び上記電流検出手段から出力
される検出電圧に基づいて上記電流が予め定められるし
きい値を越えるか否かを判定して上記しきい値を越える
と判定するときは過電流が検出されることを示す過電流
検出信号を出力する過電流判定手段を備える過電流検出
手段とを有する安定化電源装置において、 上記過電流検出手段は、上記入力電圧を投入してから少
なくとも上記出力トランジスタに上記しきい値を越える
上記電流が流れる起動時に、上記過電流検出信号を出力
しないように上記過電流検出手段を制御する出力阻止手
段を有することを特徴とする安定化電源装置。 - 【請求項2】上記出力阻止手段は、上記検出電圧を少な
くとも上記起動時に相当する時間だけ遅延させて上記過
電流判定手段に入力する遅延手段であることを特徴とす
る請求項1に記載の安定化電源装置。 - 【請求項3】上記過電流判定手段は、上記電流が上記し
きい値を越えるか否かを判定すると共に判定した結果を
示す判定信号を出力する判定信号出力手段と、上記判定
信号が上記電流が上記しきい値を越えることを示すと上
記過電流検出信号を出力する過電流検出信号出力手段と
を有し、上記出力阻止手段は、上記判定信号を少なくと
も上記起動時に相当する時間だけ遅延させて上記過電流
検出信号出力手段に入力する遅延手段であることを特徴
とする請求項1に記載の安定化電源装置。 - 【請求項4】上記出力阻止手段は、上記起動時におい
て、上記検出電圧が上記過電流判定手段に入力されるこ
とを禁止する入力禁止手段であることを特徴とする請求
項1に記載の安定化電源装置。 - 【請求項5】上記過電流判定手段は、上記電流が上記し
きい値を越えるか否かを判定すると共に判定した結果を
示す判定信号を出力する判定信号出力手段と、上記判定
信号が上記電流が上記しきい値を越えることを示すと上
記過電流検出信号を出力する過電流検出信号出力手段と
を有し、上記出力阻止手段は、上記起動時において、上
記判定信号が上記過電流検出信号出力手段に入力される
ことを禁止する入力禁止手段であることを特徴とする請
求項1に記載の安定化電源装置。 - 【請求項6】上記出力阻止手段は、上記出力電圧が予め
定められる値に達するまで、上記過電流判定手段が上記
出力トランジスタに流れる上記電流が上記しきい値を越
えないと判定するように上記過電流判定手段を制御する
判定制御手段であることを特徴とする請求項1に記載の
安定化電源装置。 - 【請求項7】上記過電流判定手段は、上記電流が上記し
きい値を越えるか否かを判定すると共に判定した結果を
示す判定信号を出力する判定信号出力手段と、上記判定
信号が上記電流が上記しきい値を越えることを示すと上
記過電流検出信号を出力する過電流検出信号出力手段と
を有し、上記出力阻止手段は、上記出力電圧が予め定め
られる値に達するまで、上記判定信号が上記過電流検出
信号出力手段に入力されることを禁止する入力禁止手段
であることを特徴とする請求項1に記載の安定化電源装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23858797A JP3364127B2 (ja) | 1997-09-03 | 1997-09-03 | 安定化電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23858797A JP3364127B2 (ja) | 1997-09-03 | 1997-09-03 | 安定化電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1185291A true JPH1185291A (ja) | 1999-03-30 |
JP3364127B2 JP3364127B2 (ja) | 2003-01-08 |
Family
ID=17032427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23858797A Expired - Fee Related JP3364127B2 (ja) | 1997-09-03 | 1997-09-03 | 安定化電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3364127B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002244744A (ja) * | 2001-02-19 | 2002-08-30 | Fuji Electric Co Ltd | シリーズレギュレータ回路 |
KR20030060431A (ko) * | 2002-01-09 | 2003-07-16 | 주식회사 모바인텍 | 텔레매틱스 시스템에서의 역전압 유입 방지 회로 |
JP2007004591A (ja) * | 2005-06-24 | 2007-01-11 | Ricoh Co Ltd | 定電圧回路、複数の定電圧回路を有する電源システム装置及びその制御方法 |
JP2008217780A (ja) * | 2007-02-07 | 2008-09-18 | Produce:Kk | 電流制限回路 |
JP2009169503A (ja) * | 2008-01-11 | 2009-07-30 | Ricoh Co Ltd | 過電流保護回路及びその過電流保護回路を備えた定電圧回路 |
US7689841B2 (en) | 2005-10-17 | 2010-03-30 | Samsung Electronics Co., Ltd. | USB circuit device for preventing reverse current from external device |
JP2012123579A (ja) * | 2010-12-08 | 2012-06-28 | Nec Access Technica Ltd | ホスト装置およびその装置から外部機器への電源供給方法 |
-
1997
- 1997-09-03 JP JP23858797A patent/JP3364127B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002244744A (ja) * | 2001-02-19 | 2002-08-30 | Fuji Electric Co Ltd | シリーズレギュレータ回路 |
JP4538969B2 (ja) * | 2001-02-19 | 2010-09-08 | 富士電機システムズ株式会社 | シリーズレギュレータ回路 |
KR20030060431A (ko) * | 2002-01-09 | 2003-07-16 | 주식회사 모바인텍 | 텔레매틱스 시스템에서의 역전압 유입 방지 회로 |
JP2007004591A (ja) * | 2005-06-24 | 2007-01-11 | Ricoh Co Ltd | 定電圧回路、複数の定電圧回路を有する電源システム装置及びその制御方法 |
US7689841B2 (en) | 2005-10-17 | 2010-03-30 | Samsung Electronics Co., Ltd. | USB circuit device for preventing reverse current from external device |
JP2008217780A (ja) * | 2007-02-07 | 2008-09-18 | Produce:Kk | 電流制限回路 |
JP2012226781A (ja) * | 2007-02-07 | 2012-11-15 | Yd Mechatro Solutions Inc | 電流制限回路 |
JP2009169503A (ja) * | 2008-01-11 | 2009-07-30 | Ricoh Co Ltd | 過電流保護回路及びその過電流保護回路を備えた定電圧回路 |
JP2012123579A (ja) * | 2010-12-08 | 2012-06-28 | Nec Access Technica Ltd | ホスト装置およびその装置から外部機器への電源供給方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3364127B2 (ja) | 2003-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7294994B2 (en) | Power supply | |
EP2082244B1 (en) | Current limit detector | |
US8063622B2 (en) | Method and apparatus for implementing slew rate control using bypass capacitor | |
JP2004046616A (ja) | 電源回路 | |
US20100287399A1 (en) | Usb power supply circuit | |
US7598691B2 (en) | Current control device and method | |
US9240716B2 (en) | Switching power supply circuit | |
JP4599146B2 (ja) | 試験装置、及び電源回路 | |
JP6883153B2 (ja) | 照明ユニット及び駆動方法 | |
JPH1185291A (ja) | 安定化電源装置 | |
US7313048B2 (en) | Reset detection circuit in semiconductor integrated circuit | |
US8476877B2 (en) | Fuel cell system and power management method thereof | |
JP3680978B2 (ja) | 車載用電源装置 | |
US20210067028A1 (en) | Switching regulator with improved load regulation and the method thereof | |
JP2009294883A (ja) | シリーズレギュレータおよび電子機器 | |
US6788133B2 (en) | Reference voltage providing circuit | |
JPH08107697A (ja) | Dcファンモータの異常検出回路 | |
JPH0112546Y2 (ja) | ||
JP2001067132A (ja) | 直流安定化電源装置 | |
JP3316615B2 (ja) | 停電復電検出回路 | |
JP2003223229A (ja) | 安定化電源装置およびそれを用いた電子機器 | |
JP2002023865A (ja) | 安定化電源装置及びそれを備えた電子機器 | |
JP3114251B2 (ja) | 電源回路 | |
KR0140020Y1 (ko) | 출력 전류 제한 회로 | |
JP4329463B2 (ja) | コンデンサ充電回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071025 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101025 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111025 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121025 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131025 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |