JP2002244744A

JP2002244744A - シリーズレギュレータ回路

Info

Publication number: JP2002244744A
Application number: JP2001041425A
Authority: JP
Inventors: Kenichi Arimura; 健一有村
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2001-02-19
Filing date: 2001-02-19
Publication date: 2002-08-30
Anticipated expiration: 2021-02-19
Also published as: JP4538969B2

Abstract

(57)【要約】【課題】リップル除去用容量を低減し、かつ、予め定め
られたリップル除去比を達成するシリーズレギュレータ
回路を提供する。【解決手段】出力トランジスタT1と、このトランジスタ
T1の出力回路を安定化直流電圧出力としこの出力電圧Vo
utを分圧する分圧回路R1,R2 と、基準電圧Vrと、この分
圧電圧Vf1 と基準電圧Vrと比較する第１増幅器Q1と, か
らなる出力制御手段と、上記出力トランジスタT1の特性
を小容量出力電流で模擬する第２トランジスタT2と、こ
の第２トランジスタT2の出力を検出する検出回路R3,D1
と、この検出回路R3,D1 の検出信号Vf2 と第１増幅器Q1
の出力Vo1 との差信号を増幅し, 出力トランジスタT1お
よび第２トランジスタT2を同時に制御する第２増幅器Q2
と、からなる位相特性改善手段と、を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】直流入力電圧から安定した直
流定電圧出力を得るシリーズレギュレータ回路に関わ
り、特に、定電圧出力のリップル除去比を改善するシリ
ーズレギュレータ回路に関する。

【０００２】

【従来の技術】電池を主電源とする携帯機器では、特
に、近年、アナログ回路とディジタル回路が混載された
機器では、ディジタル回路のスイッチングノイズがアナ
ログ回路へ与える影響を抑制するため、定電圧出力回路
のリップル除去比の改善が求められている。

【０００３】図３において、従来技術のシリーズレギュ
レータ回路は、図示例では電界効果型トランジスタで構
成され、ソースを一方の電源電圧に接続し、ゲートに後
述する制御電圧を印加し、ドレインを安定化直流電圧出
力Voutとするソース接地型増幅回路を形成してなる出力
トランジスタT1と、この出力電圧Voutを分圧(Vf1) する
分圧回路R1,R2 と、基準電圧Vrと、この分圧電圧Vf1 と
基準電圧Vrとを比較増幅し、出力トランジスタT1を制御
する第１増幅器Q1と、を備えて構成される。

【０００４】かかる構成において、出力電圧Voutを分圧
回路R1,R2 で分圧した分圧電圧Vf1と基準電圧Vrとを第
１増幅器Q1で比較増幅し、この第１増幅器Q1出力で出力
トランジスタT1を制御する負帰還増幅器を構成すること
により、安定化直流電圧出力Voutは基準電圧Vrに分圧回
路R1,R2 の分圧比の逆数を乗算した値に制御される。ま
た、この安定化直流電圧出力Voutの回路には、リップル
除去用の容量C が接続されて安定化直流電圧出力Voutが
得られる。

【０００５】図４は従来技術のシリーズレギュレータ回
路のリップル除去比を示す。図４において、横軸に周波
数をとり、縦軸にリップル除去比をデシベル単位で示
す。この従来技術によるシリーズレギュレータ回路のリ
ップル除去比は、周波数30Hz程度までは-80dB のリップ
ル除去比を有し、これより高い周波数領域では、周波数
10倍でリップル除去比が10倍悪化(+20dB/dec) する周波
数特性を有する。また、リップル除去用の容量C に対し
てリップル除去比のピーク値は、10μF で-23dB,1μF
で-10dB, O.1μF で+7dBの特性を有する。

【０００６】

【発明が解決しようとする課題】シリーズレギュレータ
回路が携帯機器に用いられる目的は、電気的に広い範囲
にわたり安定した電圧を得ることである。このため、従
来技術によるシリーズレギュレータ回路では、出力回路
にリップル除去用の容量を付加して出力を安定化してい
るが、以下に述べる課題がある。即ち、 (1) 出力回路にリップル除去用の容量が付加されるた
め、定電圧出力を得るための負帰還制御ループが低周波
数帯域での制御となり、高周波数帯域でリップル除去比
が悪くなる。

【０００７】(2) また、リップル除去用の容量を小さく
すると、リップル除去比のピーク値も悪くなる。 (3) また、従来技術のシリーズレギュレータ回路では、
30Hz以上の周波数帯域では、+20dB/dec でリップル除去
比が変化している。これはこの回路構成上の原理的なも
のである。

【０００８】(4) また、携帯機器のシリーズレギュレー
タ回路では、消費電流の低減が必要であり、頻繁に電源
のON-OFFが繰り返される。このため、リップル除去用の
容量への充・放電による電池エネルギ損失が発生する。
この電源のON-OFFによる電池エネルギ損失を低減するた
めにリップル除去用の容量を低減する必要がある。この
様な観点から、リップル除去用の容量を低減して、望ま
しくは、全周波数範囲にわたって-20dB 以上のリップル
除去比を達成し、更に、高周波数領域においても安定な
リップル除去比（例えば、24KHz 帯域で -60dB）を達成
するシリーズレギュレータ回路の開発が要求される。

【０００９】本発明は上記の点にかんがみてなされたも
のであり、その目的は前記した課題を解決して、リップ
ル除去用容量を低減し、かつ、予め定められたリップル
除去比を達成するシリーズレギュレータ回路を提供する
ことにある。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明においては、直流入力電源から入力電圧の供
給を受けて安定化直流電圧を出力するシリーズレギュレ
ータ回路において、出力トランジスタと、この出力トラ
ンジスタの出力回路を安定化直流電圧出力とし，この出
力電圧を分圧する分圧回路と、基準電圧と、この分圧電
圧と基準電圧と比較する第１増幅器と, からなる出力制
御手段と、上記出力トランジスタの特性を小容量出力電
流で模擬する第２トランジスタと、この第２トランジス
タの出力を検出する検出回路と、この検出回路の検出信
号と第１増幅器の出力との差信号を増幅し, 出力トラン
ジスタおよび第２トランジスタを同時に制御する第２増
幅器と、からなる位相特性改善手段と、を備えるものと
する。

【００１１】かかる構成により、位相特性改善手段は、
動的特性としては、出力トランジスタの特性を小容量出
力電流で模擬する第２トランジスタで出力トランジスタ
回路の変動要因を検出して、出力回路に挿入される容量
に影響されることなく、第２増幅器の負帰還動作でより
早い制御ループを確保し、安定化直流電圧出力としての
静的特性は、分圧回路で分圧された分圧電圧と基準電圧
とを比較する第１増幅器の出力で第２増幅器の出力レベ
ルを補正することにより、シリーズレギュレータ回路と
しての動的特性および静的特性を改善することができ
る。従って、動的制御ループは位相特性改善手段で安定
に制御し、この安定に制御された第２増幅器の出力で付
加容量を有するシリーズレギュレータ回路の出力電圧を
時間的余裕をもって安定化することができる。この結
果、従来技術におけるシリーズレギュレータ回路の高周
波数領域における出力リップル除去比のピーク値そのも
のも低減することができる。

【００１２】また、出力トランジスタおよび第２トラン
ジスタは、ソースを共通に一方の直流供給入力電圧に接
続し、ゲートを共通に第２増幅器出力に接続してなるソ
ース接地型回路の電界効果型トランジスタ回路で構成す
ることができる。また、出力トランジスタおよび第２ト
ランジスタは、エミッタを一方の直流供給入力電圧に接
続し、ベースを予め定められた抵抗を介して第２増幅器
出力に接続してなるエミッタ接地型のマルチコレクタト
ランジスタ回路で構成することができる。

【００１３】また、第２トランジスタの検出回路は、第
２トランジスタのドレインあるいはコレクタに抵抗とダ
イオードの順方向回路からなる直列回路で構成すること
ができる。かかる構成により、シリーズレギュレータ回
路の出力回路が無負荷のとき、出力トランジスタを遮断
できるバイアス状態とすることができる。

【００１４】また、出力トランジスタの出力電流は、予
め定められた仕様定格電流の２〜８倍に制限することが
できる。

【００１５】

【発明の実施の形態】図１は本発明による第１実施例の
シリーズレギュレータ回路図、図２は第１実施例のリッ
プル除去比の特性図、図５の(B) はこのシリーズレギュ
レータ回路における入力電圧の変動に対する応答特性
図、図６は第２実施例のシリーズレギュレータ回路図で
あり、図３、図４、図５の(A) に対応する同一機能部材
には同じ符号が付してある。

【００１６】図１において、本発明によるシリーズレギ
ュレータ回路１は、直流入力電源から入力電圧Vsの供給
を受けて安定化直流電圧Voutを出力し、出力トランジス
タT1と、この出力トランジスタT1の出力回路を安定化直
流電圧出力とし，この出力電圧Voutを分圧する分圧回路
R1,R2 と、基準電圧Vrと、この分圧電圧(Vf1) と基準電
圧Vrと比較する第１増幅器Q1と, からなる出力制御手段
(Vo-REG)と、上記出力トランジスタT1の特性を小容量出
力電流で模擬する第２トランジスタT2と、この第２トラ
ンジスタT2の出力を検出する検出回路（図示例ではR3,D
1)と、この検出回路R3,D1 の検出信号Vf2 と第１増幅器
Q1の出力Vo1 との差信号を増幅し, 出力トランジスタT1
および第２トランジスタT2を同時に制御する第２増幅器
Q2と、からなる位相特性改善手段(Ph-COMP) と、を備え
て構成することができる。

【００１７】かかる構成により、位相特性改善手段(Ph-
DOMP) は、動的特性としては、出力トランジスタT1の特
性を小容量出力電流で模擬する第２トランジスタT2で出
力トランジスタ回路T2の変動要因を検出して、出力回路
(OUT) に挿入される容量C に影響されることなく、第２
増幅器Q2の負帰還動作でより早い制御ループを確保し、
安定化直流電圧出力Voutとしての静的特性は、分圧回路
R1,R2 で分圧された分圧電圧Vf1 と基準電圧Vrとを比較
する第１増幅器Q1の出力Vo1 で第２増幅器Q2の出力レベ
ルVo2 を補正することにより、シリーズレギュレータ回
路１としての動的特性および静的特性を改善することが
できる。従って、動的制御ループは位相特性改善手段(P
h-COMP) で安定に制御し、この安定に制御された第２増
幅器Q2の出力Vo2 で付加容量C を有するシリーズレギュ
レータ回路１の出力電圧Voutを時間的余裕をもって安定
化することができる。この結果、従来技術におけるシリ
ーズレギュレータ回路１の高周波数領域における出力リ
ップル除去比のピーク値そのものも低減することができ
る。

【００１８】

【実施例】（実施例１）上記実施形態で説明したシリー
ズレギュレータ回路1Aを補足説明する。図１において、
図示例のシリーズレギュレータ回路1Aの出力トランジス
タT1および第２トランジスタT2は、ソースを共通に一方
の直流供給入力電圧Vs、図示例では、電源電圧(+Vs) に
接続し、ゲートを共通に第２増幅器Q2の出力Vo2 に接続
し, 出力トランジスタT1のドレインを安定化直流電圧Vo
utとして出力し、また、第２トランジスタT2のドレイン
は検出回路R3,D1 の直列回路を介して直流供給入力電圧
Vsの0V電位に接続してなるソース接地型回路の電界効果
型トランジスタ回路で構成される。

【００１９】第１・第２増幅器Q1,Q2 への接続は、出力
電圧Voutを分圧する分圧回路R1,R2の分圧電圧Vf1 を第
１増幅器Q1の負入力端子へ、基準電圧Vrを同増幅器Q1の
正入力端子へ接続し、同増幅器Q1の出力Vo1 を第２増幅
器Q2の負入力端子へ、第２トランジスタT2のドレインの
電位Vf2 を第２増幅器Q2の正入力端子へ接続し、第２増
幅器Q2の出力Vo1 を出力トランジスタT1および第２トラ
ンジスタT2のゲートに接続して負帰還制御ループを構成
する。

【００２０】かかる構成により、第２トランジスタT2と
出力トランジスタT1とはミラー構成となり、第２トラン
ジスタT2の出力（コレクタ）電流は、出力トランジスタ
T1の電流値に定比率で比例する電流を流すことができ
る。しかし、第２トランジスタT2のコレクタ電流と出力
トランジスタT1のコレクタ電流との間の厳密な精度の必
要性はない。検出回路R3で第２トランジスタT2のコレク
タ電流を等価的に検出し、第２増幅器Q2にフィードバッ
クすることによって制御ループの動的特性改善を行うこ
とができる。

【００２１】他方、出力トランジスタT1の安定化直流電
圧Voutは、分圧回路R1,R2 の分圧電圧Vf1 と基準電圧Vr
と比較して第１増幅器Q1で検出(Vo1) し、この検出レベ
ルVo1 に第２トランジスタT2のドレインの電位Vf2 が一
致する様にフィードバックすることによって、第２トラ
ンジスタT2の出力電流を制御し、正常状態では、予め定
められた所望の安定化直流電圧Voutを得ることができ
る。なお、定電圧出力に付加される容量C はリップル除
去用の容量である。

【００２２】主出力トランジスタT1にはリップル除去用
容量C が接続されるが、主出力トランジスタT1を直接制
御する増幅器Q2への閉ループを構成する第２トランジス
タT2とは分離されているので、この容量C の影響（位相
遅れ）がない。このことは、従来技術によるシリーズレ
ギュレータ回路の位相遅れの問題を大きく改善すること
ができる。この結果、リップル除去用容量C を小さくす
ることができる。

【００２３】図２において、本発明によるシリーズレギ
ュレータ回路のリップル除去比の周波数特性は、10KHz
までは -80dBを維持することができ、従来技術による30
Hzに較べて格段の改善を行うことができる。また、本発
明では、リップル除去用容量C に対するリップル除去比
は、容量１μF で -33dB/100KHz,（従来技術 -10dB）、
容量 0.1μF で -10dB（従来技術+7dB）となり、リップ
ル除去用容量C を１桁小さくすることができる。

【００２４】次に、図５は、(A) に従来技術のシリーズ
レギュレータ回路、(B) に本発明のシリーズレギュレー
タ回路の入力電源の供給電圧をステップ状に変化させた
ときの応答特性を図示し、上から順に供給電圧、定電圧
出力電圧、増幅器Q1の入力電圧を図示する。図５の(A)
において、出力トランジスタT1を駆動する増幅器Q1の入
力波形は、増幅器Q1の負側入力端子で基準電圧Vrで固定
されているが、分圧回路に検出電圧Vr側の入力波形は、
増幅器Q1の正側入力端子で振動を繰り返しながら収束し
ている。

【００２５】これに対して、図５の(B) において、本発
明のシリーズレギュレータ回路では、出力トランジスタ
T1を駆動する増幅器Q2の入力端子の波形が、第２トラン
ジスタT2の電流検出側の電位Vf2 が +側に急速に上昇
し、増幅器Q1の出力Vo1 が -側に下がり、最終的には、
僅か数μsec のズレで同相の振幅となり、従来技術のシ
リーズレギュレータ回路との比較において、その効果の
程が分かる。（実施例２）図６において、シリーズレギュレータ回路
1Bは、実施例１で説明した出力トランジスタT1および第
２トランジスタT2を電界効果型トランジスタで構成する
替わりに、エミッタ接地型のバイポーラトランジスタ回
路で構成することができる。

【００２６】即ち、実施例１で説明した出力トランジス
タT1および第２トランジスタT2は、共通のエミッタを一
方の直流供給入力電圧Vs、図示例では、電源電圧(+Vs)
に接続し、共通のベース回路を予め定められた抵抗R4を
介して第２増幅器Q2の出力Vo2 に接続し、複数のコレク
タc1を並列に接続した回路を上記出力トランジスタT1の
コレクタc1として出力回路(Vout)および分圧回路(R1,R
2) の抵抗R1側に接続し、ベース電極に対向する電極面
積を予め定められた微小面積に構成されるコレクタc2を
第２トランジスタT2のコレクタc2として電流検出回路R
3,D1 の抵抗R3側に接続してしてなるエミッタ接地型の
マルチコレクタトランジスタT3回路で構成することがで
きる。

【００２７】かかる構成により、第２増幅器Q2の出力Vo
2 によって定まるトランジスタT3のベース電流により、
トランジスタT3の複数のコレクタc1を並列に接続したコ
レクタ電流と、微小面積に構成されるコレクタc2のコレ
クタ電流との比率がほぼベース電極に対向する電極面積
比に形成することができる。即ち、共通のベース電流に
対して、予め定められた比率のコレクタ電流を得ること
ができる。従って、実施例１で説明したと同様のリップ
ル除去特性を得ることができる。

【００２８】また、第２トランジスタQ2の検出回路(R3,
D1) は、第２トランジスタのドレインあるいはコレクタ
に抵抗R3とダイオードD1の順方向回路からなる直列回路
で構成することができる。かかる構成により、シリーズ
レギュレータ回路1A,1B の出力回路が無負荷のとき、出
力トランジスタT1を遮断できるバイアス状態とすること
ができる。即ち、図１または図６において、シリーズレ
ギュレータ回路1A,1B の出力回路が無負荷のとき、出力
トランジスタT1を流れる電流は分圧回路R1,R2 に流れ
る。第２トランジスタT1の出力電流は、出力トランジス
タT1に流れる電流にほぼ比例するので、この電流はかな
り微弱な電流値となる。この結果、電流検出回路の抵抗
R3の電圧降下は殆どないが、ダイオードD1の順方向電圧
はそれなりに発生している。

【００２９】いま、出力トランジスタT1が理想的に０か
ら出力電流(I1)が制御できるものとすれば、増幅器Q1の
動作状態は、I1＝Vr/R2 の電流値で、増幅器Q1の出力電
圧はダイオードD1の順方向電圧で平衡する。しかし、出
力トランジスタT1の出力回路の漏れ電流がこのI1＝Vr/R
2 の電流値を越えるとき、増幅器Q1の出力電圧はダイオ
ードD1の順方向電圧を下回り、増幅器Q2の電位が電源電
圧Vsのレベルに近づき、出力トランジスタT1を可能な限
り遮断状態にすることができる。

【００３０】また、出力トランジスタT1の出力電流は、
電流検出回路の抵抗R3の選択、第２トランジスタT2の選
択あるいは増幅器Q1の出力範囲の制限などによって、予
め定められた仕様定格電流の２〜８倍に制限することが
できる。図１または図６において、シリーズレギュレー
タ回路1A,1B の出力回路が例えば短絡事故などが発生し
たとき、次の様なパラメータの選択により負荷短絡時電
流の抑制を図ることができる。

【００３１】(1) 出力トランジスタT1のゲート電圧(FET
の場合),あるいはベース電流に対する出力電流の飽和特
性による過電流制限を行う。 (2) 増幅器Q1の出力範囲は、電源電圧Vsよりやや低い値
で飽和する。一方、第２トランジスタT2の出力電流は出
力トランジスタT1の短絡電流に比例する様に流れんとす
るが回路の飽和で最大電流が抑制される。このときの検
出電圧は、ほぼ電源電圧Vsとなり、従って、増幅器Q2の
入力電圧のバランスが取れる電位まで増幅器Q2の出力が
上昇して平衡する。

【００３２】この様なメカニズムを利用する様に回路パ
ラメータの選択により、上記電流制限機能を特別な電流
制限回路を設けることなく実現することができる。本発
明では、出力トランジスタを内蔵するシリーズレギュレ
ータの集積回路で第２トランジスタや第２増幅器の増加
による回路規模が増えることによるデメリットはリップ
ル除去特性の改善と、リップル除去用容量の１桁の低減
による集積回路のスペースの削減化という点で効果を発
揮し、特別なデメリットは殆ど発生しないと見做すこと
ができる。

【００３３】また、携帯用機器では、バッテリなどの直
流入力電源Vsの低下に対して使用限界のギリギリまで利
用したいため、例えば、4.5Vのバッテリが（3.0V＋α）
になるまで安定化出力電圧＋3.0Vを安定に出力したい。
このため、出来るだけON抵抗の小さい素子を用いたい。
こう言う意味において、ｐチャネル電界効果形トランジ
スタあるいはPNP のバイポーラトランジスタを用いるの
がより効果的である。しかし、安定化出力電圧＋3.0Vを
安定に出力するために、出力トランジスタT1は、ソース
接地型あるいはエミッタ接地型となり、入出力位相によ
る周波数特性（リップル除去比）の劣化が生じる。本発
明によれば、この周波数特性（リップル除去比）の劣化
を改善することができる。

【００３４】

【発明の効果】以上述べたように本発明によれば、出力
トランジスタの出力電流を小容量出力電流で模擬する第
２トランジスタ回路で模擬・検出し、出力トランジスタ
の出力回路に挿入されるリップル除去用容量の影響を受
けることなく負帰還制御ループを構成することにより、
リップル除去用容量を低減して、なおかつ、必要とする
リップル除去比を確保できるシリーズレギュレータ回路
を提供する。

【図面の簡単な説明】

【図１】本発明による第１実施例のシリーズレギュレー
タ回路図

【図２】第１実施例のリップル除去比の特性図

【図３】従来技術によるシリーズレギュレータ回路図

【図４】従来技術のリップル除去比の特性図

【図５】シリーズレギュレータ回路における入力電圧の
変動に対する応答特性図であり、(A) は従来技術の応答
特性図、(B) は本発明の応答特性図

【図６】第２実施例のシリーズレギュレータ回路図

【符号の説明】

１,1A,1B,2A,2B シリーズレギュレータ回路 Q1,Q2 増幅器 T1 出力トランジスタ T2 第２トランジスタ T3 マルチコレクタトランジスタ R1〜R4 抵抗 D1 ダイオード C リップル除去用容量 Vr 基準電圧 Vs 入力電圧 Vout 安定化定電圧出力 Vo1,Vo2 増幅器出力 Vf1 分圧電圧 Vf2 検出電圧

Claims

【特許請求の範囲】

【請求項１】直流入力電源から入力電圧の供給を受けて
安定化直流電圧を出力するシリーズレギュレータ回路に
おいて、出力トランジスタと、この出力トランジスタの出力回路
を安定化直流電圧出力とし，この出力電圧を分圧する分
圧回路と、基準電圧と、この分圧電圧と基準電圧と比較
する第１増幅器と, からなる出力制御手段と、前記出力トランジスタの特性を小容量出力電流で模擬す
る第２トランジスタと、この第２トランジスタの出力を
検出する検出回路と、この検出回路の検出信号と第１増
幅器の出力とを増幅し, 前記出力トランジスタおよび第
２トランジスタを同時に制御する第２増幅器と、からな
る位相特性改善手段と、を備える、ことを特徴とするシリーズレギュレータ回路。
【請求項２】請求項１に記載のシリーズレギュレータ回
路において、出力トランジスタおよび第２トランジスタは、ソースを
共通に一方の直流供給入力電圧に接続し、ゲートを共通
に第２増幅器出力に接続してなるソース接地型回路の電
界効果型トランジスタ回路で構成する、ことを特徴とするシリーズレギュレータ回路。
【請求項３】請求項１に記載のシリーズレギュレータ回
路において、出力トランジスタおよび第２トランジスタは、エミッタ
を一方の直流供給入力電圧に接続し、ベースを予め定め
られた抵抗を介して第２増幅器出力に接続してなるエミ
ッタ接地型のマルチコレクタトランジスタ回路で構成す
る、ことを特徴とするシリーズレギュレータ回路。
【請求項４】請求項１ないし請求項３のいずれかの項に
記載のシリーズレギュレータ回路において、第２トランジスタの検出回路は、第２トランジスタのド
レインあるいはコレクタに抵抗とダイオードの順方向回
路からなる直列回路で構成する、ことを特徴とするシリーズレギュレータ回路。
【請求項５】請求項１ないし請求項３のいずれかの項に
記載のシリーズレギュレータ回路において、出力トラン
ジスタの出力電流は、予め定められた仕様定格電流の２
〜８倍に制限する、ことを特徴とするシリーズレギュレータ回路。