JP2008217780A

JP2008217780A - 電流制限回路

Info

Publication number: JP2008217780A
Application number: JP2008028117A
Authority: JP
Inventors: Takashi Uda; 隆宇田; Nobuyasu Senbon; 信安千本
Original assignee: NF Corp; Produce Co Ltd
Current assignee: NF Corp; Produce Co Ltd
Priority date: 2007-02-07
Filing date: 2008-02-07
Publication date: 2008-09-18
Anticipated expiration: 2028-02-07
Also published as: JP2012226781A; JP5109061B2; JP5427277B2

Abstract

【課題】電流制限器が定電流動作を行っている状態において、印加電圧が変化しても、負荷を流れる電流が正確であり、しかも高効率を維持でき、急激な電流変化に対しても追従性に優れた電流制限回路を提供する。
【解決手段】電流制限器４は、充放電ラインにＩＧＢＴ素子６，７と電流検出抵抗９，１０との直列回路を挿入接続し、電流検出抵抗９，１０の一端と他端にトランジスタ１２，１３のベースとエミッタをそれぞれ接続し、このトランジスタ１２，１３のコレクタをＩＧＢＴ素子６，７のゲートに接続して構成される。ＩＧＢＴ素子６，７のゲートに駆動信号が与えられている状態で、電流検出抵抗９，１０の両端間電圧が増加すると、ＩＧＢＴ素子６，７のゲート電圧レベルを下げ、ＩＧＢＴ素子６，７のコレクタからエミッタを流れる電流を制限する。
【選択図】図１

Description

本発明は、例えば漏れ電流検査装置や絶縁抵抗測定装置などの電気特性検査装置に組み込まれ、負荷への供給電流を制限する電流制限回路に関する。

この種の電流制限回路を組み込んだ漏れ電流検査装置として、例えば特許文献１には、図１１に示すような回路構成が開示されている。同図において、１０１は測定用の電源、１０２は被検査体であるコンデンサであり、前記電源１０１とコンデンサ１０２の一方の電極に接触する測定端子１０３との間には、印加／放電切換器１０５と、電流制限用の抵抗器１０６を備えた電圧印加回路１０７が接続される。また、コンデンサ１０２の他方の電極に接触する別な測定端子１０８には、オペアンプ１０９と２つの抵抗器１１０，１１１とによる反転増幅回路からなる漏れ電流検出回路１１２が接続される。

上記回路構成では、コンデンサ１０２の電極の両端に、測定端子１０３，１０８をそれぞれ当接させた状態で、印加／放電切換器１０５のスイッチ接点を充電側端子１０５Ａ側に投入接続すると、電源１０１から抵抗器１０６を介してコンデンサ１０２が充電される。ここでの抵抗器１０６は、コンデンサ１０２の充電時に過度な電流が流れるのを制限するためにある。このとき測定端子１０８に発生する電圧Ｖ１は、図１２に示すように、印加／放電切換器１０５の投入直後にプラス側で最大となり、以後は時間の経過と共に指数関数的に減衰してゼロに近似するが、コンデンサ１０２の漏れ電流によって完全にはゼロにならない。よって、印加／放電切換器１０５の投入後、一定時間が経過してからの電圧Ｖ１を漏れ電流検出回路１１２で増幅し、その値を測定すれば、コンデンサ１０２の漏れ電流を計測することができる。

また、漏れ電流の計測後は、印加／放電切換器１０５のスイッチ接点を放電側端子１０５Ｂ側に切換え接続すると、コンデンサ１０２に蓄えられていた電荷が抵抗器１０６を介してグランドに移動する。このとき測定端子１０８には、図１２に示すように、充電時とは反対にマイナス側の電圧Ｖ１が発生し、時間の経過と共に指数関数的にゼロに近づいてゆく。やがて、コンデンサ１０２が完全に放電すると、測定端子１０８の電圧Ｖ１はゼロになる。

これとは別に、縦列と横行の区分に分けられたテストプレートの挿入孔に、上記コンデンサ１０２などのチップ部品を挿入して、個々のチップ部品の漏れ電流などを検査する装置が、例えば特許文献２に開示されている。こうした検査装置は、テストプレートの上側と下側に、多数のコンタクトピンである測定端子１０３，１０８を配設したプレートが上下動可能に配設され、各測定端子１０３，１０８をチップ部品に接触させた状態で、前記電圧印加回路１０７から所定の電圧を供給することで、各チップ部品の漏れ電流を高速で検査するようになっている。

さらに、上記図１１の回路では、抵抗１０６に代わる電流制限器として、電流検出抵抗と半導体制御素子である例えばエンハンスメント型ＭＯＳＦＥＴとの直列回路を、印加／放電切換器１０５と測定端子１０８との間の充放電ラインに挿入接続し、ＭＯＳＦＥＴの制御端子であるゲートと、ＭＯＳＦＥＴが接続されていない電流検出抵抗の一端との間に、直流電圧を印加することが考えられる。この場合、コンデンサ１０２の充放電時において、充放電ラインを流れる電流が変化して、電流検出抵抗の両端間電圧が上昇または低下すると、その上昇または低下に応じてＦＥＴのゲート・ソース間電圧が変化し、コンデンサ１０２の充放電電流が一定となるように制御される。
特開平８−２６２０７６号公報特開２００６−３１３１４１号公報

しかし、上記従来技術では次のような問題が懸念される。

上記電流制限器を組み込んだ構成では、電流検出抵抗の両端間に発生する電圧に直接依存して、コンデンサ１０２を流れる電流が一定となるようにＭＯＳＦＥＴを制御しており、電流制限器としての定電流特性は、ＭＯＳＦＥＴそのものの増幅機能だけに依存している。

そのため、電流検出抵抗による損失を極力抑えるために、抵抗値の小さな電流検出抵抗を用いると、電流検出抵抗の両端間に発生する電圧も小さくなり、ＦＥＴのゲート・ソース間電圧の素子による性能バラツキの影響を受けやすくなるため、制限電流が不正確になり、また電源１０１から電流制限器に印加する電圧が変動すると、コンデンサ１０２を流れる電流が一定にならず不正確になる。逆に、電流検出抵抗の抵抗値を大きくすれば、その分だけ正確な電流制限を実現できるが、電流制限器として損失が大きくなり、効率が低下する。

また、ＦＥＴの素子特性として、ＦＥＴのゲート・ソース間には寄生容量が内在し、この寄生容量と電流検出抵抗とによる時定数回路が電流制限器内に形成される。そのため、例えば印加／放電切換器１０５のスイッチ接点を充電側端子１０５Ａ側に投入した場合のように、コンデンサ１０２を流れる電流を急激に変化させた直後には、定電流動作の追従性が悪く、大きな突入電流が発生する。こうした突入電流を防止するために、時定数回路の両端間にスピードアップ用のコンデンサを接続することも考えられるが、この場合も電流の急激な変化が生じた直後は、コンデンサによる応答遅れに起因して、ｍｓのオーダーで電流が不安定になる懸念を生じていた。

さらに、ＦＥＴのゲート・ソース間電圧は、ドレイン電流（充放電ラインを流れる電流）が一定であっても、周囲環境の温度変化により大きく変化することが知られている。従来の電流制限器は、こうしたＦＥＴの温度による変化に依存して、定電流性能が決定されていたので、温度変化に起因する定電流性能の不安定さを払拭できず、またその性能の向上が求められていた。

また、コンデンサ１０２が充放電することを考慮して、充電用と放電用のそれぞれに、上記ＦＥＴと電流検出抵抗とによる直列回路を備えることも考えられる。しかし、２つのＦＥＴ間には素子本来の性能バラツキがあり、この性能バラツキが原因で、各ＦＥＴのゲート・ソース間電圧はアンバランスを生じるため、充電時と放電時に同等の定電流特性が得られない問題があった。

加えて、負荷であるコンデンサ１０２に対する電流制限回路として、図１１では印加／放電切換器１０５と電流制限器としての抵抗器１０６が設けられている。しかし、印加／放電切換器１０５の接点を充電側端子１０５Ａに接触させた瞬間に、無条件でコンデンサ１０２に充電電流が流れ、印加／放電切換器１０５の接点を放電側端子１０５Ｂに接触させた瞬間に、無条件でコンデンサ１０２から放電電流が流れ込むことから、外部からの指令を受けて所定のタイミングで電流制限回路１を動作させる機能が望まれていた。

特に、多数のコンデンサ１０２に対する漏れ電流や絶縁抵抗を同時に検査する場合、各コンデンサ１０２毎に、図１１に示すような電圧印加回路１０７と漏れ電流検出回路１１２がそれぞれ必要となる。その場合、共通する印加／放電切換器１０５の接点を充電側端子１０５Ａに切換えると、個々のコンデンサ１０２の状態を無視して、全てのコンデンサ１０２に電源１０１からの電圧が強制的に印加されてしまう、という問題が発生する。

更には、同じ測定端子１０３，１０８を使用する限り、検査できるコンデンサ１０２も同一形状のものに限定されてしまうので、多種多様のコンデンサ１０２を検査できないという不満があった。

本発明は上記問題点に鑑みなされたもので、その共通の目的は、電流制限器が定電流動作を行っている状態において、印加電圧が変化しても、負荷を流れる電流が正確であり、しかも高効率を維持でき、急激な電流変化に対しても追従性に優れた電流制限回路を提供することにある。

また本発明の第２の目的は、周囲環境の温度変化に拘らず、安定した定電流性能を維持することができ、複数の半導体制御素子を有する電流制限器であっても、各半導体制御素子の性能バラツキを緩和して、同等の定電流特性を得ることができる電流制限回路を提供することにある。

また本発明の第３の目的は、所定のタイミングで電流制限を適正に機能させることができ、各負荷への電流供給を容易に個別制御できると共に、多種多様の負荷に対応して電流供給を行なうことができる電流制限回路を提供することにある。

本発明の電流制限回路は、負荷に接触する測定端子と、前記測定端子を通じて前記負荷に流れる電流を制限する電流制限器とを、前記負荷に配設し、前記電流制限器は、前記測定端子に繋がるラインに制御端子付きの半導体制御素子と電流検出抵抗との直列回路を挿入接続し、前記電流検出抵抗の一端と他端にトランジスタのベースとエミッタをそれぞれ接続し、このトランジスタのコレクタを前記半導体制御素子の制御端子に接続してなり、規定以上の電流が流れようとしたときには、一定の電流に制限する構成としたものである。

また、本発明の電流制限回路は、負荷に接触する測定端子と、前記測定端子を通じて前記負荷に流れる電流を制限する電流制限器とを、前記負荷に配設し、前記電流制限器は、前記測定端子に繋がるラインに制御端子付きの半導体制御素子と電流検出抵抗との直列回路を挿入接続し、前記電流検出抵抗の一端にオペアンプの一方の入力端子を接続し、このオペアンプの他方の入力端子に基準電圧源を接続し、前記オペアンプの出力端子を前記半導体制御素子の制御端子に接続してなり、規定以上の電流が流れようとしたときには、一定の電流に制限する構成としたものである。

また、本発明の電流制限回路は、負荷に接触する測定端子と、前記測定端子を通じて前記負荷に流れる電流を制限する電流制限器とを、前記負荷に配設し、前記電流制限器は、前記測定端子に繋がるラインに制御端子付きの半導体制御素子と電流検出抵抗との直列回路を挿入接続し、前記電流検出抵抗の一端と他端にシャントレギュレータのリファレンスとアノードをそれぞれ接続し、このシャントレギュレータのカソードを前記半導体制御素子の制御端子に接続してなり、規定以上の電流が流れようとしたときには、一定の電流に制限する構成としたものである。

請求項１では、電流検出抵抗の両端間に発生する電圧をトランジスタにより増幅し、この増幅したコレクタ電流によって、半導体制御素子の制御端子における電圧または電流レベルを決定して、当該半導体制御素子の動作を制御する。この場合、トランジスタは利得があり、半導体制御素子を動作させるのに際して、不必要なマージンを持たせる必要もないので、電流検出抵抗の抵抗値を小さくできる。したがって、抵抗値の小さい電流検出抵抗を用いて、電流制限器への印加電圧が変化した場合であっても、負荷を流れる電流が正確に一定になるような領域で、半導体制御素子を動作させることができる。

また、能動素子であるトランジスタの周波数特性に依存して、半導体制御素子をより高速に動作させることができるので、負荷電流が急激に変化する場合であっても、当該負荷電流を直ぐに安定化させることができる。

以上のように、電流制限器が定電流動作を行っている状態において、印加電圧が変化しても、負荷を流れる電流が正確であり、しかも高効率を維持でき、急激な電流変化に対しても追従性に優れた電流制限回路を提供できる。

請求項２では、電流検出抵抗の両端間に発生する電圧が基準電圧源の基準電圧を上回ると、半導体制御素子の制御端子に接続するオペアンプの出力レベルを切換えて、この制御端子の電圧または電流レベルを下げ、半導体制御素子を流れる電流を制限する。この場合、オペアンプは利得があり、半導体制御素子を動作させるのに際して、不必要なマージンを持たせる必要もないので、電流検出抵抗の抵抗値を小さくできる。したがって、抵抗値の小さい電流検出抵抗を用いて、電流制限器への印加電圧が変化した場合であっても、負荷を流れる電流が正確に一定になるような領域で、半導体制御素子を動作させることができる。

また、能動素子であるオペアンプの周波数特性に依存して、半導体制御素子をより高速に動作させることができるので、負荷電流が急激に変化する場合であっても、当該負荷電流を直ぐに安定化させることができる。

しかも、オペアンプに接続する基準電圧源は正確な基準電圧を発生し、半導体制御素子に比べて温度変化に対する安定性が高く、この基準電圧源からの基準電圧と電流検出抵抗の両端間電圧との比較結果に基づいて、半導体制御素子の動作を制御することから、電流制限回路における制限電流が正確になる。そのため、電流制限器として温度変化に起因する定電流性能の不安定さを軽減でき、また定電流性能を向上させることができる。

さらに、例えば負荷の充電用と放電用に、半導体制御素子および電流検出抵抗の直列回路と、オペアンプと、基準電圧源がそれぞれ設けられた構成であっても、正確な上に、温度変化に対する安定性の高い基準電圧を発生する基準電圧源によって、２つの半導体制御素子の性能バラツキに起因したアンバランスを少なくすることができ、負荷の充電時と放電時に同等の定電流特性を得ることができる。

こうして、周囲環境の温度変化に拘らず、安定した定電流性能を維持することができ、複数の半導体制御素子を有する電流制限器であっても、各半導体制御素子の性能バラツキを緩和して、同等の定電流特性を得ることができる。

請求項３では、電流検出抵抗の両端間に発生する電圧が、シャントレギュレータに内蔵する基準電圧源の基準電圧を上回ると、半導体制御素子の制御端子に接続するシャントレギュレータのアノード・カソード間が非導通から導通状態に切換わり、この制御端子の電圧または電流レベルを下げて、半導体制御素子を流れる電流を制限する。この場合、シャントレギュレータは利得があり、半導体制御素子を動作させるのに際して、不必要なマージンを持たせる必要もないので、電流検出抵抗の抵抗値を小さくできる。したがって、抵抗値の小さい電流検出抵抗を用いて、電流制限器への印加電圧が変化した場合であっても、負荷を流れる電流が正確に一定になるような領域で、半導体制御素子を動作させることができる。

また、能動素子であるシャントレギュレータの周波数特性に依存して、半導体制御素子をより高速に動作させることができるので、負荷電流が急激に変化する場合であっても、当該負荷電流を直ぐに安定化させることができる。

しかも、シャントレギュレータに内蔵する基準電圧源は正確な基準電圧を発生し、半導体制御素子に比べて温度変化に対する安定性が高く、この基準電圧源からの基準電圧と電流検出抵抗の両端間電圧との比較結果に基づいて、半導体制御素子の動作を制御することから、電流制限回路における制限電流が正確になる。そのため、電流制限器として温度変化に起因する定電流性能の不安定さを軽減でき、また定電流性能を向上させることができる。

さらに、例えば負荷の充電用と放電用に、半導体制御素子および電流検出抵抗の直列回路と、シャントレギュレータがそれぞれ設けられた構成であっても、正確な上に、温度変化に対する安定性の高い基準電圧を発生する基準電圧源によって、２つの半導体制御素子の性能バラツキに起因したアンバランスを少なくすることができ、負荷の充電時と放電時に同等の定電流特性を得ることができる。

請求項４では、スイッチ素子のスイッチ動作により、負荷との間で電流のやり取りができる状態にならない限り、その負荷に無条件で電流が流れ込んだり、負荷から無条件で電流が流れ出すことはなく、所定のタイミングで負荷との間の電流のやり取りを行なうことが可能になる。そのため、外部からの指令を受けて、所定のタイミングで電流制限を適正に機能させることができる。

請求項５では、測定端子，半導体制御素子およびスイッチ素子が、複数の負荷毎に設けられているので、例えばショートまたはオープンとなっていたり、前工程の容量測定などで不良と判定された負荷に対する電圧印加を遮断して、各負荷への電流供給を容易に個別制御できると共に、負荷に合わせて形状の異なる測定端子を着脱できることから、多種多様の負荷に対応して電流供給を行なうことができる。

請求項６では、電流制限器による電流制限の作動が、検出手段からの検出信号および／または表示器の表示によって容易に判明するので、後処理にも迅速な対応が可能となる。

請求項７では、印加／放電切換器によってラインの一端を電源に接続した状態であっても、スイッチ素子のスイッチ動作によって、第１の半導体制御素子を必要に応じオンすることで、当該第１の半導体制御素子により制限された電流を負荷に供給し、その負荷を充電することが可能になる。また、その後で印加／放電切換器によってラインの一端をグランドに接続し、スイッチ素子のスイッチ動作によって、第２の半導体制御素子を必要に応じオンオフすれば、今度は充電されたそれぞれの負荷に対し、所定のタイミングで放電を行なわせることができる。つまり、電流制限回路から負荷への電流（充電電流）と、負荷から電流制限回路への電流（放電電流）を、個々のスイッチ素子のスイッチ動作により、供給または遮断することができ、外部からの指令を受けて、所定のタイミングで負荷の充電電流および放電電流を適正に制限することができる。しかも、このときの放電電流は第２の半導体制御素子を通って流れるので、充電時のみならず放電時にも適正に電流制限を行なうことができる。

請求項８では、ラインを介して負荷に印加する電圧を緩やかに変化させることができ、負荷への負担を和らげることができる。また、負荷への印加電圧を段階的に変化させて、当該負荷の電気的特性を測定できる。さらに、負荷が容量性素子である場合、負荷の充放電時間を任意に制御することもできる。

以下、添付図面を参照しながら、本発明における好ましい電流制限回路と、この電流制限回路を組み込んだ漏れ電流検査装置の一実施例を詳細に説明する。

図１は、本実施例で採用する電流制限回路１の一実施例を示すものである。同図において、２は正電圧源２Ａと負電圧源２Ｂを有する直流電源、３は所定の電圧Ｖinが印加される負荷で、電流制限回路１は直流電源２と負荷３の間に接続される。また、５は印加／放電切換器としての切換スイッチである。電流制限回路１は、電流制御素子として設けられたＮ型のＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）素子６，７と、抵抗器８〜１１と、ＮＰＮ型トランジスタ１２，１３と、各ＩＧＢＴ素子６，７のコレクタ・エミッタ間に逆並列接続されたダイオード１４，１５と、スイッチ素子としてのフォトカプラ１６，１７からなるスイッチ回路１８と、を備えて構成される。

切換スイッチ５は、一端が常時共通端子５Ａに接続し、他端が後述する制御手段４５からの切換信号を受けて、印加側端子５Ｂ，５Ｃと放電側端子５Ｄの何れか一方に接続する接点５Ｅを備えている。印加側端子５Ｂとアースとの間には直流電源２の正電圧源２Ａが接続され、別な印加側端子５Ｃとアースとの間には直流電源２の負電圧源２Ｂが接続される一方で、放電側端子５Ｄは直接アースに接続される。

切換スイッチ５の共通端子５Ａから負荷３の一端に至る電圧供給ライン間には、ＩＧＢＴ素子６，抵抗器９，抵抗器１０，ＩＧＢＴ素子７が順に挿入接続される。一方のＩＧＢＴ素子６は、そのオン時に直流電源２から負荷３への電流の流れを可能にするもので、また他方のＩＧＢＴ素子７は、そのオン時に負荷３から直流電源２への電流の流れを可能にするものである。

さらに、ＩＧＢＴ素子６のコレクタ・ゲート間には抵抗器８が接続され、またＩＧＢＴ素子７のコレクタ・ゲート間には、別な抵抗器１１が接続される。一方のトランジスタ１２は、そのベースがＩＧＢＴ素子６のエミッタと抵抗器９の接続点に接続され、コレクタがＩＧＢＴ素子６のゲートに接続され、エミッタが抵抗器９，１０の接続点に接続される。また他方のトランジスタ１３は、そのベースがＩＧＢＴ素子７のエミッタと抵抗器１０の接続点に接続され、コレクタがＩＧＢＴ素子７のゲートに接続され、エミッタが抵抗器９，１０の接続点に接続される。

したがって、前記切換スイッチ５の接点５Ｅが印加側端子５Ｂと接している状態で、抵抗器９，１０の接続点、すなわちトランジスタ１２，１３のエミッタどうしの接続点を基準として、ＩＧＢＴ素子６をオンするようなＨ（高）レベルの駆動信号が、このＩＧＢＴ素子６のゲートに供給されれば、直流電源２の正電圧源２Ａから、ＩＧＢＴ素子６，抵抗器９，抵抗器１０，ダイオード１５を通して、負荷３に電流が流れ、当該負荷３に正電圧が印加されて正充電される。また、切換スイッチ５の接点５Ｅを印加側端子５Ｃに接触させた状態で、ＩＧＢＴ素子７をオンするようなＨレベルの駆動信号が、このＩＧＢＴ素子７のゲートに供給されれば、負荷３から、ＩＧＢＴ素子７，抵抗器１０，抵抗器９，ダイオード１４を通して、直流電源２の負電圧源２Ｂに電流が流れ、負荷３に逆電圧が印加されて逆充電される。さらに、正充電または逆充電された負荷３を放電する場合は、切換スイッチ５の接点５Ｅを放電側端子５Ｄに接触させ、ＩＧＢＴ素子６をオンすると、逆充電された負荷３が放電し、ＩＧＢＴ素子７をオンすると、正充電された負荷３が放電するようになっている。

前記スイッチ回路１８は、発光素子１６Ａと受光素子１６Ｂとを組み合わせたフォトカプラ１６と、別な発光素子１７Ａと受光素子１７Ｂとを組み合わせたフォトカプラ１７とからなる。発光ダイオードからなる各発光素子１６Ａ，１７Ａは、後述する制御手段４５からの制御信号が供給される入力端子１９Ａ，１９Ｂ間に接続される。また、フォトトランジスタからなる受光素子１６Ｂ，１７Ｂのエミッタは、共にトランジスタ１２，１３のエミッタどうしの接続点に接続されると共に、受光素子１６Ｂのコレクタはトランジスタ１２のコレクタに接続され、受光素子１７Ｂのコレクタはトランジスタ１３のコレクタに接続される。

そのためここでは、制御手段４５から制御信号が与えられ、各フォトカプラ１６，１７の発光素子１６Ａ，１７Ａに電流が流れると、対応する受光素子１６Ｂ，１７Ｂがオンし、ＩＧＢＴ素子６，７のゲートがＬレベルに駆動されることによって、これらのＩＧＢＴ素子６，７が共にオフして、電流制限回路１と負荷３との間の電流の流れが遮断される。一方、制御手段４５からの制御信号が途絶えると、発光素子１６Ａ，１７Ａに電流が流れず、対応する受光素子１６Ｂ，１７Ｂはオフ状態となるので、抵抗器８，１１を通じてＩＧＢＴ素子６，７のゲートにそれぞれＨレベルの駆動信号が与えられれば、これらのＩＧＢＴ素子６，７はオンし、電流制限回路１と負荷３との間で電流の流れが可能になる。つまり、ここでの抵抗器８，１１は、スイッチ回路１８がＩＧＢＴ素子６，７から切り離されている時に、ＩＧＢＴ素子６，７をオンするための駆動信号をそのゲートに供給するゲート電圧生成素子に相当する。

前記抵抗器９，１０は、負荷３を流れる電流を検出する電流検出器として作用する。負荷３を流れる電流は、抵抗器９，１０の両端間電圧として検出されるが、この電圧が所定値以上に達すると、トランジスタ１２，１３が動作し始めて、前記電圧供給ラインに接続した各ＩＧＢＴ素子６，７のゲート電圧を低下させ、これらのＩＧＢＴ素子６，７の間に所定値以上の電流が流れないように、ＩＧＢＴ素子６，７を制御する。このように、トランジスタ１２，１３はＩＧＢＴ素子６，７のゲート電圧を調整する制御素子に相当し、またＩＧＢＴ素子６，７は、負荷３の電流を所定値以下に制限する電流制限器として作用する。

そして、負荷３を充電するに際し、切換スイッチ５の接点５Ｅが印加側端子５Ｂと接している状態で、入力端子１９Ａ，１９Ｂ間の制御信号が遮断されると、受光素子１６Ｂ，１７Ｂは何れもオフ状態となり、スイッチ回路１８が電流制限回路１から切り離される。このとき、少なくとも直流電源２の正電圧源２Ａから抵抗器８を通じてＩＧＢＴ素子６のゲートに駆動信号が与えられ、ＩＧＢＴ素子６がターンオンする。そのため、直流電源２から、ＩＧＢＴ素子６，抵抗器９，抵抗器１０，ダイオード１５を通して、負荷３に電流が流れる。

ここで、負荷３に電流を供給した直後や、負荷３が短絡状態にあると、当該負荷３に対して大きな電流が流れ込もうとするが、この場合は抵抗器９の両端間がトランジスタ１２を動作させ始める電圧に上昇し、それ以上の電流を負荷３に流そうとしても、ＩＧＢＴ素子６のゲート電圧を下げるように動作する。したがって、ＩＧＢＴ素子６ひいては負荷３に流れる電流は所定値以下に制限される。

また、一定時間が経過した後に、入力端子１９Ａ，１９Ｂ間に制御信号を供給すれば、今度は受光素子１６Ｂ，１７Ｂが何れもオンし、ＩＧＢＴ素子６，７は共にオフ状態となって、負荷３への電流供給は遮断される。

こうして、負荷３への検査のために負荷３を充電した後に、切換スイッチ５の接点５Ｅを放電側端子５Ｄと接触させ、再び入力端子１９Ａ，１９Ｂ間への制御信号の供給を遮断すると、受光素子１６Ｂ，１７Ｂは何れもオフ状態となり、スイッチ回路１８が電流制限回路１から切り離される。すると、今度は負荷３の両端間に発生する電圧によって、抵抗器１１を通じてＩＧＢＴ素子７のゲートに駆動信号が与えられ、このＩＧＢＴ素子７がターンオンする。そのため、負荷３から、ＩＧＢＴ素子７，抵抗器１０，抵抗器９，ダイオード１４を通して、グランドに電流が流れ、負荷３は放電する。

このとき、負荷３から電流制限回路１に大きな電流が流れ込もうとすると、抵抗器１０の両端間がトランジスタ１３を動作させ始める電圧に上昇し、それ以上の電流が電流制限回路１に流れ込もうとして、ＩＧＢＴ素子７のゲート電圧を下げるように動作する。したがって、ここでもＩＧＢＴ素子７ひいては負荷３から流れ込む電流は所定値以下に制限される。

やがて、負荷３が完全に放電した後に、入力端子１９Ａ，１９Ｂ間に制御信号を供給すれば、受光素子１６Ｂ，１７Ｂが何れもオンし、ＩＧＢＴ素子６，７は共にオフ状態となる。ここで、切換スイッチ５の接点５Ｄが印加側端子５Ｂと接するように切換わっても、入力端子１９Ａ，１９Ｂ間に制御信号が供給され続けている限り、負荷３に無条件で電流が供給されるのを防止できる。

なお、上記構成では、直流電源２の電圧に合せて抵抗器８，１１の抵抗値を適切に選択する必要があり、直流電源２の電圧が大きく変化する場合には、適切な抵抗値の選択が困難な場合もある。このような場合、抵抗器８，１１に代えて、定電流素子や定電流回路を使用することができる。

また、別な変形例として、図２に示すようにフォトカプラ１６の受光素子として太陽電池（光電素子）１６Ｃを用いたものを、前述のフォトカプラ１６，１７に代えて使用してもよい。この場合のスイッチ回路１８は、単独のフォトカプラ１６で構成され、太陽電池（光電素子）１６Ｃの一端はトランジスタ１２，１３のエミッタどうしの接続点に接続され、太陽電池（光電素子）１６Ｃの他端はトランジスタ１２，１３のコレクタに接続される。そして、入力端子１９Ａ，１９Ｂ間に制御信号が供給され、フォトカプラ１６の発光素子１６Ａに電流が流れると、太陽電池１６Ｃが電圧を発生して、ＩＧＢＴ素子６，７のゲートに駆動電圧が与えられ、これらのＩＧＢＴ素子６，７がオンする。一方、前記制御信号の供給が途絶え、フォトカプラ１６の発光素子１６Ａに電流が流れなくなると、太陽電池１６Ｃが電圧を発生しなくなり、ＩＧＢＴ素子６，７は何れもオフする。ここでは、直流電源２や負荷３ではなく、太陽電池１６ＣがＩＧＢＴ素子６，７をオンにする電源として作用するので、図１に示す抵抗器８，１１を不要にでき、またフォトカプラ１６が一つで済む利点もある。

その他、フォトカプラ１６,１７に代わり、これに類する素子、例えばフォトＭＯＳＦＥＴなどを使用することもできる。

図１や図２の回路例では、負荷３に加わる電圧が大きく変化する場合があるため、これに対応できるように、スイッチ回路１８はフォトカプラ１６，１７のような電気的に絶縁機能を有するスイッチ素子を使用しているが、図３に示す非絶縁のスイッチ素子を用いることも可能である。ここでは、スイッチ素子としてＮＰＮ型のトランジスタ６５，６６を用いており、トランジスタ６５のベースと入力端子１９Ａとの間には抵抗６７が接続され、このトランジスタ６５のコレクタがＩＧＢＴ素子６のベースに接続されると共に、トランジスタ６６のベースと入力端子１９Ａとの間には抵抗６８が接続され、このトランジスタ６６のコレクタがＩＧＢＴ素子７のベースに接続され、各トランジスタ６５，６６のエミッタがアースに接続される。

そして、入力端子１９Ａ，１９Ｂ間に制御信号が供給されると、抵抗６７，６８を通して各トランジスタ６５，６６がオンし、ＩＧＢＴ６，７がオフ状態になる一方で、前記制御信号の供給が遮断されると、トランジスタ６５，６６はオフし、スイッチ回路１８がＩＧＢＴ素子６，７から切り離されて、抵抗器８，１１を通じてＩＧＢＴ素子６，７のゲートにそれぞれ駆動信号が与えられれば、これらのＩＧＢＴ素子６，７がオンするようになる。

なお、この図３の回路例では、負荷３に加わる電圧が高いと、それに見合う高耐圧な素子や、大きな消費電力に耐えうる素子を使用する必要があるが、負荷３に加わる電圧が低く、さほど変化しない場合には効果的である。

また、ＩＧＢＴ素子６，７に代わる各種半導体制御素子（トランジスタ，ＭＯＳＦＥＴなど）を用いてもよい。

本実施例における電流制限回路１は、直流電源２から負荷３への電圧印加時と、負荷３の放電時において、前記電圧供給ラインを流れる電流の向きが逆になることから、ＩＧＢＴ素子６，７や、抵抗器８〜１１や、トランジスタ１２，１３や、ダイオード１４，１５が、何れも対を成して最小の部品数で設けられている。また、負荷３の充電時に正方向の電流が電圧供給ラインに流れるように、電流制限回路１を機能させるＩＧＢＴ素子６およびダイオード１５と、負荷３の放電時に逆方向の電流が電圧供給ラインに流れるように、電流制限回路１を機能させるＩＧＢＴ素子７およびダイオード１４が、別々に設けられており、ＩＧＢＴ素子６のゲートに駆動信号を与えた場合と、ＩＧＢＴ素子７のゲートに駆動信号を与えた場合で、負荷３の充放電動作を明確に区別することができる。

なお、電流供給ラインを流れる電流が片方向に限られる場合には、本実施例で示すような対をなす構成とする必要はなく、本実施例の半分の構成とすることができる。

図４は、図１に示す電流制限回路１を組み込んだ漏れ電流検査装置の回路図である。同図において、前述した負荷３として、ここでは縦列と横行の区分に分けられたパレット２０の挿入孔５１（図５参照）に挿入可能なチップ部品のコンデンサ２１が用いられる。電流制限回路１の出力端１Ａは、コンデンサ２１の一方の電極に接触する測定端子２２Ａに直接接続される。また、３１はコンデンサ２１の漏れ電流を検出する漏れ電流検出回路で、この漏れ電流検出回路３１の入力端３１Ａと、コンデンサ２１の他方の電極に接触する測定端子２２Ｂは直接接続される。

漏れ電流検出回路３１は、反転増幅回路４１を構成するオペアンプ３２および抵抗器３３〜３６と、各抵抗器３４〜３６とそれぞれ直列回路を成すスイッチ３７〜３９と、一つまたは複数の並列接続されたコンデンサ４０と、を備えて構成される。抵抗器３３は、電流検出回路３１の入力端３１Ａとオペアンプ３２の反転入力端子との間に接続され、このオペアンプ３２の反転入力端子と出力端子との間に、抵抗器３４とスイッチ３７，抵抗器３５とスイッチ３８，抵抗器３６とスイッチ３９の各直列回路が、並列に接続される。また、オペアンプ３２の非反転入力端子と、漏れ電流検出回路３１の出力側接地端子４３は、何れもアースに接続され、オペアンプ３２の出力端子が電流検出回路３１の検出端子４２に接続される。

そして、外部からの操作スイッチ（図示せず）により、スイッチ３７〜３９の何れかを選択的にオンすると、そのスイッチ３７〜３９と直列に接続される抵抗器３４〜３６が、オペアンプ３２の反転入力端子と出力端子との間に繋がって、その繋がった抵抗器３４〜３６と別な抵抗器３３とにより段階的に決まる増幅度で、漏れ電流検出回路３１の入力端３１Ａに発生する電圧が増幅される。この増幅した電圧はオペアンプ３２の出力端子に発生し、電流検出回路３１の検出端子４２と出力側接地端子４３との間に、コンデンサ２１の漏れ電流に相当するアナログ検出信号Ｖoutとして取り出される。

なお、上記漏れ電流検出回路３１において、抵抗器３４〜３６およびスイッチ３７〜３９の数は、実施例中のものに限定されず、一つまたは複数の使用が可能である。また、スイッチ３７〜３９を不要とし、抵抗器３４〜３６を可変抵抗で構成してもよい。実施例中における各抵抗器３４〜３６は、スイッチ３７〜３９のいずれか一つがオンされることを考慮して、各々異なる抵抗値を有しているが、スイッチ３７〜３９を複数同時にオンできれば、同じ抵抗値であっても構わない。

４５は、漏れ電流検査装置全体の動作を監視制御する制御手段であって、これはコンデンサ２１の前工程での検査結果や、前記漏れ電流検出回路３１からのアナログ検出信号Ｖoutを分析して、電流制限回路１に所定のタイミングで切換信号や制御信号を供給するものである。この制御手段４５は、例えば前記アナログ検出信号Ｖoutをデジタル検出信号に変換するＡ／Ｄ変換器と、このＡ／Ｄ変換器からのデジタル検出信号および前工程のコンデンサ容量検査装置からのコンデンサ容量値に相当する検査信号を受けて、スイッチ回路１８に制御信号を供給するパーソナルコンピュータなどの信号処理装置とにより構成される。

制御手段４５はソフトウェア上の機能として、コンデンサ容量検査装置からのコンデンサ容量値が、正常な所定範囲内の値でなければ、切換スイッチ５の接点５Ｅの位置に拘らず、ＩＧＢＴ６，７をオンしないようにスイッチ回路１８を制御し、不良品であるコンデンサ２１への不必要な電圧（電流）供給を回避する一方で、前記コンデンサ容量値が正常な所定範囲内の値であれば、切換スイッチ５の接点５Ｅを印加側端子５Ｂに接触させる切換信号を出力した後に、ＩＧＢＴ６をオンにしてコンデンサ２１への電圧印加を行なわせるように、スイッチ回路１８を制御する第１の判別部４６と、前記コンデンサ２１への電圧印加を行なわせた後に、漏れ電流検出回路３１から得られるアナログ検出信号Ｖoutが、一定時間を経過しても変化がなければ、その時点でアナログ検出信号Ｖoutの監視を中止して、コンデンサ２１がショート（短絡）またはオープン（開放）の何れかであるかを判断し、それ以後のコンデンサ２１への不必要な電圧供給を遮断するようにスイッチ回路１８を制御する一方で、前記アナログ検出信号Ｖoutが一定時間を経過した後に変化していれば、そのままコンデンサ２１への電圧供給を継続してアナログ検出信号Ｖoutの監視を行なうことで、コンデンサ２１の漏れ電流値を測定する第２の判別部４７と、第２の判定部４７がコンデンサ２１の漏れ電流値を測定した後に、切換スイッチ５の接点５Ｅを放電側端子５Ｄ側に当接させる切換信号を出力すると共に、ＩＧＢＴ７をオンにしてコンデンサ２１を放電させるようにスイッチ回路１８を制御する放電制御部４８と、を備えている。

次に、漏れ電流検査装置の機構的な特徴を、図５および図６に基づいて説明する。同図において、５１は平板状のパレット２０に複数形成されたコンデンサ２１の挿入孔であり、これは前述したように、縦列と横行に区画して各々形成される。また、パレット２０は、ステージＳの検査測定を行なう部位に移動し停止保持される。挿入孔５１はパレット２０の厚み方向に貫通して形成されるが、その下側に位置して、パレット２０には導電性部材からなる電極片５２が配設される。これにより、挿入孔５１の中に挿入されたコンデンサ２１は、その下面が電極片５２に当接し、挿入孔５１内に保持される。なお、５２Ａは電極片５２の略中心部に形成した空気穴で、検査後にこの空気穴５２Ａから挿入孔５１に圧縮空気を送り込むことで、各コンデンサ２１をパレット２０から排出できるようになっている。

前記パレット２０の上面に対向して、多数の測定端子２２Ａを配置した上側プレート５４が上下動可能に設けられる共に、パレット２０の下面に対向して、別な多数の測定端子２２Ｂを配置した下側プレート５６が上下動可能に設けられる。これらの測定端子２２Ａ，２２Ｂは、各挿入孔５１に対向する位置にそれぞれ設けられており、好ましくはコンデンサ２１の形状に合わせて、複数種の測定端子２２Ａ，２２Ｂの中から、特定の種類の測定端子２２Ａ，２２Ｂが選択され、それぞれプレート５４，５６に着脱できるようになっている。本実施例では、２８８個のコンデンサ２１を一度に検査するために、２８８個の挿入孔５１がパレット２０に設けられており、これに対応して２８８個の対をなす測定端子２２Ａ，２２Ｂが、プレート５４，５６にそれぞれ取付けられている。

パレット２０の上側において、６１は前述した電流制限回路１の各素子が搭載される配線基板で、ここでは、測定端子２２Ａと同数の電流制限回路１が実装される。ニードルピンとしての測定端子２２Ａは、上側プレート５４を貫通して、各電流制限回路１と直接接続される。また配線基板６１は、上側プレート５４の上面に取付けられる。

また、パレット２０の下側において、７１は前述した漏れ電流検出回路３１の各素子が搭載される配線基板で、ここでは、測定端子２２Ｂと同数の漏れ電流検出回路３１が実装される。ニードルピンとしての測定端子２２Ｂは、下側プレート５６を貫通して、各漏れ電流検出回路３１と直接接続される。また配線基板７１は、下側プレート５６の下面に取付けられる。

なお、コンデンサ２１との接触の際に測定端子２２Ａ，２２Ｂに力が掛かる場合には、配線基板６１，７１の他に、各測定端子２２Ａ，２２Ｂを保持するためのプレート５４，５６が必要となるが、測定端子２２Ａ，２２Ｂに力が掛からない場合には、図５においてプレート５４，５６を不要にできる。但し、プレート５４，５６を設けていると、検査対象となるコンデンサ２１の形状に応じて、異なる長さや径の測定端子２２Ａ，２２Ｂを簡単に着脱できる利点がある。

図４において、電流制限回路１と、測定端子２２Ａ，２２Ｂと、漏れ電流検出回路３１は、検査すべきコンデンサ２１と同じ数だけ用意されているが、直流電源２と切換スイッチ５は複数の電流制限回路１に共通して設けられている。また、制御手段４５は、検査すべきコンデンサ２１毎にその機能が設けられていて、各スイッチ回路１８のフォトカプラ１６に、前記制御信号が個別に供給されるようになっているが、切換スイッチ５への切換信号の出力は、漏れ電流の検査を開始する時点と、前記第２の判別部４７の全てが、対応するコンデンサ２１のショート／オープンの判定若しくは漏れ電流値の測定を終了した時点で、切換わるようになっている。

ここで注目すべき点は、測定端子２２Ａの直上に、コンデンサ２１に所定の電圧を印加する電圧印加回路としての電流制限回路１を配置し、別な測定端子２２Ｂの直下に、コンデンサ２１の一定時間経過後における充放電電圧から、コンデンサ２１の漏れ電流を計測する漏れ電流検出回路３１を配置したことにある。すなわち各々の電流制限回路１は、対向する測定端子２２Ａの垂直線上に位置して、配線基板６１に縦列と横行に区画して配置され、また漏れ電流検出回路３１も、対向する測定端子２２Ｂの垂直線上に位置して、配線基板７１に縦列と横行に区画して配置される。また、このような配置を、配線基板６１，７１の限られた表面上で容易に可能にするために、図１に示す電流制限回路１の少なくとも主回路部（ＩＧＢＴ素子６，７、抵抗器８〜１１、トランジスタ１２，１３、ダイオード１４，１５）をワンパッケージの集積素子８１で構成し、漏れ電流検出回路３１もその全体をワンパッケージの集積素子８２で構成する。集積素子８１は、電流制限回路１の出力端１Ａに相当する接続部を含み、また集積素子８２は、漏れ電流検出回路３１の入力端３１Ａに相当する接続部を含んでいる。こうすることで、測定端子２２Ａの基端を、測定端子２２Ａの直上で電流制限回路１に接続できると共に、測定端子２２Ｂの基端も、測定端子２２Ｂの直下で漏れ電流検出回路３１に接続でき、それによりインピーダンス変換をプローブである測定端子２２Ａ，２２Ｂの側に持たせたアクティブプローブとしての機能を発揮できる。

なお、別な変形例として、パレット２０の上側に測定端子２２Ｂと漏れ電流検出回路３１を配置し、パレット２０の下側に測定端子２２Ａと電流制限回路１を配置してもよい。

次に、上記構成についてその作用を説明する。コンデンサ２１の漏れ電流を検査する場合には、予め前工程で、パレット２０の各挿入孔５１に、検査対象となるコンデンサ２１を一つずつ挿入したものを、ステージＳの検査測定を行なう部位に移動させる。各測定端子２２Ａ，２２Ｂに対応する位置に、パレット２０の挿入孔５１が移動したことを位置センサ（図示せず）などで検出すると、制御手段４５は、モータなどを含む駆動機構を利用して、上側プレート５４と下側プレート５６を、何れもパレット２０に近づく方向に移動させる。

漏れ電流を検査する工程では、予め制御手段４５からの切換信号により、切換スイッチ５の接点５Ｅが印加側端子５Ｃと接しているが、測定端子２２Ａ，２２Ｂがコンデンサ２１の電極に接触するまでは、入力端子１９Ａ，１９Ｂ間に制御信号が供給されているので、受光素子１６Ｂ，１７Ｂが何れもオンし、ＩＧＢＴ素子６，７のゲート電位は、トランジスタ１２，１３のエミッタ電位と等しくなる。そのため、ＩＧＢＴ素子６，７はいずれもオフ状態となり、直流電源２から電流制限回路１を通して無条件で各コンデンサ２１に電流が流れ込むのを、フォトカプラ１６のスイッチ機能により防止することができる。

やがて、測定端子２２Ａ，２２Ｂがコンデンサ２１の上部電極と下部電極に接触するようになると、制御手段４５を構成する第１の判別部４６は、接触検知センサ（図示せず）からの検出信号を受けて、前工程で検査したコンデンサ容量検査装置によるコンデンサ２１の容量値が正常な所定範囲内の値にあるか否かを判断する。そして、対応するコンデンサ２１の容量値が正常な所定範囲内であれば、第１の判別部４６は入力端子１９Ａ，１９Ｂ間に制御信号を供給しなくなり、フォトカプラ１６，１７を共にオフにする。こうなると、ＩＧＢＴ素子６をターンオンする駆動信号が直流電源２から抵抗器８を通して供給され、直流電源２から、ＩＧＢＴ素子６，抵抗器９，抵抗器１０，ダイオード１５を通して、コンデンサ２１に電流が流れる。また、このときコンデンサ２１に流れ込む電流によって、抵抗器９の両端間電圧が上昇してトランジスタ１２が動作し始めると、それ以上の電流が負荷３に流れないように、ＩＧＢＴ素子６のゲート電圧を下げる。これにより、ＩＧＢＴ素子６ひいては負荷３に流れる電流は所定値以下に制限される。

なお、測定端子２２Ａ，２２Ｂがコンデンサ２１の電極に接触したか否かを検知する接触検知センサは、各電流制限回路１毎に設けられる。したがって、パレット２０にコンデンサ２１が収容されていなかったり、コンデンサ２１の不良などで接触を検知できない場合は、それに対応する電流制限回路１から電流が供給されることはない。また、個々のコンデンサ２１について、それに対応する第１の判別部４６が、コンデンサ２１の容量値について良否の判別を行ない、コンデンサ２１の容量値が正常な所定範囲内になければ、同様にＩＧＢＴ素子６がオンできないように、制御信号を供給し続ける。そのため、容量値が不良であると判断されたコンデンサ２１に対しては、電流制限回路１から電流が供給されることはなく、コンデンサ２１への電圧印加を容易に個別制御できる。これも、電流制限回路１にスイッチ回路１８を組み込んだことによる効果である。

こうして、特定のコンデンサ２１に電圧が印加されると、そのコンデンサ２１がショートまたはオープンしていない限り、充電直後はプラス側で最大となり、以後は時間の経過と共に指数関数的に減衰してゼロに近似するような充電電流がコンデンサ２１に流れる。このとき前記抵抗器９，１０は、充電直後におけるコンデンサ２１への過大な充電電流を制限するように機能する。測定端子２２Ｂに発生する電圧Ｖ１は、図１２で示したような曲線を辿ってゼロに近づいてゆくが、コンデンサ２１の漏れ電流によって完全にはゼロにならない。よって、スイッチ回路１８への制御信号の供給を遮断した後、一定時間が経過してからの電圧Ｖ１を漏れ電流検出回路３１の反転増幅回路４１で増幅し、その値すなわちアナログ検出信号Ｖoutを前記制御手段４５の第２の判別部４７で測定すれば、コンデンサ２１の漏れ電流を計測することができる。

一方、第２の判別部４７は、第１の判別部４６がコンデンサ２１への電圧印加を行なわせる制御信号を出力した後に、漏れ電流検出回路３１から得られるアナログ検出信号Ｖoutの電圧レベルが、通常では指数関数的に低下する一定時間を経過しても０Ｖのままであれば、そのコンデンサ２１がオープンしていると判断し、また前記一定時間が経過しても電圧印加直後と同じ値であれば、そのコンデンサ２１がショートしていると判断して、直ちに当該コンデンサ２１への電圧印加を遮断するようにスイッチ回路１８のフォトカプラ１６，１７をオンにする。こうなると、ＩＧＢＴ素子６がターンオフし、ショートやオープンと判断されたコンデンサ２１への電圧供給を、個別に遮断制御することができる。これも、電流制限回路１にスイッチ回路１８を組み込んだことによる効果である。

やがて、第２の判別部４７によりショートやオープンと判断されなかった全てのコンデンサ２１について、その漏れ電流の計測が完了すると、制御手段４５の放電制御部４８は切換スイッチ５の接点５Ｅを放電側端子５Ｄ側に当接させると共に、電流制限回路１のスイッチ回路１８に対して、コンデンサ２１を放電するために制御信号の供給を遮断する。この制御信号の供給遮断は、各スイッチ回路１８に時間差をおいて行なってもよい。これにより、負荷３から抵抗器１１を通してＩＧＢＴ素子７にＨレベルの駆動信号が供給される。そのため、当該ＩＧＢＴ素子６はターンオンし、コンデンサ２１から、ＩＧＢＴ素子７，抵抗器１０，抵抗器９，ダイオード１４を通してグランドに電流が流れ、コンデンサ２１の蓄積エネルギーが抵抗器９，１０で消費される。

その後、コンデンサ２１が完全に放電する時間に達すると、制御手段４５は対応する電流制限回路１のスイッチ回路１８に対して、コンデンサ２１の放電終了を知らせるための制御信号を出力する。これによりフォトカプラ１６，１７がオンし、ＩＧＢＴ素子６，７はオフ状態となる。

漏れ電流を検査した全てのコンデンサ２１に対して、電流制限回路１を通じてコンデンサ２１の放電が完了すると、制御手段４５は前記駆動機構を利用して、上側プレート５４と下側プレート５６を、何れもパレット２０から離れる方向に移動させる。そして、これらの上側プレート５４と下側プレート５６は所定の位置にまで離れると、空気穴５２Ａから挿入孔５１に圧縮空気が送り込まれ、コンデンサ２１は良品と不良品とに選別されてパレット２０から排出される。

この一連の動作で、電流制限回路１や漏れ電流検出回路３１は、コンデンサ２１の電極に接触する測定端子２２Ａ，２２Ｂの直上もしくは直下に対向して配置できるように、電流制限回路１の出力端１Ａを有する集積素子８１や、漏れ電流検出回路３１の入力端３１Ａを有する集積素子８２によって集積化されているので、電流制限回路１や漏れ電流検出回路３１とコンデンサ２１の電極との間の長さを最小にすることができ、そこからの外来ノイズの侵入を効果的に抑制若しくは無くすことができる。これにより、複数のコンデンサ２１の漏れ電流を同時に検査するものであっても、漏れ電流の測定時にノイズの影響を大幅に排除できる。一例として、低減できるノイズの振幅は、従来のものに比べて１０分の１以下に抑制できた。

なお、上記検査は負荷３を正充電する場合について説明したが、切換スイッチ５の接点５Ｅを別な印加側端子５Ｃに接触させることで、負荷３を逆充電した検査も同様に行なうことができる。

また、図１〜図３に示す電流制限回路１は、負荷３に接触する測定端子２２Ａと、測定端子２２Ａを通じて負荷３に流れる電流を制限する電流制限器４とを、負荷３に配設したものにおいて、特に電流制限器４が、測定端子２２Ａに繋がるラインすなわち充放電ラインに、制御端子（ゲート）付きの半導体制御素子であるＩＧＢＴ素子６，７と電流検出抵抗９，１０との直列回路を挿入接続し、電流検出抵抗９，１０の一端と他端にトランジスタ１２，１３のベースとエミッタをそれぞれ直接接続し、このトランジスタ１２，１３のコレクタをＩＧＢＴ素子６，７のゲートに直接接続して構成される。そしてこの場合の電流制限器４は、規定以上の負荷電流が流れようとしたときには、これを一定の負荷電流に制限する構成となっており、例えば図１及び図３における直流電源２若しくは負荷３や、図２における太陽電池１６Ｃから、ＩＧＢＴ素子６，７のゲートに駆動信号が与えられている状態で、電流検出抵抗９，１０の両端間電圧が増加（または減少）するに従って、ＩＧＢＴ素子６，７のゲート電圧レベルを下げ（または上げ）、ＩＧＢＴ素子６，７のコレクタからエミッタを流れる電流を制限している。

ここで電流制限器４として、特に負荷３の充電時に電流制限を行なうＩＧＢＴ素子６，電流検出抵抗９，トランジスタ１２の各構成について着目すると、電流制限器４は、電流検出抵抗９の両端間に発生する電圧をトランジスタ１２により増幅し、この増幅したトランジスタ１２のコレクタ電流によって、ＩＧＢＴ素子６の制御端子における電圧レベルを決定して、ＩＧＢＴ素子６の動作を制御する。この場合、トランジスタ１２は利得があり、ＩＧＢＴ素子６を動作させるのに際して、従来例のように電流検出抵抗９の両端間電圧を高くするような不必要なマージンを持たせる必要もないので、電流検出抵抗９としての抵抗値を小さくできる。したがって、抵抗値の小さい電流検出抵抗９を用いて、電流制限器４への印加電圧が変化した場合であっても、負荷３を流れる電流が正確に一定になるような領域で、ＩＧＢＴ素子６を動作させることができる。

また、能動素子であるトランジスタ１２の周波数特性に依存して、ＩＧＢＴ素子６をより高速に動作させることができる。実際、トランジスタ１２の電流利得遮断周波数は５０ＭＨｚ程度であり、負荷３を流れる電流が急変した時の追従性はμｓのオーダーに改善される。したがって、負荷電流が急激に変化する場合であっても、当該負荷電流を直ぐに安定化させることができる。

なお、ＩＧＢＴ素子６に代わって例えばＭＯＳＦＥＴを用いた場合、トランジスタ１２を設けない構成では、制御端子であるゲートと電流検出抵抗９の一端に接続するソースとの間に存在する寄生容量と、電流検出抵抗９とによる時定数回路によって、負荷電流の急変時に大きな突入電流が発生する。こうした突入電流を回避するために、電流検出抵抗９の他端とＭＯＳＦＥＴのゲートとの間に、スピードアップ用のコンデンサを挿入接続することが考えられるが、本実施例ではそうしたコンデンサを介在させる必要はなく、トランジスタ１２の周波数特性によって、負荷電流の急変時における追従性を向上させることができる。

そしてこれは、負荷３の放電時に電流制限を行なうＩＧＢＴ素子７，電流検出抵抗１０，トランジスタ１３の各構成についても、同じことがいえる。

ここで、電流制限器４としての別な変形例を、図７及び図８に基づき説明する。先ず、図７の回路例について説明すると、ここでの電流制限器４は、前記トランジスタ１２に代わって基準電圧源７３とオペアンプ７４が組み込まれ、またトランジスタ１３に代わって基準電圧源７５とオペアンプ７６が組み込まれている。

より具体的には、オペアンプ７４の反転入力端子がＩＧＢＴ素子６のエミッタと電流検出抵抗９の一端との接続点に直接接続され、電流検出抵抗９の基準となる他端と、オペアンプ７４の非反転入力端子との間に、正確で安定した基準電圧を発生する外付けの基準電圧源７３が挿入接続される。また、オペアンプ７４の出力端子は、ＩＧＢＴ素子６の制御端子であるゲートに直接接続される。

同様に、オペアンプ７６の反転入力端子がＩＧＢＴ素子７のエミッタと電流検出抵抗１０の一端との接続点に接続され、電流検出抵抗１０の基準となる他端と、オペアンプ７６の非反転入力端子との間に、正確で安定した基準電圧を発生する外付けの基準電圧源７５が挿入接続される。また、オペアンプ７６の出力端子は、ＩＧＢＴ素子７の制御端子であるゲートに直接接続される。

そしてここでは、充放電ラインを流れる電流に応じて発生する電流検出抵抗９の両端間電圧と、基準電圧源７３からの基準電圧が、オペアンプ７４により比較される。そして、電流検出抵抗９の両端間電圧が基準電圧源７３からの基準電圧を上回らない限り、オペアンプ７４の出力端子にはＨレベルの検出信号が発生し、スイッチ回路１８がＩＧＢＴ素子６から切り離されている状態で、ＩＧＢＴ素子６のゲート電圧はＨレベルを維持する。これに対して、電流検出抵抗９の両端間電圧が基準電圧源７３からの基準電圧を上回ると、オペアンプ７４の出力端子にＬ（低）レベルの検出信号が発生するので、ＩＧＢＴ素子６のゲート電圧は低下し、充放電ラインを流れる電流が制限される。こうした一連の動作は、ＩＧＢＴ素子７と電流検出抵抗１０の直列回路に接続した基準電圧源７５とオペアンプ７６についても、同じことがいえる。

なお、図７の回路例において、スイッチ回路１８を図２や図３の回路構成に置き換えてもよい。

このように、図７に示す電流制限器４は、充放電ラインにＩＧＢＴ素子６，７と電流検出抵抗９，１０との直列回路を挿入接続し、電流検出抵抗９，１０の一端にオペアンプ７４，７６の一方の入力端子（反転入力端子）を接続し、このオペアンプ７４，７６の他方の入力端子（非）反転入力端子）に基準電圧源７３，７５を接続し、オペアンプ７４，７６の出力端子をＩＧＢＴ素子６，７のゲートに接続して構成している。そしてこの場合の電流制限器４も、規定以上の負荷電流が流れようとしたときには、これを一定の負荷電流に制限する構成となっており、具体的には、ＩＧＢＴ素子６，７のゲートに駆動信号が与えられている状態で、電流検出抵抗９，１０の両端間電圧が基準電圧源７３，７５の基準電圧を上回ると、ＩＧＢＴ素子６，７のゲート電圧レベルを下げ、ＩＧＢＴ素子６，７のコレクタからエミッタを流れる電流を制限するようになっている。

ここで電流制限器４として、特に負荷３の充電時に電流制限を行なうＩＧＢＴ素子６，電流検出抵抗９，基準電圧源７３，オペアンプ７４の各構成について着目すると、電流制限器４は、電流検出抵抗９の両端間に発生する電圧が基準電圧源７３の基準電圧を上回ると、ＩＧＢＴ素子６のゲートに接続するオペアンプ７４の出力レベルを切換えて、このＩＧＢＴ素子６のゲート電圧レベルを下げ、当該ＩＧＢＴ素子６を流れる電流を制限する。この場合、オペアンプ７４には利得があり、ＩＧＢＴ素子６を動作させるのに際して、従来例のように電流検出抵抗９の両端間電圧を高くするような不必要なマージンを持たせる必要もないので、電流検出抵抗９としての抵抗値を小さくできる。したがって、抵抗値の小さい電流検出抵抗９を用いて、電流制限器４への印加電圧が変化した場合であっても、負荷３を流れる電流が正確に一定になるような領域で、ＩＧＢＴ素子６を動作させることができる。

また、能動素子であるオペアンプ７４の周波数特性に依存して、ＩＧＢＴ素子６をより高速に動作させることができる。実際、オペアンプ７４の利得が１になる周波数は１０ＭＨｚ程度であり、負荷３を流れる電流が急変した時の追従性はμｓのオーダーに改善される。したがって、負荷電流が急激に変化する場合であっても、当該負荷電流を直ぐに安定化させることができる。

さらに、オペアンプ７４に接続する基準電圧源７３は正確な基準電圧を発生し、ＩＧＢＴ素子６に比べて温度変化に対する安定性が高く、この基準電圧源７３からの基準電圧と電流検出抵抗９の両端間電圧との比較結果に基づいて、ＩＧＢＴ素子６の動作を制御することから、電流制限回路１における制限電流が正確になる。そのため、電流制限器４として温度変化に起因する定電流性能の不安定さを軽減でき、また定電流性能を向上させることができる。

そしてこれは、負荷３の放電時に電流制限を行なうＩＧＢＴ素子７，電流検出抵抗１０，基準電圧源７５，オペアンプ７６の各構成についても、同じことがいえる。

また、負荷３の充電用と放電用に、ＩＧＢＴ素子６，７および電流検出抵抗９，１０の直列回路と、オペアンプ７４，７６と、基準電圧源７３，７５がそれぞれ設けられた電流制限器４の構成では、正確な上に、温度変化に対する安定性の高い基準電圧を発生する基準電圧源７３，７５によって、２つのＩＧＢＴ素子６，７の性能バラツキに起因したアンバランスを少なくすることができ、負荷３の充電時と放電時に同等の定電流特性を得ることができる。こうして、周囲環境の温度変化に拘らず、安定した定電流性能を維持することができ、複数のＩＧＢＴ素子６，７を有する電流制限器４であっても、各ＩＧＢＴ素子６，７の性能バラツキを緩和して、同等の定電流特性を得ることができる。

次に、図８の回路例について説明する。ここでの電流制限器４は、前記トランジスタ１２に代わってシャントレギュレータ７７が組み込まれ、またトランジスタ１３に代わってシャントレギュレータ７８が組み込まれている。さらに、電流検出用抵抗９，１０には、シャントレギュレータ７７，７８の保護素子となるダイオード６９，７０がそれぞれ並列に接続される。

より具体的には、シャントレギュレータ７７のリファレンスがＩＧＢＴ素子６のエミッタと電流検出抵抗９の一端との接続点に直接接続され、電流検出抵抗９の基準となる他端にシャントレギュレータ７７のアノードが直接接続され、ＩＧＢＴ素子６のゲートにシャントレギュレータ７７のカソードが直接接続される。

同様に、シャントレギュレータ７８のリファレンスがＩＧＢＴ素子７のエミッタと電流検出抵抗１０の一端との接続点に直接接続され、電流検出抵抗１０の基準となる他端にシャントレギュレータ７８のアノードが直接接続され、ＩＧＢＴ素子７のゲートにシャントレギュレータ７８のカソードが直接接続される。

そしてここでは、充放電ラインを流れる電流に応じて発生する電流検出抵抗９の両端間電圧と、内蔵する基準電圧源の基準電圧が、シャントレギュレータ７７により比較される。そして、電流検出抵抗９の両端間電圧が基準電圧を上回らない限り、シャントレギュレータ７７は非導通状態となり、スイッチ回路１８がＩＧＢＴ素子６から切り離されている状態で、ＩＧＢＴ素子６のゲート電圧はＨレベルを維持する。これに対して、電流検出抵抗９の両端間電圧が基準電圧を上回ると、シャントレギュレータ７７は導通状態となるので、ＩＧＢＴ素子６のゲート電圧は低下し、充放電ラインを流れる電流が制限される。またダイオード６９は、ＩＧＢＴ素子のエミッタに向けて逆方向の電流が流れたときに、電流検出抵抗９の電圧降下により、シャントレギュレータ７７のリファレンス電位がアノード電位よりも低くなるのを防ぐのに設けられており、電流検出用抵抗９をバイパスして前記逆方向の電流をダイオード６９に流すことで、シャントレギュレータ７７のリファレンス入力を保護できる。こうした一連の動作は、ＩＧＢＴ素子７と電流検出抵抗１０の直列回路に接続したシャントレギュレータ７８についても、同じことがいえる。

なお、図８の回路例において、スイッチ回路１８を図２や図３の回路構成に置き換えてもよい。

このように、図８に示す電流制限器４は、充放電ラインにＩＧＢＴ素子６，７と電流検出抵抗９，１０との直列回路を挿入接続し、電流検出抵抗９，１０の一端にシャントレギュレータ７７，７８のリファレンスを接続し、電流検出抵抗９，１０の他端にシャントレギュレータ７７，７８のアノードを接続し、このシャントレギュレータ７７，７８のカソードをＩＧＢＴ素子６，７のゲートに接続して構成している。そしてこの場合の電流制限器４も、規定以上の負荷電流が流れようとしたときには、これを一定の負荷電流に制限する構成となっており、具体的には、ＩＧＢＴ素子６，７のゲートに駆動信号が与えられている状態で、電流検出抵抗９，１０の両端間電圧がシャントレギュレータ７７，７８に内蔵する基準電圧源の基準電圧を上回ると、ＩＧＢＴ素子６，７のゲート電圧レベルを下げ、ＩＧＢＴ素子６，７のコレクタからエミッタを流れる電流を制限するようになっている。

ここで電流制限器４として、特に負荷３の充電時に電流制限を行なうＩＧＢＴ素子６，電流検出抵抗９，シャントレギュレータ７７の各構成について着目すると、電流制限器４は、電流検出抵抗９の両端間に発生する電圧がシャントレギュレータ７７の基準電圧を上回ると、ＩＧＢＴ素子６のゲートに接続するシャントレギュレータ７７のアノード・カソード間が非導通から導通状態に切換わり、このＩＧＢＴ素子６のゲート電圧レベルを下げて、当該ＩＧＢＴ素子６を流れる電流を制限する。この場合、シャントレギュレータ７７には利得があり、ＩＧＢＴ素子６を動作させるのに際して、従来例のように電流検出抵抗９の両端間電圧を高くするような不必要なマージンを持たせる必要もないので、電流検出抵抗９としての抵抗値を小さくできる。したがって、抵抗値の小さい電流検出抵抗９を用いて、電流制限器４への印加電圧が変化した場合であっても、負荷３を流れる電流が正確に一定になるような領域で、ＩＧＢＴ素子６を動作させることができる。

また、能動素子であるシャントレギュレータ７７の周波数特性に依存して、ＩＧＢＴ素子６をより高速に動作させることができる。したがって、負荷電流が急激に変化する場合であっても、当該負荷電流を直ぐに安定化させることができる。

さらに、シャントレギュレータ７７に内蔵する基準電圧源は正確な基準電圧を発生し、ＩＧＢＴ素子６に比べて温度変化に対する安定性が高く、この基準電圧源からの基準電圧と電流検出抵抗９の両端間電圧との比較結果に基づいて、ＩＧＢＴ素子６の動作を制御することから、電流制限回路１における制限電流が正確になる。そのため、電流制限器４として温度変化に起因する定電流性能の不安定さを軽減でき、また定電流性能を向上させることができる。

そしてこれは、負荷３の放電時に電流制限を行なうＩＧＢＴ素子７，電流検出抵抗１０，シャントレギュレータ７８の各構成についても、同じことがいえる。

また、負荷３の充電用と放電用に、ＩＧＢＴ素子６，７および電流検出抵抗９，１０の直列回路と、シャントレギュレータ７７，７８がそれぞれ設けられた電流制限器４の構成では、正確な上に、温度変化に対する安定性の高い基準電圧を発生する基準電圧源によって、２つのＩＧＢＴ素子６，７の性能バラツキに起因したアンバランスを少なくすることができ、負荷３の充電時と放電時に同等の定電流特性を得ることができる。こうして、周囲環境の温度変化に拘らず、安定した定電流性能を維持することができ、複数のＩＧＢＴ素子６，７を有する電流制限器４であっても、各ＩＧＢＴ素子６，７の性能バラツキを緩和して、同等の定電流特性を得ることができる。

次に、電流制限の検出機能を持たせた回路例を、図９に基づいて説明する。同図において、８２はＩＧＢＴ素子６による電流制限が行なわれているか否かを判定する検出手段としての判定回路である。この判定回路８２は、フォトカプラ８３と、直流電源８４と、抵抗８５と、バッファ８６とにより構成され、フォトカプラ８３の発光素子である発光ダイオード８３Ａが、トランジスタ１２のドレインとＩＧＢＴ素子６のゲートとの間に接続され、フォトカプラ８３の受光素子であるフォトトランジスタ８３Ｂと抵抗８５との直列回路が、直流電源８４の両端間に接続され、フォトトランジスタ８３Ｂと抵抗８５との接続点が、バッファ８６の入力端子に接続され、当該バッファ８６の出力端子から判定回路８２の検出信号が発生する。

また同様に、９２はＩＧＢＴ素子７による電流制限が行なわれているか否かを判定する検出手段としての判定回路であって、これはフォトカプラ９３の発光素子である発光ダイオード９３Ａが、トランジスタ１３のドレインとＩＧＢＴ素子７のゲートとの間に接続され、フォトカプラ９３の受光素子であるフォトトランジスタ９３Ｂと抵抗９５との直列回路が、直流電源９４の両端間に接続され、フォトトランジスタ９３Ｂと抵抗９５との接続点が、バッファ９６の入力端子に接続され、当該バッファ９６の出力端子から判定回路９２の検出信号が発生する。

本実施例では、負荷３の正充電時などにおいて、電源２から負荷３への電流の増加に伴い、電流検出抵抗９の両端間電圧が上昇し、トランジスタ１２のドレイン電流が所定値に達すると、バッファ８６の入力端子がＬレベルからＨレベルに切換わり、判定回路８２からＨレベルの検出信号が出力される。これにより、ＩＧＢＴ素子６ひいては電流制限器４から負荷３に流れる電流が、ＩＧＢＴ素子６によって制限されていることを確認できる。

また、正充電された負荷３の放電時などにおいて、負荷３から電流制限回路１への電流の増加に伴い、電流検出抵抗１０の両端間電圧が上昇し、トランジスタ１３のドレイン電流が所定値に達すると、バッファ９６の入力端子がＬレベルからＨレベルに切換わり、判定回路９２からＨレベルの検出信号が出力される。これにより、ＩＧＢＴ素子７ひいては負荷３から電流制限器４に流れ込む電流が、ＩＧＢＴ素子７によって制限されていることを確認できる。

このように、図９の回路例では、ＩＧＢＴ素子６，７に流れる電流が制限されているか否かを検出する判定回路８２，９２を設けており、電流制限器４による電流制限の作動が、判定回路８２，９２からの検出信号によって容易に判明するので、後処理にも迅速な対応が可能となる。

また、フォトカプラ８３，９３を含む判定回路８２，９２に代わって、発光ダイオード８３Ａ，９３Ａの挿入位置に、図示しないＬＥＤによる表示器を設けることで、電流が制限されているか否かを、より簡便に表示することができる。そしてこの場合も、電流制限器４による電流制限の作動が、ＬＥＤの点灯によって容易に判明するので、後処理にも迅速な対応が可能となる。

なお、ここに示す判定回路８２，９２はあくまでも一例に過ぎず、ＩＧＢＴ素子６，７による電流制限が判定できるものであれば、どのような回路構成であっても構わない。

さらに、図９の回路例において、スイッチ回路１８を図２や図３の回路構成に置き換えたり、また図７や図８の回路構成に、上記判定回路８２，９２および／またはＬＥＤを付加してもよい。

図１０は、図４に示す直流電源２に代わり、種々の電圧変化パターンを内蔵する信号発生源５７と、この信号発生源５７からの出力信号を電流制限回路１への入力電圧として出力するバイポーラ電源５８とによる電源５９が設けられる。信号発生源５７は、内蔵するタイマーを用いて周期的に出力信号の電圧レベルを変化させてもよく、また制御手段４５からの制御信号を受けて、出力信号の電圧レベルを変化させてもよい。また、出力信号の電圧レベルは、どのように変化させても構わず、充放電ラインに任意波形電圧を印加する電源５９を接続してあればよい。前記バイポーラ電源５８は、正電圧，負電圧，０Ｖの何れも出力できるので、図４における切換スイッチ５は不要である。

そして、このような電源５９を電流制限回路１に接続することで、例えば充放電ラインを介して負荷３に印加する電圧を緩やかに変化させることができ、負荷３への負担を和らげることができる。とりわけ、負荷３がコンデンサ２１である場合、負荷３への印加電圧の変化速度に比例した電流が流れることとなり、例えば印加電圧を一定速度で増加または減少させることで、負荷３を一定電流で充放電したり、印加電圧の増加または減少速度を時間と共に変化させることで、負荷の充放電電流を時間と共に変化させたりすることができ、電流制限回路１ひいては負荷３への印加電圧波形によって、より高度な充放電制御を行なうことができる。また、複数の負荷３に対して同時に電圧を印加する場合、個別に負荷３の充放電電流を制御する必要がなく、複数の負荷３全ての充放電電流を同時に制御できる。さらに、複数の負荷３のそれぞれに電流制限回路１を設けている場合は、負荷３の一部が短絡していると、それに対応する電流制限回路１にのみ電流制限がかかり、他の負荷３における充放電電流の制御に影響を及ぼすことなく、試験を続行できる利点がある。

また、負荷３への印加電圧を段階的に変化させて、負荷３の電気的特性を測定することもでき、例えば第１段階の印加電圧レベルで、負荷３が測定端子２２Ａに正しく接触しているか否かのコンタクト良否を判定し、結果が否の場合には、後段の印加電圧レベルで行なう負荷検査を事前に中止することができる。代わりに、例えば先ず第１段階である１００Ｖまで印加電圧を上げて、その第１段階で電圧変化を停止させた状態で、漏れ電流検出回路３１により負荷３の漏れ電流を測定し、さらに第２段階である２００Ｖまで印加電圧を上げて、その第２段階で電圧変化を停止させた状態で、漏れ電流検出回路３１により負荷３の漏れ電流を測定するというような動作を繰り返しながら、段階的に漏れ電流の試験を行なえば、どの程度の印加電圧で漏れ電流が急増し、負荷３の絶縁が破壊したのかを知ることが可能になる。

さらに、負荷３が容量性素子（コンデンサ２１）である場合、負荷３の充放電時間を任意に制御することもできる。

また、上記各実施例では、電流制限回路１として、負荷３に接触する測定端子２２Ａと、この測定端子２２Ａを通じて負荷３への電流や、負荷３からの電流を制限するＩＧＢＴ素子６，７とを、複数の負荷３に配設し、このＩＧＢＴ素子６，７に、負荷３への電流や、負荷３からの電流を供給または遮断させるためにスイッチ動作するスイッチ素子としてのフォトカプラ１６，１７を付加し、フォトカプラ１６，１７をスイッチ動作させる制御信号を、制御手段４５から供給するように構成している。

このようにすると、フォトカプラ１６，１７のスイッチ動作により、負荷３への電流が供給できる状態にならない限り、その負荷３に無条件で電流が流れ込むことはなく、所定のタイミングで負荷３に電流を供給することが可能になる。そのため、外部からの指令を受けて、所定のタイミングで電流制限を適正に機能させることができる。

また上記各実施例では、測定端子２２Ａと、ＩＧＢＴ素子６，７と、フォトカプラ１６，１７が、複数の各負荷３にそれぞれ対応して設けられると共に、負荷３に合わせて形状の異なる測定端子２２Ａを着脱できるように構成し、さらに制御手段４５は、各々のフォトカプラ１６，１７に個別の制御信号を供給できるように構成している。

こうすると、測定端子２２Ａと、ＩＧＢＴ素子６，７と、フォトカプラ１６が、複数の負荷３毎にそれぞれ設けられているので、例えばショートまたはオープンとなっていたり、前工程の容量測定などで不良と判定された負荷３に対する電圧印加を遮断して、各負荷３への電流供給を容易に個別制御できると共に、負荷３に合わせて形状の異なる測定端子２２Ａを着脱できることから、多種多様の負荷３に対応して最適なタイミングで電流供給を行なうことができる。

また、特に本実施例では、前記ＩＧＢＴ素子６，７を電源すなわち直流電源２またはグランドの何れかに接続する切換スイッチ５を備え、直流電源２またはグランドから負荷３に至る電圧供給ラインすなわち充放電ライン間に、第１および第２の半導体制御素子たるＩＧＢＴ素子６，７がそれぞれ接続され、これらのＩＧＢＴ素子６，７は、フォトカプラ１６，１７のスイッチ動作に伴いオン，オフすると共に、充放電ラインを流れる電流が所定値以下になるように、この充放電ラインを流れる電流に応じた抵抗器９，１０からの検出信号が、トランジスタ１２，１３を介してその制御端子に与えられ、さらにＩＧＢＴ素子６，７のそれぞれに逆並列接続された第１および第２のダイオード１４，１５と、を備え、切換スイッチ５により充放電ラインの一端を直流電源２に接続した状態で、制御手段４５がＩＧＢＴ素子６をオン可能にすることにより、直流電源２からＩＧＢＴ素子６およびダイオード１５を通って負荷３に電流を供給して、この負荷３を充電し、その後、切換スイッチ５により充放電ラインの一端をグランドに接続した状態で、制御手段４５がＩＧＢＴ素子７をオン可能にすることにより、負荷３からＩＧＢＴ素子７およびダイオード１４を通ってグランドに電流を流し、この負荷３を放電するように構成している。

こうすると、切換スイッチ５によって充放電ラインの一端を直流電源２に接続した状態であっても、各フォトカプラ１６，１７のスイッチ動作によって、ＩＧＢＴ素子６を必要に応じオンすることで、ＩＧＢＴ素子６により制限された電流を必要な負荷３にだけ供給し、それらの負荷３を充電することが可能になる。また、その後で切換スイッチ５によって充放電ラインの一端をグランドに接続し、各フォトカプラ１６，１７のスイッチ動作によって、ＩＧＢＴ素子７を必要に応じオンすれば、今度は充電されたそれぞれの負荷３に対し、所定のタイミングで放電を行なわせることができる。つまり、電流制限回路１から負荷３への電流（充電電流）と、負荷３から電流制限回路１への電流（放電電流）を、個々のフォトカプラ１６のスイッチにより、対応する負荷３毎に供給または遮断することができ、外部からの指令を受けて、所定のタイミングで負荷３の充電電流および放電電流を適正に制限することができる。しかも、このときの放電電流は抵抗器９，１０を通って流れるので、充電時のみならず放電時にも適正に電流制限を行なうことができる。

本実施例は、上記電流制限回路１をコンデンサ２１への電圧印加回路として備えた漏れ電流検査装置であって、電流制限回路１に接続され、その先端がコンデンサ２１の一方の電極に接続する第１測定端子２２Ａと、コンデンサ２１の電気特性である漏れ電流を検出する検出回路としての漏れ電流検出回路３１と、この漏れ電流検出回路３１に接続され、その先端がコンデンサ２１の他方の電極に接続する第２測定端子２２Ｂと、を備え、測定端子２２Ａの直上または直下などの直近に、電流制限回路１を配置すると共に、測定端子２２Ｂの直上または直下などの直近に、漏れ電流検出回路３１を配置している。

こうすると、電流制限回路１からコンデンサ２１に電圧を供給する測定端子２２Ａと、コンデンサ２１からの検出信号を漏れ電流検出回路３１に伝送する測定端子２２Ｂを、何れも最短の距離にすることができ、測定端子２２Ａ，２２Ｂから侵入しようとするノイズを効果的に抑制若しくは無くすことができる。そのため、ノイズ対策としてフィルタ回路を組み入れたり、アース線を補強するための配線引回しを行なったりする特段の配慮の必要がなく、低コストで、美観および信頼性の高い装置を提供できる。また漏れ電流を含む電気特性検査装置として、上述した電流制限回路１を採用したことによる効果も発揮できる。

さらに、これは負荷３に所定の電流を供給する電流供給回路を、電圧印加回路である電流制限回路１の代わりに用い、負荷に印加する電圧を検出する電圧検出回路を、漏れ電流検出回路３１の代わりに用いたものでも、同様の作用効果を発揮する。すなわち、この場合も、電流供給回路から負荷３に電流を供給する測定端子２２Ａと、負荷３からの検出信号を電圧検出回路漏れ電流検出回路３１に伝送する測定端子２２Ｂを、何れも最短の距離にすることができ、測定端子２２Ａ，２２Ｂから侵入しようとするノイズを効果的に抑制若しくは無くすことができる。

本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲において種々の変形実施が可能である。例えば漏れ電流検査装置の被検査物としての負荷は、チップコンデンサやアルミコンデンサなど、種々のコンデンサを利用できる。

上記電流制限回路は、上記実施例のように、コンデンサやその他電子部品の漏れ電流検査装置の印加電圧切換回路として用いるだけでなく、電流制限を必要とするあらゆる回路構成に適用可能である。例えば、太陽電池セル，燃料電池，リチウム電池などの電流・電圧特性検査装置の印加電圧切換回路として、上記電流制限回路を利用してもよい。また、上記実施例における漏れ電流検査装置から、例えば負荷の絶縁抵抗を算出することも可能であり、漏れ電流から負荷の諸特性を検査し得る電気特性検査装置に適用できる。

本発明の一実施例を示す電流制限回路の回路図である。図１の別な変形例を示す要部の回路図である。図１のさらに別な変形例を示す要部の回路図である。同上、図１の電流制限回路を組み込んだ漏れ電流検査装置の回路図である。同上、漏れ電流検査装置の機構部分を示す正面図である。同上、パレットおよびその周辺の拡大断面図である。同上、図１の他の変形例を示す電流制限回路の回路図である。同上、図１の他の変形例を示す電流制限回路の回路図である。同上、図１の他の変形例を示す電流制限回路の回路図である。同上、図１の他の変形例を示す電流制限回路の回路図である。従来例における漏れ電流検査装置の回路図である。同上、他方の測定端子に発生する電圧と時間の関係を示すグラフである。

符号の説明

１電流制限回路（電圧印加回路）
２電源（直流電源）
３負荷
６ＩＧＢＴ素子（半導体制御素子，第１の半導体制御素子）
７ＩＧＢＴ素子（半導体制御素子，第２の半導体制御素子）
９，１０電流検出抵抗
１２，１３トランジスタ
１４ダイオード（第１のダイオード）
１５ダイオード（第２のダイオード）
１６，１７フォトカプラ（スイッチ素子）
２１コンデンサ（負荷）
２２Ａ測定端子
２２Ｂ測定端子
４５制御手段
５９電源
７３，７５基準電源
７４，７６オペアンプ
７７，７８シャントレギュレータ
８７，９７ＬＥＤ（表示器）

Claims

負荷に接触する測定端子と、前記測定端子を通じて前記負荷に流れる電流を制限する電流制限器とを、前記負荷に配設し、
前記電流制限器は、前記測定端子に繋がるラインに制御端子付きの半導体制御素子と電流検出抵抗との直列回路を挿入接続し、
前記電流検出抵抗の一端と他端にトランジスタのベースとエミッタをそれぞれ接続し、このトランジスタのコレクタを前記半導体制御素子の制御端子に接続してなり、
規定以上の電流が流れようとしたときには、一定の電流に制限する構成としたことを特徴とする電流制限回路。
負荷に接触する測定端子と、前記測定端子を通じて前記負荷に流れる電流を制限する電流制限器とを、前記負荷に配設し、
前記電流制限器は、前記測定端子に繋がるラインに制御端子付きの半導体制御素子と電流検出抵抗との直列回路を挿入接続し、
前記電流検出抵抗の一端にオペアンプの一方の入力端子を接続し、このオペアンプの他方の入力端子に基準電圧源を接続し、前記オペアンプの出力端子を前記半導体制御素子の制御端子に接続してなり、
規定以上の電流が流れようとしたときには、一定の電流に制限する構成としたことを特徴とする電流制限回路。
負荷に接触する測定端子と、前記測定端子を通じて前記負荷に流れる電流を制限する電流制限器とを、前記負荷に配設し、
前記電流制限器は、前記測定端子に繋がるラインに制御端子付きの半導体制御素子と電流検出抵抗との直列回路を挿入接続し、
前記電流検出抵抗の一端と他端にシャントレギュレータのリファレンスとアノードをそれぞれ接続し、このシャントレギュレータのカソードを前記半導体制御素子の制御端子に接続してなり、
規定以上の電流が流れようとしたときには、一定の電流に制限する構成としたことを特徴とする電流制限回路。
前記半導体制御素子に、前記負荷への電流および／または前記負荷からの電流を供給または遮断させるためにスイッチ動作するスイッチ素子を付加し、前記スイッチ素子をスイッチ動作させる制御信号を、制御手段から供給するように構成したことを特徴とする請求項１〜３の何れか一つに記載の電流制限回路。
前記測定端子，前記半導体制御素子および前記スイッチ素子が、複数の前記負荷にそれぞれ対応して設けられると共に、前記負荷に合わせて形状の異なる前記測定端子を着脱できるように構成し、
前記制御手段は、各々の前記スイッチ素子に個別の制御信号を供給するものであることを特徴とする請求項４記載の電流制限回路。
前記半導体制御素子に流れる電流が制限されているか否かを検出する検出手段および／または表示する表示器を設けたことを特徴とする請求項１〜５の何れか一つに記載の電流制限回路。
前記半導体制御素子を電源またはグランドの何れかに接続する印加／放電切換器を備え、
前記半導体制御素子は、前記電源またはグランドから前記負荷に至る前記ライン間にそれぞれ接続する第１および第２の半導体制御素子で構成され、
この第１および第２の半導体制御素子は、前記スイッチ素子のスイッチ動作に伴いオン，オフすると共に、前記ラインを流れる電流が所定値以下になるように、当該ラインを流れる電流に応じた検出信号がその制御端子に与えられ、
さらに前記第１および第２の半導体制御素子のそれぞれに逆並列接続された第１および第２のダイオードを備え、
前記ラインの一端を前記電源に接続した状態で、前記制御手段が前記第１の半導体制御素子をオンすることにより、前記電源から前記第１の半導体制御素子および前記第２のダイオードを通って前記負荷に電流を供給して、この負荷を充電し、
その後、前記充放電ラインの一端を前記グランドに接続した状態で、前記制御手段が前記第２の半導体制御素子をオンすることにより、前記負荷から前記第２の半導体制御素子および前記第１のダイオードを通って前記グランドに電流を流し、この負荷を放電するように構成したことを特徴とする請求項１〜６の何れか一つに記載の電流制限回路。
前記ラインに任意波形電圧を印加する電源を接続したことを特徴とする請求項１〜７の何れか一つに記載の電流制限回路。