JPH1027030A - リダンダント型安定化電源装置 - Google Patents

Abstract

(57)【要約】 【課題】平滑用コンデンサなどがショートしたときでも
負荷が誤動作しないようにする。 【解決手段】並列運転用リダンダント型安定化電源装置
において、それぞれの安定化電源回路１０Ａ，１０Ｂに
は平滑用コンデンサＣａ，Ｃｂと負荷１２との間の電源
路に第１のＦＥＴ１４Ｃ，１４Ｄが接続される。これと
直列であって、第１のＦＥＴに内蔵されたダイオードと
は逆極性状態で接続されるように、第１のＦＥＴに対し
て第２のＦＥＴ１６Ｅ，１６Ｆが接続される。内部ダイ
オードＤｃとＤｅおよびＤｄとＤｆとは逆極性に接続さ
れているので、負荷１２側の電圧が高いときでもこれが
コンデンサ側の逆流しないので、負荷がコンデンサによ
ってショートされることはない。これによって負荷の誤
動作を回避できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＡＶサーバーや
コンピュータ装置などに適用できるリダンダント型安定
化電源回路に関する。詳しくは、安定化電源回路の電源
路にオン抵抗の小さな２つのＦＥＴを逆向きに接続する
ことによって、並列運転中に何らかの原因で平滑用コン
デンサなどがショートしたときでも負荷の誤動作を確実
に回避できるようにしたものである。

【０００２】

【従来の技術】オーディオ・ビデオサーバ（ＡＶサー
バ）やコンピュータ装置などでは、これに供給される交
流電源が瞬断したときでも、瞬断期間中、装置駆動電圧
が規定値以上の電圧となっているように、最近では並列
運転を行う安定化電源回路が使用されるようになってき
ている。

【０００３】図６はその一例を示す従来例であって、こ
の並列運転を行う電源回路は、通常リダンダント（Redu
ndant）安定化電源回路と呼ばれている。

【０００４】図６において、一対の安定化電源回路１０
Ａ，１０Ｂがそれぞれ逆流防止素子であるダイオードＤ
ａ，Ｄｂを介して負荷（ＩＣ回路など）１２に接続され
る。

【０００５】一対の電源回路１０Ａ，１０Ｂが並列運転
されるための条件としては、これらの電源電圧（出力電
圧）の差が通常±５０ｍＶ、就中±３０ｍＶ以下に保持
されていなければならない。これ以上の電位差が発生す
ると、電圧の低い方の電源回路はカットオフされてしま
う。出力電圧の高い方によって他方の電源回路に接続さ
れたダイオードＤａ若しくはＤｂがカットオフされ、カ
ットオフされた電源回路側の出力電圧が負荷１２に印加
されないようになるからである。

【０００６】したがって例えば第２の安定化電源回路１
０Ｂがカットオフされ、第１の安定化電源回路１０Ａの
みで負荷１２が駆動されているときは、図７Ａのように
出力電流はＩｂ＝０，Ｉａ＝ＩL（ＩLは負荷電流）とな
る。出力電圧ＶａとＶｂの電位差が逆転すると、Ｉａ＝
０，Ｉｂ＝ＩLとなって、電源回路１０Ａ，１０Ｂのカ
ットオフ関係が逆転する。そして、図７ＢのようにＩａ
＝Ｉｂ（＝ＩL）となる時点ｔａで電流がバランスし、
一対の電源回路１０Ａ，１０Ｂの双方で負荷１２が駆動
（並列運転）されることになる。

【０００７】負荷１２への電源供給路上にダイオードＤ
ａ，Ｄｂを接続した場合、負荷１２を大電流で駆動しな
ければならないとき、例えば負荷１２に対して２０〜３
０アンペア程度の大電流を流す必要があるときには、ダ
イオードＤａ，Ｄｂの電圧降下による損失が問題とな
る。

【０００８】例えばダイオードＤａ，Ｄｂの順方向降下
電圧ＶFが０．４Ｖ程度あるときには上述したような例
えば３０Ａ程度の大電流を流すと、このダイオードＤ
ａ，Ｄｂで１２Ｗ程度の損失が発生してしまう。

【０００９】大電流を取り扱う電源装置によるこのよう
な電力損失を極力するなくするためにはダイオードＤ
ａ，Ｄｂによる損失を少なくすればよい。このダイオー
ドＤａ，Ｄｂに代わる素子として最近オン抵抗が、９ｍ
Ω程度と非常に小さなＭＯＳ・ＦＥＴが開発されてい
る。このようなＭＯＳ・ＦＥＴを図８のようなシンボル
で表すとする。

【００１０】このＭＯＳ・ＦＥＴ１４特に、Ｎチャネル
エンハンスメント型のＭＯＳ・ＦＥＴは導通時のドレイ
ン・ソース間の抵抗ＲDS（オン抵抗という）は９．４ｍ
Ω程度と非常に小さくなることが知られている。このよ
うにオン抵抗を小さくすると、トランジスタＱｃのドレ
イン・ソース間には、ドレインをカソード側とするダイ
オードＤｃが形成されることが知られている。したがっ
てオン抵抗の小さなＭＯＳ・ＦＥＴ１４を以後図８のよ
うなダイオードＤｃ付きのシンボルマークで表示する。
そしてこのダイオードＤｃを以後内部ダイオードとい
う。

【００１１】このようなＦＥＴ１４をダイオードＤａ，
Ｄｂの代わりに使用できれば電力損失を大幅に軽減でき
る。図９はこのＦＥＴを用いたリダンダント型安定化電
源装置１０の一例である。この場合には、そのドレイン
Ｄが安定化電源回路１０Ａ側となり、そのカソードＫが
負荷１２側となるようにそれぞれの電源路にＦＥＴ１４
Ｃ，１４Ｄが接続される。

【００１２】図９において、平滑用のコンデンサ（電解
コンデンサなどを使用）Ｃａ，ＣｂはＦＥＴ１４Ｃ，１
４Ｄのドレイン側つまり安定化電源回路１０Ａ，１０Ｂ
に接続される。

【００１３】

【発明が解決しようとする課題】さて、ＦＥＴを用いて
図９のように電源装置１０を構成した場合には、上述し
たようにオン抵抗が小さいため、大電流負荷を駆動する
場合でもその損失を大幅に軽減できる。しかし、次のよ
うな問題を惹起する。

【００１４】ＦＥＴ１４Ｃ，１４Ｄは周知のように、そ
のドレイン側がソース側より高いときに導通し（Ｖｄ〉
Ｖｓ）、逆にソース側がドレイン側より高くなるとカッ
トオフする（Ｖｄ〈Ｖｓ）。ここに、Ｖｄ＝Ｖ１，Ｖ
１′であり、Ｖｓ＝Ｖａ，Ｖｂである。

【００１５】したがって例えば平滑用のコンデンサＣａ
側が何らかの原因でショートしたようなときには、Ｖｄ
〈Ｖｓの電位関係となるので、ＦＥＴ１４Ｃはカットオ
フ状態となる。しかし、内部ダイオードＤｃが存在する
のでたとえトランジスタＱｃがカットオフ状態になって
いても、この内部ダイオードＤｃおよびショートしたコ
ンデンサＣａをそれぞれ通じて電流が逆流するので、こ
れによって負荷１２がショートされてしまう。負荷１２
がショートされると、負荷１２を正常に駆動できないば
かりか、これが誤動作したり、場合によっては素子が破
壊されたりするおそれがある。

【００１６】そこで、この発明はこのような従来の課題
を解決したものであって、このようにオン抵抗の小さな
ＦＥＴを使用したとき、平滑用のコンデンサがショート
したようなときでも、負荷を正常に駆動できるようにす
ると共に、その誤動作を回避できるようにしたものであ
る。

【００１７】

【課題を解決するための手段】上述の課題を解決するた
め、この発明に係るリダンダント型安定化電源回路で
は、２つの安定化電源回路を並列的に負荷に供給して上
記負荷を同時に駆動する並列運転用リダンダント型安定
化電源装置において、それぞれの安定化電源回路には平
滑用コンデンサと負荷との間の電源路に第１のＦＥＴが
接続されると共に、これと直列であって、上記第１のＦ
ＥＴの内部ダイオードとは逆極性状態で接続されるよう
に、上記第１のＦＥＴに対して第２のＦＥＴが接続され
たことを特徴とする。

【００１８】この発明では、ダイオード代わりとなるＦ
ＥＴに対してさらにこれと直列に、別のＦＥＴ（スイッ
チングＦＥＴ）を接続する。そのときそれぞれの内部ダ
イオードの極性が反対となるように接続する。

【００１９】そうして平滑用コンデンサがショートした
ようなとき、２つのＦＥＴを同時にカットオフする。こ
のときスイッチングＦＥＴに接続されている内部ダイオ
ードは負荷側がカソードとなる極性であるために逆バイ
アス状態となり、この内部ダイオードを通して平滑用コ
ンデンサに負荷１２側から電流が流れ込まない。

【００２０】これによってコンデンサと負荷との間を完
全に遮断でき、他方の安定化電源回路で負荷を正常に駆
動できるようになる。負荷がショートされないため負荷
が誤動作することはない。

【００２１】

【発明の実施の形態】続いて、この発明に係るリダンダ
ント型安定化電源回路の一実施形態を図面を参照して詳
細に説明する。

【００２２】図１はこの発明に係るリダンダント型安定
化電源回路の一実施態様を示す要部の接続図であって、
安定化電源回路１０Ａと負荷１２との間には電源路を開
閉、遮断する制御回路１５Ａが接続される。他方の安定
化電源回路１０Ｂ側にもこの制御回路１５Ｂが接続され
るが、その説明は割愛する。

【００２３】制御回路１５Ａは逆流防止素子とスイッチ
ング素子との２つの素子で構成され、この例では逆流防
止素子として機能するＦＥＴ１４Ｃ，１４Ｄが電源路に
接続されると共に、これらと負荷１２との間にさらにス
イッチング用のＦＥＴ１６Ｅ，１６Ｆが接続される。

【００２４】これらＦＥＴ１４Ｃ，１６Ｅは図８に示し
たように、導通時のオン抵抗が非常に小さなＭＯＳ・Ｆ
ＥＴが使用される。第１のＦＥＴ１４Ｃはそれぞれの内
部ダイオードＤｃのカソード（トランジスタＱｃのドレ
イン）が安定化電源回路１０Ａ側となるように接続され
る。

【００２５】これに対して第２のＦＥＴ（スイッチング
ＦＥＴ）１６Ｅは、負荷１２側であって第１のＦＥＴ１
４Ｃに対して直列接続されるも、その内部ダイオードＤ
ｅは負荷１２側がカソードとなるように接続される。こ
のように接続すると、図１からも明らかなように直列接
続された内部ダイオードＤｃとＤｅは逆極性となってい
る。

【００２６】この構成において、安定化電源回路１０Ａ
で出力電圧Ｖ１が発生すると、Ｖ１〉Ｖａの関係になる
ので、ゲート信号が得られ、これによってＦＥＴ１４
Ｃ，１６Ｅがオンし、出力電圧Ｖａが負荷１２に供給さ
れる。そして、Ｖ１とＶ１′との電位差が±５０ｍＶ以
内であるときは並列運転モードとなる。

【００２７】並列運転モードのとき、ＦＥＴ１４Ｃ，１
６Ｅのオン抵抗は１０ｍΩ以下であるため、３０Ａ程度
の大電流を負荷１２に流したとしても、そのときの電力
損失は６Ｗ（＝１０ｍΩ×２×３０Ａ）程度で済む。

【００２８】この正常駆動状態のとき、何らかの原因で
コンデンサＣａ側がショートしたとする。そうすると、
Ｖ１＝０となって、Ｖ１〈Ｖａ＝Ｖｂのように負荷１２
側の電位が高くなるので、両ＦＥＴ１４Ｃ，１６Ｅがカ
ットオフする。

【００２９】そして、内部ダイオードＤｅはそのカソー
ドが負荷１２側となるように接続されているので、出力
電圧Ｖａによって逆バイアスされ、内部ダイオードＤｅ
を介してコンデンサＣａ側に電流が逆流するようなこと
がなくなる。つまり、スイッチング用のＦＥＴ１６Ｅに
よって、負荷１２とコンデンサＣａとの間の電流通路
（電源路）が完全に遮断される。この遮断動作によって
負荷１２は他方の安定化電源回路１０Ｂ側の出力電圧Ｖ
ｂによって正常にその動作を継続することができる。

【００３０】上述とは逆に、他方の安定化電源回路１０
Ｂ側に設けられた平滑用のコンデンサＣｂがショートし
たようなときも、Ｖ１′＝０、Ｖ１′〈Ｖ２＝Ｖｂとな
るから、同じく電源路制御回路１５Ｂが動作してその電
源路を完全に遮断することができ、この場合には一方の
安定化電源回路１０Ａによって負荷１２を連続して駆動
できる。

【００３１】このような異常状態が発生したときには、
警報や表示などの手段を利用してオペレータに保守、点
検を促すように構成することもできる。

【００３２】図２は安定化電源回路１０Ａ，１０Ｂの具
体例を示すもので、負荷１２に対して並列接続された第
１および第２の安定化電源回路１０Ａと１０Ｂはそれぞ
れ直流電源１１ａ，１１ｂを有する。これら直流電源１
１ａ，１１ｂとしては交流電源を別々に整流・平滑した
ものが使用される。一対の安定化電源回路１０Ａと１０
Ｂは同一構成であるので、その説明は割愛する。

【００３３】一対の安定化電源回路１０Ａと負荷１２と
の間の電源路には、電圧安定化手段が設けられている。
安定化手段としてはシリーズレギュレータを例示する
が、スイッチングレギュレータであっても差し支えな
い。

【００３４】安定化電源回路１０Ａを構成する電源供給
路Ｌａ，Ｌａ′に接続されるシリーズレギュレータ１９
として本例ではシリーズレギュレータとシャントレギュ
レータを組み合わせて構成された高精度のシリーズレギ
ュレータを例示する。そのため、電源供給路Ｌａに対し
てシリーズトランジスタ（制御トランジスタ）Ｑｇが接
続され、このトランジスタＱｇがシャントレギュレータ
１９によって制御される。

【００３５】シャントレギュレータ２０のシンボルマー
クとしては図４のようなシンボルを使用することとす
る。シャントレギュレータ２０は図３に示すように、電
圧比較器２２を有し、その反転端子には内蔵された電圧
基準源２４が接続され、非反転端子には端子２６よりリ
ファレンス電圧ＲＥＦが供給される。

【００３６】電圧比較器２２の出力でトランジスタ２８
が制御される結果、そのコレクタ電流が変化して、プラ
ス側電源端子（カソードＫ）とマイナス側電源端子（ア
ノードＡ）との間のアノード・カソード電流値（シャン
ト電流値）がリファレンス電圧ＲＥＦによってコントロ
ールされる。リファレンス電圧ＲＥＦが高くなるとそれ
に伴ってシャント電流が増えるように制御される。

【００３７】このようなシャントレギュレータ２０は、
図２に示すようにそのカソードＫがプラス電源側となる
ように抵抗器２１と直列接続され、さらにこのカソード
ＫがシリーズトランジスタＱｇのベース側に接続される
ことによって、全体として高精度なシリーズレギュレー
タ１９を構成することができる。

【００３８】シリーズトランジスタＱｇは上述した電源
路制御回路１５Ａを介してプラス側の電源端子３５ａ側
につながり、電源端子３５ａはプラス側の電源供給路Ｌ
ａを介して負荷１２に接続される。負荷１２に接続され
たマイナス側の電源供給路Ｌａ′は電源端子３５ａ′を
介して直流電源１１ａのマイナス側に接続される。

【００３９】負荷１２の両端からはさらにセンス（SENS
E）端子３６ａ，３６ａ′が導出され、負荷１２の両端
電圧がセンスされる。そのため、このセンス端子３６
ａ，３６ａ′間に得られる電圧は抵抗分圧回路３８によ
って分圧されて所定値のリファレンス電圧ＲＥＦとなさ
れ、これがシャントレギュレータ２０のリファレンス端
子に与えられる。

【００４０】負荷１２への駆動電圧が変動すると、その
変動分がセンスされてリファレンス電圧ＲＥＦも変動
し、これに応じて負荷端の電圧が一定するように負帰還
がかかり駆動電圧の安定化が図られる。

【００４１】上述した電源路制御回路１５Ａに設けられ
た一対のＦＥＴ１４Ｃ，１６Ｅは共通のゲート信号によ
ってその導通状態が制御される。そのため本例では第１
のＦＥＴ１４Ｃのドレイン側の電圧Ｖ１と第２のＦＥＴ
１６Ｅのドレイン側の電圧Ｖ２＝Ｖａがそれぞれ電圧比
較器３２に供給される。電圧比較器３２の比較出力がゲ
ート信号としてＦＥＴ１４Ｃ，１６Ｅのゲートに供給さ
れる。これらゲートには所定の電圧が抵抗器３３を介し
て印加されている。

【００４２】Ｖ１〉Ｖ２＝ＶａのときはＦＥＴ１４Ｃ，
１６Ｅはゲート信号がハイレベルであるため導通状態と
なっているが、平滑用コンデンサＣａがショートするな
どしてＶ１＝０になったときにはゲート信号がローレベ
ルに反転するため、このとき両ＦＥＴ１４Ｃ，１６Ｅが
同時にカットオフする。

【００４３】また、スイッチング用のＦＥＴ１６Ｅの内
部ダイオードＤｅが逆バイアスされるため、負荷１２側
からコンデンサＣａへの逆流は起こらず、上述したよう
に負荷１２がショートされることはない。

【００４４】図２に示す構成はこれらの基本構成の他に
過電圧検出回路４１が設けられる。過電圧検出回路４１
は過電圧検出手段４２と電流検出手段４６とで構成さ
れ、センス端子３６ａ，３６ａ′間に得られる負荷電圧
が過電圧検出手段４２に供給されて、負荷端の過電圧状
態が検出される。例えば負荷１２の定格電圧が５Ｖで、
２５０ｍＶ以上を過電圧とするときには、２５０ｍＶの
電圧上昇がこの検出手段４２で検出される。本例では過
電圧状態のときローレベルの出力が得られる。

【００４５】電流検出手段４０は、過電圧になると並列
運転が単独運転に切り換えられて、出力電流ＩａとＩｂ
との間でもアンバランスになることを利用したものであ
る。過電圧状態となっている電源回路側は出力電流が流
れ続けるのに対して、カットオフされた電源回路側では
その出力電流がゼロになるからである。

【００４６】そのため電源路Ｌａ′の適当な位置には電
流検出抵抗器４４が設けられ、その両端電圧が電流検出
手段４６に供給される。電流がゼロのときには検出出力
Ｃｉもローレベルとなる。

【００４７】過電圧検出出力Ｃｖと電流検出出力Ｃｉが
アンド回路４８に供給され、そのアンド出力がスイッチ
ング素子であるＳＣＲ４０のトリガーパルスとして供給
される。ＳＣＲ４０はＦＥＴ１４Ｃ，１６Ｅのゲート端
子Ｇに接続されている。

【００４８】このように構成された過電圧検出動作を図
５を参照して説明する。

【００４９】上述したように正常動作時はＶａ＝Ｖｂ
（＝ＶL），Ｉａ＝Ｉｂ（＝ＩL）となって、並列運転状
態にある。図５Ａのように何らかの原因で第１の安定化
電源回路１０Ａの出力電圧Ｖａが時点Ｔ１より異常に上
昇し始めたとする。両者の電位差が５０ｍＶ以上になる
と第２の安定化電源回路１０Ｂはカットオフ状態と同じ
状態になる。出力電圧Ｖａが過電圧として定めた電圧Ｖ
ｘまで上昇すると（時点Ｔ３）、過電圧検出手段４２か
らハイレベルの検出出力Ｃｖが得られる（図５Ｃ）。

【００５０】一方、過電圧側の出力電流Ｉａは流れ続け
ているのでハイレベルのままである（図５Ｂ）。その結
果、時点Ｔ３で始めてアンド出力である電源制御信号
（第１の電源制御信号）Ｔａがハイレベルとなり（図５
Ｄ）、これによってＳＣＲ４０がトリガーされてこれが
導通するので、一対のＦＥＴ１４Ｃ，１６Ｅが何れもカ
ットオフして、出力電圧Ｖａが遮断される。

【００５１】第２の安定化電源回路１０Ｂ側でも同様な
検出動作が同時に行われている。図示はしないが、この
安定化電源回路１０Ｂに設けられた過電圧検出手段４２
では過電圧状態が検出されるので、図５Ｃと同様な過電
圧検出出力Ｃｖが得られる。

【００５２】これに対して同じ安定化電源回路１０Ｂに
設けられた電流検出手段４６では出力電圧Ｉｂがゼロに
なるためそのときの電流検出出力Ｃｉがローレベルに反
転する（図５Ｅ）。したがってアンド出力である第２の
制御信号Ｔｂはローレベルの状態を保持し（図５Ｆ）、
ＳＣＲ４０がトリガーされないので、このタイミングか
ら負荷１２は出力電圧Ｖｂによって駆動されるようにな
る（図５Ｇ）。

【００５３】過電圧状態が検出されたときには、過電圧
状態で、電源が遮断状態となっている安定化電源回路が
何れの電源回路であるかをオペレータに知らせるため、
警告灯やブザー（何れも図示はしない）を設けて、これ
を駆動するようにすることもできる。

【００５４】

【発明の効果】以上説明したようにこの発明では、並列
運転を行うリダンダント型安定化電源回路にあって、電
源路の制御回路としてオン抵抗の小さなＦＥＴを使用す
るようにしたものである。

【００５５】これによれば通常の並列運転状態のときの
ＦＥＴによる電力損失を従来よりも大幅に軽減できる特
徴を有する。

【００５６】さらにスイッチング用のＦＥＴを設けるこ
とによって電流の逆流を防止したから、平滑用コンデン
サなどがショートして負荷端をショートするようなおそ
れがなくなる。その結果、負荷の誤動作を回避できるこ
とに加え、負荷を保護できるなどの特徴を有する。

【００５７】したがってこの発明はＡＶサーバやコンピ
ュータ装置など電源瞬断によっても負荷の保証電圧を維
持しなければならない電源装置などに適用して極めて好
適である。

【図面の簡単な説明】

【図１】この発明に係るリダンダント型安定化電源装置
の基本構成の一実施態様を示す要部の系統図である。

【図２】この発明に係るリダンダント型安定化電源装置
の一実施態様を示す要部の系統図である。

【図３】シャントレギュレータの構成図である。

【図４】そのシンボルマークである。

【図５】この発明に係る安定化電源装置の過電圧時の動
作説明図である。

【図６】リダンダント型安定化電源装置の従来例を示す
系統図である。

【図７】並列運転の動作説明図である。

【図８】ＭＯＳ・ＦＥＴのシンボルマークを示す図であ
る。

【図９】ＭＯＳ・ＦＥＴを使用した電源装置の系統図で
ある。

【符号の説明】

１０・・・安定化電源装置、１０Ａ，１０Ｂ・・・安定
化電源回路、１２・・・負荷、１４Ｃ〜１６Ｆ・・・Ｍ
ＯＳ・ＦＥＴ、１５Ａ・・・電源路制御回路、１９・・
・シリーズレギュレータ、２０・・・シャントレギュレ
ータ、４０・・・ＳＣＲ、４１・・・過電圧検出回路、
４２・・・過電圧検出手段、４６・・・電流検出手段、
４８・・・アンド回路、Ｄｃ〜Ｄｆ・・・内部ダイオー
ド、Ｌａ，Ｌａ′・・・電源供給路

Claims (6)

【特許請求の範囲】
1. 【請求項１】 ２つの安定化電源回路を並列的に負荷に
   供給して上記負荷を同時に駆動する並列運転用リダンダ
   ント型安定化電源装置において、 それぞれの安定化電源回路には平滑用コンデンサと負荷
   との間の電源路に第１のＦＥＴが接続されると共に、 これと直列であって、上記第１のＦＥＴに内部ダイオー
   ドとは逆極性状態で接続されるように、上記第１のＦＥ
   Ｔに対して第２のＦＥＴが接続されたことを特徴とする
   リダンダント型安定化電源装置。
2. 【請求項２】 上記第１および第２のＦＥＴは、そのオ
   ン抵抗が低くなされたＭＯＳ型のＦＥＴが使用されたこ
   とを特徴とする請求項１記載のリダンダント型安定化電
   源装置。
3. 【請求項３】 上記第１と第２のＦＥＴに対しゲート信
   号生成手段が設けられ、 第１のＦＥＴの入力電圧と第２のＦＥＴの出力電圧が上
   記ゲート信号生成手段に供給され、 両電圧の電位差が逆転したとき、上記ゲート信号生成手
   段よりのゲート信号によって、上記第１と第２のＦＥＴ
   がカットオフされるようになされたことを特徴とする請
   求項１記載のリダンダント型安定化電源装置。
4. 【請求項４】 上記第１のＦＥＴのゲート端子にはスイ
   ッチング素子が接続され、 このスイッチング素子には過電圧検出回路が接続され、 負荷端が過電圧となったとき、上記過電圧検出回路の出
   力で上記電源制御手段が制御されて上記第１と第２のＦ
   ＥＴがカットオフされるようになされたことを特徴とす
   る請求項１記載のリダンダント型安定化電源装置。
5. 【請求項５】 上記過電圧検出回路は、負荷端の電圧を
   センスする過電圧検出手段と、負荷の電源路を流れる出
   力電流を検出する電流検出手段と、それらの出力を論理
   積するアンド回路とで構成され、 出力電流の非遮断状態と過電圧状態の双方が検出された
   とき上記アンド回路の出力で上記スイッチング素子がト
   リガーされるようになされたことを特徴とする請求項１
   記載のリダンダント型安定化電源装置。
6. 【請求項６】 上記スイッチング素子は、ＳＣＲが使用
   されたことを特徴とする請求項１記載のリダンダント型
   安定化電源装置。