JP2006318183A - 定電流駆動装置 - Google Patents
定電流駆動装置 Download PDFInfo
- Publication number
- JP2006318183A JP2006318183A JP2005139728A JP2005139728A JP2006318183A JP 2006318183 A JP2006318183 A JP 2006318183A JP 2005139728 A JP2005139728 A JP 2005139728A JP 2005139728 A JP2005139728 A JP 2005139728A JP 2006318183 A JP2006318183 A JP 2006318183A
- Authority
- JP
- Japan
- Prior art keywords
- current
- drive
- transistor
- circuit
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】 チップ面積及び消費電流を削減可能な定電流駆動装置を提供する。
【解決手段】 基準電流Iref1が入力される基準電流入力端子100の電圧V1及び基準電圧V2との電位差に応じた電圧を出力する演算増幅器12と、演算増幅器12の出力電圧により基準電流Iref1を制御する基準トランジスタRTr1と、演算増幅器12の出力に制御電極が接続された駆動トランジスタDTr1〜DTr(n+1)をそれぞれ備え、基準電流Iref1に対応した駆動電流I1〜Inをそれぞれ出力する複数の駆動回路14_1〜14_(n+1)とを備える。
【選択図】 図1
【解決手段】 基準電流Iref1が入力される基準電流入力端子100の電圧V1及び基準電圧V2との電位差に応じた電圧を出力する演算増幅器12と、演算増幅器12の出力電圧により基準電流Iref1を制御する基準トランジスタRTr1と、演算増幅器12の出力に制御電極が接続された駆動トランジスタDTr1〜DTr(n+1)をそれぞれ備え、基準電流Iref1に対応した駆動電流I1〜Inをそれぞれ出力する複数の駆動回路14_1〜14_(n+1)とを備える。
【選択図】 図1
Description
本発明は、複数の負荷を一定電流で駆動する定電流駆動装置に関する。
有機エレクトロ・ルミネッセンス(EL)パネル等の表示パネル内の複数の負荷を電流値一定の駆動電流で駆動する定電流駆動装置においては、表示パネルのサイズに応じて、相互に接続された複数の定電流ドライバ集積回路(IC)が用いられる。各定電流ドライバICは、基準電流を制御する制御用トランジスタと、基準電流を一定の倍率で増幅して複数の出力端子から駆動電流を出力するカレントミラー回路とを具備する。更に、カレントミラー回路は、制御トランジスタからの基準電流が流れる基準トランジスタと、基準トランジスタとゲート同士がそれぞれ接続され、基準電流に対応した駆動電流をドレインからそれぞれ出力する複数の駆動トランジスタにより構成される(例えば、特許文献1参照。)。尚、基準トランジスタのドレインとゲートは互いに接続される。
上述した定電流ドライバICにおいて、駆動電流の電流値の設定を変更する際、駆動トランジスタのドレイン電位が変化し、ゲート・ドレイン間容量により、ドレイン電位の変化に応答してゲート電位が変動する。この結果、各駆動トランジスタのゲート間を接続する配線(以下において「ゲートライン」という。)にノイズが生じる。ゲートラインに混入するノイズ対策としては、ゲートラインのインピーダンスを低下させるために、基準トランジスタのサイズを増大させて、基準電流を駆動電流の10倍〜20倍程度とする必要がある。基準トランジスタ及び基準電流の増加と比例して、定電流ドライバICのチップ面積及び消費電流が増大する。
特開平2000−293245号公報(第3図)
本発明は、チップ面積及び消費電流を削減可能な定電流駆動装置を提供する。
本発明の一態様は、基準電流入力端子の電圧と基準電圧との電位差に応じた電圧を出力する演算増幅器と、演算増幅器の出力電圧を基準電極に入力し、基準電流入力端子に入力される基準電流を制御する基準トランジスタと、演算増幅器の出力に制御電極が接続された駆動トランジスタをそれぞれ備え、基準電流に対応した駆動電流により複数の負荷をそれぞれ駆動する複数の駆動回路とを備える定電流駆動装置であることを要旨とする。
本発明によれば、チップ面積及び消費電流を削減可能な定電流駆動装置を提供できる。
次に、図面を参照して、本発明の実施形態を説明する。以下の実施形態における図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
本発明の実施形態に係る表示システムは、図1に示すように、複数の定電流ドライバIC1a,2a,・・・・・及び基準抵抗R1を具備する定電流駆動装置と、複数の定電流ドライバIC1a,2a,・・・・・に接続された表示パネル3aとを備える。複数の定電流ドライバIC1a,2a,・・・・・においては、定電流ドライバIC1aをマスタ、定電流ドライバIC2aをスレーブとするマスタ・スレーブ接続がなされている。定電流ドライバIC2aの後段以降にも、図示を省略する複数の定電流ドライバICが更に接続される。スレーブ側の定電流ドライバIC2aの構成は、マスタ側の定電流ドライバIC1aの構成と同様であるため、以下においては主にマスタ側の定電流ドライバIC1aについて説明し、重複する説明を省略する。定電流ドライバIC1aの複数の出力端子10_1〜10_nは、表示パネル3aの内部の複数の負荷31_1〜31_nにそれぞれ接続される(n;2以上の整数)。定電流ドライバIC1aは、基準電圧生成回路11、演算増幅器12、基準トランジスタRTr1、複数の駆動回路14_1〜14_(n+1)、及び基準電流生成回路16aを備える。演算増幅器12は、基準電流入力端子100の電圧V1及び基準電圧V2との電位差に応じた電圧を出力する。基準トランジスタRTr1は、演算増幅器12の出力電圧を制御電極に入力し、基準電流Iref1が入力される基準電流Iref1を制御する。複数の駆動回路14_1〜14_(n+1)は、基準電流Iref1に対応した駆動電流I1〜Inにより複数の負荷31_1〜31_nをそれぞれ駆動する。複数の駆動回路14_1〜14_(n+1)は、演算増幅器12の出力に制御電極が接続された駆動トランジスタDTr1〜DTr(n+1)をそれぞれ備える。
ここで、「制御電極」とは、複数の駆動トランジスタDTr1〜DTr(n+1)として金属・酸化膜・半導体(MOS)トランジスタ等の電界効果型トランジスタ(FET)を使用する場合はゲート(電極)を意味し、バイポーラトランジスタ等を使用する場合はベース(電極)を意味する。以下においては、基準トランジスタRTr1及び複数の駆動トランジスタDTr1〜DTr(n+1)としてn型チャネルのMOSトランジスタ(以下において「nMOSトランジスタ」という。)を使用する場合について説明する。基準トランジスタRTr1のサイズは、各駆動トランジスタDTr1〜DTr(n+1)のサイズの例えば1倍〜2倍程度に設計される。即ち、基準電流Iref1は、各駆動電流I1〜Inの1倍〜2倍程度となる。
また、表示パネル3aとしては、例えば有機ELパネルが使用できる。この場合、表示パネル3aの内部の複数の負荷31_1〜31_n,32_1,・・・・・は有機EL素子等に相当する。表示パネル3aとして有機ELパネルを使用する場合、定電流ドライバIC1aの複数の出力端子10_1〜10_nにおけるnの値、即ち複数の出力端子10_1〜10_nの個数は例えば128程度である。
尚、各負荷31_1〜31_n,32_1,・・・・・としての有機EL素子は、微少電流で駆動可能である。このため、表示パネル3aとして有機ELパネルを使用する場合、発光ダイオード(LED)パネルを使用する場合よりも各駆動電流I1〜Inの電流値が低く設定される。
したがって、表示パネル3aとして有機ELパネルを使用する場合、各駆動トランジスタDTr1〜DTr(n+1)は、例えば図2に示すようなドレイン電位−ドレイン電流特性を有する。これに対して、表示パネル3aとしてLEDパネルを使用する場合の各駆動トランジスタは、有機ELパネルを使用する場合よりもドレイン電流の電流値が大きい。よって、図2の破線に示すようなドレイン電流の誤差を生じ易くなる。
本発明の実施の形態に係る定電流ドライバIC1aにおいては、演算増幅器12の出力を各駆動トランジスタDTr1〜DTr(n+1)のゲートに直接接続する構成であっても、有機ELパネル等の微少電流で駆動可能な表示パネル3aに対し、高精度に各駆動電流I1〜Inを供給できる。
更に、基準抵抗R1は、定電流ドライバIC1aの基準電流入力端子100と(外部)高位電源VCCとの間に接続(外付け)される。演算増幅器12の正入力端子+は基準電流入力端子100に接続され、負入力端子−は基準電圧V2を生成する基準電圧生成回路11に接続される。基準電圧生成回路11としては、出力電圧値が可変であるデジタル/アナログ(D/A)変換器等が使用できるが、出力電圧値が固定である定電圧回路を使用しても良い。基準トランジスタRTr1は、演算増幅器12の出力にゲートが接続され、基準電流入力端子100にドレインが接続され、低位電源GNDにソースが接続される。
また、演算増幅器12は、電圧V1と基準電圧V2とが等しくなるように基準トランジスタRTr1のゲート電位を制御する。即ち、基準電流Iref1の電流値を調整することにより、電圧V1を基準電圧V2の値に等しくする。ここで、(外部)高位電源VCCの電圧値をVCC[V]、基準抵抗R1の抵抗値をR1[Ω]、基準電流入力端子100の電圧値をV1[V]とすると、基準電流Iref1[A]は、
Iref1=(VCC-V1)/R1 ・・・(1)
となる。式1において、電圧V1は基準電圧V2に等しくなるため、基準抵抗R1及び基準電圧V2により基準電流Iref1を設定可能となる。
Iref1=(VCC-V1)/R1 ・・・(1)
となる。式1において、電圧V1は基準電圧V2に等しくなるため、基準抵抗R1及び基準電圧V2により基準電流Iref1を設定可能となる。
第1駆動回路14_1の内部の第1駆動トランジスタDTr1は、第1出力端子10_1にドレインが接続され、演算増幅器12の出力にゲートが接続され、低位電源GNDにソースが接続される。同様に、第n駆動回路14_nの内部の第n駆動トランジスタDTrnは、第n出力端子10_nにドレインが接続され、演算増幅器12の出力にゲートが接続され、低位電源GNDにソースが接続される。第(n+1)駆動回路14_(n+1)の内部の第(n+1)駆動トランジスタDTr(n+1)は、基準電流生成回路16aにドレインが接続され、演算増幅器12の出力にゲートが接続され、低位電源GNDにソースが接続される。この結果、第1駆動トランジスタDTr1〜第(n+1)駆動トランジスタDTr(n+1)は、基準トランジスタRTr1と共にカレントミラー回路を構成する。尚、第1駆動トランジスタDTr1〜第(n+1)駆動トランジスタDTr(n+1)間のノードn1(ゲート配線)が、上述したゲートラインに相当する。
このように、ゲートラインのノイズ対策として、出力インピーダンスの低い演算増幅器12によりゲートラインを低インピーダンスとするため、基準トランジスタRTr1を極端に大きくする必要がなく、チップ面積を削減可能となる。
比較例として、背景技術に係る定電流ドライバICの構成の場合、ゲートラインに混入するノイズを回避するためには、カレントミラー回路を構成する基準トランジスタのサイズを駆動トランジスタのサイズの10倍〜20倍程度とする必要がある。一方、図1に示す基準トランジスタRTr1のサイズは、各駆動トランジスタDTr1〜DTr(n+1)のサイズの例えば1倍〜2倍程度で済み、比較例よりも大幅に基準トランジスタRTr1のサイズを削減できる。更に、基準電流の制御だけに用いられる制御トランジスタを不要とすることができる。
また、基準電流生成回路16aは、図3に示すように、第(n+1)駆動回路14_(n+1)からの駆動電流I(n+1)に応じて、基準電流Iref1に等しい電流Iref2を生成する。基準電流生成回路16aからの電流Iref2は、図1に示す基準電流出力端子101を介して、スレーブ側の定電流ドライバIC2aの基準電流入力端子200に入力される。即ち、基準抵抗R1が接続されるのはマスタ側の定電流ドライバIC1aのみであり、スレーブ側の定電流ドライバIC2aには、マスタ側の定電流ドライバIC1aで生成された基準電流が供給される。
図3に示す基準電流生成回路16aは、例えば、第1ミラートランジスタMTr1a〜第4ミラートランジスタMTr4a備える。第1ミラートランジスタMTr1a〜第4ミラートランジスタMTr4aとしては、例えばpMOSトランジスタが使用できる。第1ミラートランジスタMTr1aと第2ミラートランジスタMTr2aによりカレントミラー回路が、第3ミラートランジスタMTr3aと第4ミラートランジスタMTr4aによりカレントミラー回路がそれぞれ構成される。
よって、第1ミラートランジスタMTr1a及び第3ミラートランジスタMTr3aに流れる電流I(n+1)に対応して、第2ミラートランジスタMTr2a及び第4ミラートランジスタMTr4aは、図1に示すスレーブ側の定電流ドライバIC2aの基準電流Iref2を出力する。ここで、スレーブ側の基準電流Iref2は、マスタ側の基準電流Iref1と等しいことが要求されるため、基準電流Iref2を電流I(n+1)の1倍〜2倍程度とする。即ち、第2ミラートランジスタMTr2a及び第4ミラートランジスタMTr4aのそれぞれのサイズは、第1ミラートランジスタMTr1a及び第3ミラートランジスタMTr3aのそれぞれのサイズの1倍〜2倍程度に設計される。
ここで、比較例として、背景技術に係る定電流ドライバICの場合、基準電流が駆動電流の10倍〜20倍程度であるため、第2ミラートランジスタMTr2a及び第4ミラートランジスタMTr4aのそれぞれのサイズは、第1ミラートランジスタMTr1a及び第3ミラートランジスタMTr3aのそれぞれのサイズの10倍〜20倍程度となる。
したがって、図1に示す定電流ドライバIC1aによれば、基準トランジスタRTr1を小型化できるのみでなく、基準電流生成回路16aも小型化・低消費電流化できる。
図1に示す第1駆動回路14_1は、図4に示すように、複数の第1駆動トランジスタDTr1_1,DTr1_2,DTr1_3,・・・・・を含むことが可能である。複数の第1駆動トランジスタDTr1_1,DTr1_2,DTr1_3,・・・・・のうちで導通状態となる駆動トランジスタの個数により、駆動電流I1の電流値が制御される。よって、図1に示す表示パネル3aの負荷(例えば有機EL素子)毎に階調を制御できる。制御回路13は、各第1駆動トランジスタDTr1_1,DTr1_2,DTr1_3,・・・・・に駆動電流I1を流すか否か制御する制御データを出力する。
複数の第1駆動トランジスタDTr1_1,DTr1_2,DTr1_3,・・・・・は、例えば、同一サイズ又はそれぞれ異なるサイズに設計される。図3に示す例において、複数の第1駆動トランジスタDTr1_1,DTr1_2,DTr1_3,・・・・・の各ドレインと第1出力端子10_1との間に、制御データによりオン・オフする複数のスイッチ回路SW1,SW2,SW3,・・・・・がそれぞれ接続されているが、各第1駆動トランジスタDTr1_1,DTr1_2,DTr1_3,・・・・・のソース又はゲートにスイッチ回路を接続する構成でも良い。
更に、制御回路13は、図5に示すように、例えば、シフトレジスタ131、サンプリングレジスタ132、及びロードレジスタ133等を備える。シフトレジスタ131は、クロックCLKに同期して、シリアルデータとして入力される入力データDI/Oを順次シフトする。サンプリングレジスタ132の内部には、例えば複数のラッチ回路が備えられ、シフトレジスタ131のシフト出力によって、階調データD0,D1,・・・・・をサンプリングする。ロードレジスタ133は、ロード信号LOADと同期して、サンプリングレジスタ132が出力する階調データを取り込んで、図1に示す各駆動回路14_1〜14_(n+1)の制御データとして出力する。
このように、本発明の実施形態に係る定電流駆動装置によれば、基準トランジスタRTr1のサイズを増大させることなく、ゲートラインの電位変動(ノイズ)の発生を防止できる。また、基準電流Iref1の電流値を小さく保つことが可能となるため、定電流ドライバIC1aの消費電流を削減できる。また、基準トランジスタRTr1と各駆動トランジスタDTr1〜DTr(n+1)の出力電流比が小さいので、プロセスばらつきが生じても、ミラー比等の回路定数の誤差により出力電流値に大幅な誤差が生じることがない。
(第1変形例)
本発明の実施形態の第1変形例に係る定電流ドライバIC1bとして、図6に示すように、複数の駆動トランジスタDTr1〜DTr(n+1)の各ゲートに接続された調整回路17を更に備える構成でも良い。調整回路17は、複数の駆動トランジスタDTr1〜DTr(n+1)のプロセスばらつき、特に閾値電圧Vthのばらつきを補正するために、複数の駆動トランジスタDTr1〜DTr(n+1)のそれぞれのゲート電位を電流により調整(補正)する。
本発明の実施形態の第1変形例に係る定電流ドライバIC1bとして、図6に示すように、複数の駆動トランジスタDTr1〜DTr(n+1)の各ゲートに接続された調整回路17を更に備える構成でも良い。調整回路17は、複数の駆動トランジスタDTr1〜DTr(n+1)のプロセスばらつき、特に閾値電圧Vthのばらつきを補正するために、複数の駆動トランジスタDTr1〜DTr(n+1)のそれぞれのゲート電位を電流により調整(補正)する。
基準トランジスタRTr1及び複数の駆動回路14_1〜14_nにより多出力のカレントミラー回路を構成した場合、第1出力端子10_1及び第n出力端子10_n間の距離が増大し、半導体ウェハ内の閾値電圧Vthのばらつきによる駆動電流値の誤差が無視できなくなってくる。
図6に示す調整回路17は、ゲートラインの寄生抵抗(配線抵抗)を利用して、ゲートラインに電流を流すことにより、各駆動トランジスタDTr1〜DTr(n+1)のゲート電位を調整する。調整回路17は、例えば、各駆動トランジスタDTr1〜DTr(n+1)の最終段側に配置される。尚、調整回路17は、閾値電圧Vthの誤差に対応して電流可変機能を有する
一例として、第1駆動トランジスタDTr1を基準として第(n+1)駆動トランジスタDTr(n+1)の閾値電圧Vthが10[mV]プラス側に誤差を生じているとした場合、ゲートライン両端間の寄生抵抗を500[Ω]と仮定して、調整回路17は、ゲートラインに−20[μA]の電流IBを流す。この結果、
-20μA×500Ω=-10mV ・・・(2)
となり、閾値電圧Vthの誤差が補正される。
一例として、第1駆動トランジスタDTr1を基準として第(n+1)駆動トランジスタDTr(n+1)の閾値電圧Vthが10[mV]プラス側に誤差を生じているとした場合、ゲートライン両端間の寄生抵抗を500[Ω]と仮定して、調整回路17は、ゲートラインに−20[μA]の電流IBを流す。この結果、
-20μA×500Ω=-10mV ・・・(2)
となり、閾値電圧Vthの誤差が補正される。
各駆動トランジスタDTr1〜DTr(n+1)の閾値電圧Vthは、図7の“a”及び“c”に示すように、第1駆動トランジスタDTr1側を基準とすると、最終段側、即ち第n+1駆動トランジスタDTr(n+1)側であるほど誤差が大きくなる。この結果、各駆動トランジスタDTr1〜DTr(n+1)の閾値電圧Vthのドレイン電位が同一であっても閾値電圧Vthのばらつきに起因してドレイン電流にばらつきが生じる。図7の“a”は、最終段側であるほど閾値電圧Vthが低下する場合を示している。図7の“b”は、閾値電圧Vthのばらつきが生じていない理想的な駆動電流(ドレイン電流)の特性を示している。図7の“c”は、最終段側であるほど閾値電圧Vthが増加する場合を示している。
定電流ドライバIC1bのドレイン電流特性が図7の“a”の特性を示した場合、調整回路17がプラスの電流IAをゲートラインに流すことで、図7の“b”の特性に補正可能となる。これに対して定電流ドライバIC1bのドレイン電流特性が図7の“c”の特性を示した場合、調整回路17がマイナスの電流IBをゲートラインに流すことで、図7の“b”の特性に補正可能となる。
本発明の実施形態の第1変形例に係る定電流ドライバIC1cによれば、ゲートラインに電流でトリミングを掛ける調整回路17を接続しているので、電流誤差を補正可能となる。
(第2変形例)
本発明の実施形態の第2変形例に係る定電流ドライバIC1cとして、図8に示すように、基準トランジスタRTr1及び複数の駆動トランジスタDTr1〜DTr(n+1)として、pMOSトランジスタを使用する構成でも良い。この場合、定電流ドライバIC1cが駆動する複数の負荷31_1〜31_nは、定電流ドライバIC1cの複数の出力端子10_1〜10_nと(外部)低位電源GNDとの間に接続される。
本発明の実施形態の第2変形例に係る定電流ドライバIC1cとして、図8に示すように、基準トランジスタRTr1及び複数の駆動トランジスタDTr1〜DTr(n+1)として、pMOSトランジスタを使用する構成でも良い。この場合、定電流ドライバIC1cが駆動する複数の負荷31_1〜31_nは、定電流ドライバIC1cの複数の出力端子10_1〜10_nと(外部)低位電源GNDとの間に接続される。
この場合、図9に示すように、基準電流生成回路16bの第1ミラートランジスタMTr1b〜第4ミラートランジスタMTr4bとしては、例えばnMOSトランジスタが使用される。また、図10に示すように、各第1駆動トランジスタDTr1_1,DTr1_2,DTr1_3,・・・・・としてpMOSトランジスタが使用される。
本発明の実施形態の第2変形例に係る定電流ドライバIC1cによれば、(外部)低位電源GND側に各負荷31_1〜31_n,32_1,・・・・・が接続される構成の表示パネル3bに対しても対応可能となる。
(第3変形例)
本発明の実施形態の第3変形例に係る定電流ドライバIC1dとして、図11に示すように、基準電圧生成回路11と演算増幅器12との間に接続されたスイッチ回路SW100を更に備える構成でも良い。スイッチ回路SW100は、基準電圧入力端子110及び基準電圧生成回路11のいずれかを選択する。図11にておいては、マスタ側の定電流ドライバIC1dのスイッチ回路SW100は基準電圧生成回路11を選択し、スレーブ側の定電流ドライバIC2cのスイッチ回路SW200は基準電圧入力端子210を選択している。
本発明の実施形態の第3変形例に係る定電流ドライバIC1dとして、図11に示すように、基準電圧生成回路11と演算増幅器12との間に接続されたスイッチ回路SW100を更に備える構成でも良い。スイッチ回路SW100は、基準電圧入力端子110及び基準電圧生成回路11のいずれかを選択する。図11にておいては、マスタ側の定電流ドライバIC1dのスイッチ回路SW100は基準電圧生成回路11を選択し、スレーブ側の定電流ドライバIC2cのスイッチ回路SW200は基準電圧入力端子210を選択している。
本発明の実施形態の第3変形例に係る定電流ドライバIC1dによれば、スイッチ回路SW100を備えることにより、同一構成の定電流ドライバICをマスタ側及びスレーブ側のいずれにも利用可能となる。
(その他の実施形態)
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
上述した実施形態においては、各トランジスタとしてMOSトランジスタを使用する一例を説明したが、MOSトランジスタに限らずバイポーラトランジスタ等の他のトランジスタを使用可能である。
また、表示パネルとして有機ELパネルを使用する場合について説明したが、微少電流で駆動可能な表示パネルであれば、有機ELパネルに限定されることなく様々な表示パネルに対して本発明の実施形態に係る定電流駆動装置を適用できる。
このように本発明は、ここでは記載していない様々な実施形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
12…演算増幅器
13…制御回路
14_1〜14_(n+1)…複数の駆動回路
17…調整回路
31_1〜31_n…複数の負荷
100,200…基準電流入力端子
DTr1〜DTr(n+1)…複数の駆動トランジスタ
RTr1…基準トランジスタ
SW100,SW200…スイッチ回路
13…制御回路
14_1〜14_(n+1)…複数の駆動回路
17…調整回路
31_1〜31_n…複数の負荷
100,200…基準電流入力端子
DTr1〜DTr(n+1)…複数の駆動トランジスタ
RTr1…基準トランジスタ
SW100,SW200…スイッチ回路
Claims (5)
- 基準電流入力端子の電圧と基準電圧との電位差に応じた電圧を出力する演算増幅器と、
前記演算増幅器の出力電圧を基準電極に入力し、前記基準電流入力端子に入力される基準電流を制御する基準トランジスタと、
前記演算増幅器の出力に制御電極が接続された駆動トランジスタをそれぞれ備え、前記基準電流に対応した駆動電流により複数の負荷をそれぞれ駆動する複数の駆動回路
とを備えることを特徴とする定電流駆動装置。 - 前記駆動電流の電流値を前記駆動回路毎に制御する制御回路を更に備え、
前記複数の駆動回路のそれぞれは、前記制御回路により導通・非導通が制御される複数の駆動トランジスタを備えることを特徴とする請求項1に記載の定電流駆動装置。 - 前記複数の駆動トランジスタの各制御電極の電位を電流により調整する調整回路を更に備えることを特徴とする請求項1又は2に記載の定電流駆動装置。
- 前記複数の駆動トランジスタのいずれかが出力した駆動電流に応じて前記基準電流に等しい電流を生成する基準電流生成回路を更に備えることを特徴とする請求項1〜3のいずれか1項に記載の定電流駆動装置。
- 前記基準電圧を前記演算増幅器に伝達するか否か切替えるスイッチ回路を更に備えることを特徴とする請求項1〜4のいずれか1項に記載の定電流駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005139728A JP2006318183A (ja) | 2005-05-12 | 2005-05-12 | 定電流駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005139728A JP2006318183A (ja) | 2005-05-12 | 2005-05-12 | 定電流駆動装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006318183A true JP2006318183A (ja) | 2006-11-24 |
Family
ID=37538813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005139728A Withdrawn JP2006318183A (ja) | 2005-05-12 | 2005-05-12 | 定電流駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006318183A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008217780A (ja) * | 2007-02-07 | 2008-09-18 | Produce:Kk | 電流制限回路 |
-
2005
- 2005-05-12 JP JP2005139728A patent/JP2006318183A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008217780A (ja) * | 2007-02-07 | 2008-09-18 | Produce:Kk | 電流制限回路 |
JP2012226781A (ja) * | 2007-02-07 | 2012-11-15 | Yd Mechatro Solutions Inc | 電流制限回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10777119B2 (en) | Semiconductor device | |
US8471633B2 (en) | Differential amplifier and data driver | |
US8994444B2 (en) | Proportional to absolute temperature current generation circuit having higher temperature coefficient, display device including the same, and method thereof | |
JP3315652B2 (ja) | 電流出力回路 | |
US7623109B2 (en) | Display device | |
US7880512B2 (en) | Output driver circuit | |
JP4103468B2 (ja) | 差動回路と増幅回路及び該増幅回路を用いた表示装置 | |
US20090134930A1 (en) | Level shift circuit | |
JP2019012383A (ja) | 負電源制御回路及び電源装置 | |
JP4958434B2 (ja) | 電圧選択回路 | |
JP2010169730A (ja) | 表示装置の駆動回路 | |
US20100085344A1 (en) | Operational amplifier circuit and display apparatus | |
KR101423484B1 (ko) | 디코더 회로 | |
CN108809295B (zh) | 电平移位电路 | |
JP2007072079A (ja) | 信号レベル変換回路及び平面表示装置 | |
JP2006279883A (ja) | ドライバ回路 | |
JP2006318183A (ja) | 定電流駆動装置 | |
TW200939626A (en) | A switching circuit | |
JP4371645B2 (ja) | 半導体装置 | |
JP4941045B2 (ja) | カレントミラー回路 | |
JP4569418B2 (ja) | モータ駆動回路 | |
US8692589B2 (en) | Semiconductor element driving circuit and semiconductor device | |
JP2005173952A (ja) | 電流源、発光素子駆動回路およびデジタルアナログ変換器 | |
KR100979384B1 (ko) | 아날로그 버퍼회로 | |
JP2008289066A (ja) | 低電圧ボルテージフォロワ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080805 |